JPH0734211B2

JPH0734211B2 - メモリ・カ−トリッジの結合検査装置

Info

Publication number: JPH0734211B2
Application number: JP62120075A
Authority: JP
Inventors: 幹夫渡辺; 精基西
Original assignee: Fuji Photo Film Co Ltd
Current assignee: Fujifilm Holdings Corp
Priority date: 1987-05-19
Filing date: 1987-05-19
Publication date: 1995-04-12
Anticipated expiration: 2010-04-12
Also published as: JPS63285691A

Description

【発明の詳細な説明】発明の背景この発明はメモリ・カートリッジが所定箇所に装着され
たときにこのメモリ・カートリッジと物理的信号（電気
信号，磁気信号，光信号など）により結合可能となる電
子装置に関する。

ICなどの半導体素子または半導体装置を内蔵したICカー
ド,CPUカードまたはメモリ・カードは，一方では従来か
らの磁気カードに代わるものとして，他方ではフロッピ
ィ・ディスク等の外部メモリに代わるものとして，さら
に新しい電子媒体または制御手段としてその用途が広い
分野にわたって模索されており，一部では実用に供され
ている。この種のカードは自動機械，制御機器，その他
の電子装置の所定箇所に装着されたときに，物理的信号
（電気信号，磁気信号，光信号等）によって電子装置と
結合可能な状態となる。すなわち，カードの接続端子が
電子装置のコネクタに接続されたり，磁気的または光学
的カップリングが達成される。こうした状態で電子装置
とカードが相互に交信したり，電子装置がカードのメモ
リにデータの書込み等のカード処理が行なわれる。

一般的にICカード,CPUカード，メモリ・カードは手で取
扱われるので，その接続端子に油，塵埃，その他の異物
が付着しやすく，そうすると接続不良を起こす。接続端
子が接続不良状態となると上述した正常なカード処理が
行なわれなくなる。すなわち，電子装置とカードとの間
の交信においてエラーが生じたり，カードのメモリへの
正しいデータの書込みが不可能となる。

ところで，比較的容量の大きなメモリを備えたメモリ・
カードの用途の一つとしてディジタル電子スチル・カメ
ラで撮影した影像データを記録する媒体としての使用が
考えられている。この種のカメラは屋内のみならず屋外
でも使用されるのでメモリ・カードの接続端子に水分が
付着しやすく，このために接続端子の酸化，腐食が進行
しやすい。そうすると接続不良を起こし，映像データの
正常な記録が行なわれなくなる。メモリ・カードのメモ
リ容量が一層大きくなると接続端子数も増加することが
予想される。１つの端子でも接続不良を起こすと確実な
記録は期待できないので，正常な記録が行なわれなくな
るおそれは増大する。

カードの接続端子と電子装置のコネクタとの電気的接触
によって結合可能なもののみならず，磁気的または光学
的に結合するカードにおいても塵埃の付着等が結合不良
の原因となる。

さらにカードの電子装置への装着（たとえば挿入）が適
切に行なわれない場合にも正常なカード処理は望めな
い。

発明の概要この発明は，比較的簡単な処理でICカード，メモリを備
えたCPUカード，メモリ・カード等（これらを総称して
メモリ・カートリッジという）と電子装置との間の結合
チェックを行なえるようにすることを目的とする。

この発明によるメモリ・カートリッジと電子装置の結合
状態の検査装置は、メモリおよび複数の第１の接続端子
を備えたメモリ・カートリッジ、ならびに複数の第２の
接続端子を備えメモリ・カートリッジが装着されたとき
に複数の第１および第２の接続端子を通してメモリ・カ
ートリッジと電気的信号により結合可能となる電子装置
から構成される。

メモリ・カートリッジには、検査コードを発生する検査
コード発生手段、複数の第１の接続端子とメモリまたは
検査コード発生手段との接続を切換える切換手段、なら
びに上記複数の第１および第２の接続端子のそれぞれに
符号０および１が少なくとも１回ずつ通るように、上記
検査コード発生手段が検査コードを変えながら繰返し発
生するよう制御する手段が設けられる。

メモリ・カートリッジおよび電子装置のいずれか一方
に、メモリ・カートリッジが電子装置の所定箇所に装着
されたことを検出する手段、ならびに上記の検出があっ
たときに検査コード発生手段を上記複数の第１の接続端
子に接続するよう上記切換手段を制御する手段が設けら
れる。

電子装置には、上記複数の第１および第２の接続端子を
介して検査コード発生手段から送られてくる検査コード
を検査して、上記複数の第１および第２の接続端子によ
る結合の良否を判定する手段が設けられる。

メモリ・カートリッジとは上述したようにメモリをカー
ド状ケース、箱状ケース等のケース内に内蔵したものを
意味する。CPUとメモリを備えたもの、さらに液晶表示
装置やキーボードを備えたもののみならず、CPUを含ま
ずメモリのみまたはメモリに加えて必要な電源、その他
の若干の回路を備えたものもメモリ・カートリッジの概
念に含まれるのはいうまでもない。

この発明によると、メモリ・カートリッジが電子装置に
装着されたときに、メモリ・カートリッジにおいて発生
したあらかじめ定められた検査コードが上記複数の第
１、第２の接続端子を通して電子装置側に転送される。
電子装置側においては、メモリ・カートリッジから送ら
れてきた検査コードが所定のものかどうかが検査され
る。所定のコードであることが分かれば、メモリ・カー
トリッジと電子装置との各接続端子の電気的結合は正常
と判断され、一致しなければ異常ということになる。

複数の第１および第２の接続端子のそれぞれに符号０
（ロー・レベルの信号）および符号１（ハイ・レベルの
信号）が少なくとも１回ずつ通るように、検査コードが
変えられて繰返し発生される。そして、この検査コード
が所定のものかどうかが繰返し検査される。これによ
り、各接続端子に符号０および１が通るかどうかを検査
することができ、すべての接続端子についての異常の有
無を調べることができる。

このようにして、メモリ・カートリッジと電子装置との
間の各接続端子の結合が正常かどうかが、比較的短時間
のうちにかつ比較的簡単な処理で可能となる。

実施例の説明第１図は電子装置10とメモリ・カートリッジ20との接続
状態を示すものである。

電子装置10は，上述したディジタル電子スチル・カメラ
のような，所定のデータを記憶する媒体としてメモリ・
カートリッジ20を要求するものである。電子装置10には
メモリ・カートリッジ20を装着（たとえば挿入）するた
めの凹部またはガイド15が設けられている。メモリ・カ
ートリッジ20の凹部15に挿入される部分には多数の接続
端子24が形成されている。そして電子装置10の凹部15内
に，メモリ・カートリッジ20が装着されたときに各接続
端子24とそれぞれ電気的に接触する端子24と同数の端子
を備えたコネクタ14が設けられている。また，メモリ・
カートリッジ20が凹部15に適切に装着されたことを検出
するリミット・スイッチ16が凹部15内に配置されてい
る。リミット・スイッチ16の検出信号はCPUを含むシス
テム・コントローラ11に与えられる。メモリ・カートリ
ッジ20の装着検知はたとえば光学的に検知する光電スイ
ッチ，磁気的に検知するスイッチ等種々のセンサによっ
て行なうことが可能である。さらに第２図に示すような
電気的検出手段によってメモリ・カートリッジ20の装着
検知を行なうことが可能である。電子装置10のコネクタ
14の１つの端子14aがそのグランドに，他の１つの端子1
4bが必要ならば増幅器を経てシステム・コントローラ11
に接続されている。一方，メモリ・カートリッジ20の上
記の端子14a,14bに接続されるべき端子24a,24bは相互に
接続されかつカード20のグランドに接続されている。メ
モリ・カード20が電子装置10に装着されると端子14a,24
a,24b,14bを経てグランド・レベルの信号がシステム・
コントローラ11に与えられるので，コントローラ11はカ
ード20が装着されたことを検知する。

電子装置10にはこの電子装置の諸動作の制御および後述
するメモリ・カートリッジの接続チェック処理を行なう
CPUを含むシステム・コントローラ11が設けられてい
る。また接続チェックで異常であると判定されたときに
その旨を報知するためのブザー，発光ダイオード等から
なる警報装置（図示略）が電子装置10に設けられかつシ
ステム・コントローラ11に接続されている。この電子装
置10がディジタル電子スチル・カメラの場合には，メモ
リ・カートリッジ20のメモリ21に書込むべき映像データ
は，撮像装置（図示略）からアナログ信号の形でA/D変
換および信号処理回路12に与えられる。この回路12でA/
D変換および所定の信号処理が行なわれることによって
作成された画像データはデータ・バスにより３ステート
・バッファ13に与えられる。３ステート・バッファは，
入力する制御信号によって高出力インピーダンスにする
ことのできるバッファであり，このとき出力側から与え
られる信号はこのバッファへの入力が禁止される。３ス
テート・バッファは通常は低出力インピーダンスであ
り，入力側の信号はそのまま出力側に導かれる。この３
ステート・バッファ13にはシステム・コントローラ11か
らのアドレス・バス，コントロール・バスが接続されて
いる。３ステート・バッファ13の出力側はコネクタ14に
接続されているとともにシステム・コントローラ11にも
接続されている。

メモリ・カートリッジ20には,1または複数のメモリ・チ
ップを含むメモリ21,あらかじめ定められた検査コード
の発生回路22,メモリ21または発生回路22と端子24との
間の接続を切換えるマルチプレクサ23および検査コード
発生回路22に動作電力を与えるための電源（図示略）
（電池）が設けられている。マルチプレクサ23は通常は
端子24とメモリ21とを接続している（ａ側）。端子24A
から切換制御信号が与えられるとマルチプレクサ23は一
定時間の間検査コード発生回路22の出力側を端子24に接
続する（ｂ側）。メモリ21が揮発性のものである場合に
はメモリ21にも電源から電力が与えられる。

コネクタ14の端子およびこれに対応するメモリ・カート
リッジ20の接続端子24のうちのいくつかは，メモリ・カ
ートリッジ20のメモリ21のアドレスを指定するためのア
ドレス信号を伝達するためのものであり，他のいくつか
はデータ転送用のものである。さらにチップ・セレクタ
信号，リード／ライト指令R/W,および上述の切換制御信
号（端子24A）等のコントロール信号用のものもある。
したがって，メモリ・カートリッジ20が電子装置10に装
着されたときに，電子装置10内のアドレス・バス，デー
タ・バスおよびコントロール・ラインはメモリ・カート
リッジ20内の対応するバスおよびラインにコネクタ14お
よび端子24を介して接続され，電子装置10のシステム・
コントローラ11のCPUはメモリ・カートリッジ20のメモ
リ21を直接にアクセスすることができるようになる。こ
れらのすべての端子24,コネクタ14の端子の接続状態を
検査するために検査コードが用いられるので、発生回路
22から発生する検査コードはマルチプレクサ23を介して
すべての端子24（端子24Aを除く）に与えられる。

場合によっては電子装置10からメモリ・カートリッジ20
に電力を供給するための電源ラインを接続するための接
続端子も設けられる。

電子装置10のCPUによって行なわれる接続チェック処理
の手順の概要は次の通りである。

リミット・スイッチ16からメモリ・カートリッジ20の装
着検知信号が与えられると，コントローラ11のCPUは切
換制御信号を出力する。この制御信号は端子24Aおよび
これに対応するコネクタ14の端子を経てマルチプレクサ
23および検査コード発生回路22に与えられる。したがっ
て，検査コード発生回路22の出力側が端子24に接続され
るとともに，発生回路22は所定の検査コードを発生して
出力する。これと同時にコントローラ11から３ステート
・バッファ13に制御信号が与えられ，その出力側が高イ
ンピーダンスとなる。発生回路22から発生した検査コー
ドは，マルチプレクサ23,端子24,コネクタ14を経てシス
テム・コントローラ11に与えられる。バッファ13は高出
力インピーダンス（検査コードにとってみれば高入力イ
ンピーダンス）となっているので、検査コードはバッフ
ァ13には入力しない。

システム・コントローラ11のCPUは入力する検査コード
が所定のものかどうかをチェックする。このチェック
は，コントローラ11にも検査コードをあらかじめストア
しておきこれと入力する検査コードを比較して一致する
かどうかによって行なうこともできるし，回路22で発生
する検査コードがある規則性を有するものであれば（た
とえば1010のように１を先頭として１と０とを交互に繰
返すもの），この規則性を検査することによって行なう
こともできる。発生回路22から２種類以上の検査コード
を順次発生させ，すべての端子24およびコネクタ14の端
子に１および０の信号が伝送されるようにすることが好
ましい。これらのすべての検査コードのチェックにおい
て異常がなければ,CPUは切換制御信号の出力を停止しマ
ルチプレクサ23をメモリ21側に切換えるとともに，発生
回路22からの検査コードの発生を停止させる。そしてメ
モリ・カートリッジ20に対する所定の処理，たとえば映
像データの所定のメモリ・エリアへの書込み等に進む。
検査コードのチェックの結果,1ビットでも誤りがある場
合には警報装置に指令を与えてその旨を報知させる。場
合によってはこの検査処理を複数回繰返したのちにOKの
判定結果が得られない場合にのみ警報を発生させるよう
にしてもよい。また，カートリッジを自動的に装填する
オートローディング機構を備えたものにおいては，上記
検査コードのチェック処理でNGの判定結果が得られたと
きにはカートリッジを一旦取外し再度装填する動作を行
なわせるようにしてもよい。

メモリ・カートリッジがCPUをもつものである場合には
検査コードをこのCPUが発生するようにしてもよい。ま
た，カートリッジの装着検知スイッチをメモリ・カート
リッジに設け，カートリッジ内のCPUがこの装着検知に
応答してマルチプレクサ23の切換えを指令しかつ検査コ
ードの発生を開始するようにしてもよい。

さらに，第２図の構成において，端子14aに所定の電圧
を与えておき，カートリッジを装着したときに端子24a
に現われる電圧によってマルチプレクサ23の切換えと検
査コードの発明を起動するようにしてもよい。この場合
には，検査終了後端子24aに与える電圧をグランドに落
とすか，またはカートリッジにタイマを設けておいて検
査時間をこのタイマによって管理し，タイム・アップし
たときにマルチプレクサ23をメモリ側に戻しかつ検査コ
ードの発生を停止させるようにしてもよい。

【図面の簡単な説明】

第１図は電子装置とメモリ・カードの接続状態およびそ
の電気的構成の概要を示すものであり，第２図はカード
の装着を検出する他の例を示すものである。 10……電子装置， 11……システム・コントローラ， 14……コネクタ， 16……装着検知用リミット・スイッチ， 20……メモリ・カートリッジ， 21……メモリ， 23……マルチプレクサ， 24……接続端子。

Claims

【特許請求の範囲】

【請求項１】メモリおよび複数の第１の接続端子を備え
たメモリ・カートリッジ、ならびに複数の第２の接続端
子を備えメモリ・カートリッジが装着されたときに複数
の第１および第２の接続端子を通してメモリ・カートリ
ッジと電気的信号により結合可能となる電子装置から構
成され、メモリ・カートリッジには、検査コードを発生する検査
コード発生手段、複数の第１の接続端子とメモリまたは
検査コード発生手段との接続を切換える切換手段、なら
びに上記複数の第１および第２の接続端子のそれぞれに
符号０および１が少なくとも１回ずつ通るように、上記
検査コード発生手段が検査コードを変えながら繰返し発
生するよう制御する手段が設けられ、メモリ・カートリッジおよび電子装置のいずれか一方
に、メモリ・カートリッジが電子装置の所定箇所に装着
されたことを検出する手段、ならびに上記の検出があっ
たときに検査コード発生手段を上記複数の第１の接続端
子に接続するよう上記切換手段を制御する手段が設けら
れ、電子装置には、上記複数の第１および第２の接続端子を
介して検査コード発生手段から送られてくる検査コード
を検査して、上記複数の第１および第２の接続端子によ
る結合の良否を判定する手段が設けられている、メモリ・カートリッジの結合検査装置。