JPH0734210B2 - メモリ−カ−トリッジが接続可能な電子装置 - Google Patents
メモリ−カ−トリッジが接続可能な電子装置Info
- Publication number
- JPH0734210B2 JPH0734210B2 JP62108956A JP10895687A JPH0734210B2 JP H0734210 B2 JPH0734210 B2 JP H0734210B2 JP 62108956 A JP62108956 A JP 62108956A JP 10895687 A JP10895687 A JP 10895687A JP H0734210 B2 JPH0734210 B2 JP H0734210B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- electronic device
- card
- cartridge
- memory cartridge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000015654 memory Effects 0.000 title claims description 60
- 238000000034 method Methods 0.000 claims description 13
- 238000007689 inspection Methods 0.000 claims description 12
- 238000012545 processing Methods 0.000 claims description 9
- 238000001514 detection method Methods 0.000 claims description 7
- 238000012360 testing method Methods 0.000 claims description 3
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Description
【発明の詳細な説明】 発明の背景 この発明はメモリーカートリッジが所定箇所に装着され
たときにこのメモリーカートリッジと物理的信号(電気
信号,磁気信号,光信号など)により結合可能となる電
子装置に関する。
たときにこのメモリーカートリッジと物理的信号(電気
信号,磁気信号,光信号など)により結合可能となる電
子装置に関する。
ICなどの半導体素子または半導体装置を内蔵したICカー
ド,CPUカードまたはメモリ・カードは,一方では従来か
らの磁気カードに代わるものとして,他方ではフロッピ
ィ・ディスク等の外部メモリに代わるものとして,さら
に新しい電子媒体または制御手段としてその用途が広い
分野にわたって模索されており,一部では実用に供され
ている。この種のカードは自動機械,制御機器,その他
の電子装置の所定箇所に装着されたときに,物理的信号
(電気信号,磁気信号,光信号等)によって電子装置と
結合可能な状態となる。すなわち,カードの接続端子が
電子装置のコネクタに接続されたり,磁気的または光学
的カップリングが達成される。こうした状態で電子装置
とカードが相互に交信したり,電子装置がカードのメモ
リにデータの書込み等のカード処理が行なわれる。
ド,CPUカードまたはメモリ・カードは,一方では従来か
らの磁気カードに代わるものとして,他方ではフロッピ
ィ・ディスク等の外部メモリに代わるものとして,さら
に新しい電子媒体または制御手段としてその用途が広い
分野にわたって模索されており,一部では実用に供され
ている。この種のカードは自動機械,制御機器,その他
の電子装置の所定箇所に装着されたときに,物理的信号
(電気信号,磁気信号,光信号等)によって電子装置と
結合可能な状態となる。すなわち,カードの接続端子が
電子装置のコネクタに接続されたり,磁気的または光学
的カップリングが達成される。こうした状態で電子装置
とカードが相互に交信したり,電子装置がカードのメモ
リにデータの書込み等のカード処理が行なわれる。
一般的にICカード,CPUカード,メモリ・カードは手で取
扱われるので,その接続端子に油,塵埃,その他の異物
が付着しやすく,そうすると接続不良を起こす。接続端
子が接続不良状態となると上述した正常なカード処理が
行なわれなくなる。すなわち,電子装置とカードとの間
の交信においてエラーが生じたり,カードのメモリへの
正しいデータの書込みが不可能となる。
扱われるので,その接続端子に油,塵埃,その他の異物
が付着しやすく,そうすると接続不良を起こす。接続端
子が接続不良状態となると上述した正常なカード処理が
行なわれなくなる。すなわち,電子装置とカードとの間
の交信においてエラーが生じたり,カードのメモリへの
正しいデータの書込みが不可能となる。
ところで,比較的容量の大きなメモリを備えたメモリ・
カードの用途の一つとしてディジタル電子スチル・カメ
ラで撮影した影像データを記録する媒体としての使用が
考えられている。この種のカメラは屋内のみならず屋外
でも使用されるのでメモリ・カードの接続端子に水分が
付着しやすく,このために接続端子の酸化,腐食が進行
しやすい。そうすると接続不良を起こし,映像データの
正常な記録が行なわれなくなる。メモリ・カードのメモ
リ容量が一層大きくなると接続端子数も増加することが
予想される。1つの端子でも接続不良を起こすと確実な
記録は期待できないので,正常な記録が行なわれなくな
るおそれは増大する。
カードの用途の一つとしてディジタル電子スチル・カメ
ラで撮影した影像データを記録する媒体としての使用が
考えられている。この種のカメラは屋内のみならず屋外
でも使用されるのでメモリ・カードの接続端子に水分が
付着しやすく,このために接続端子の酸化,腐食が進行
しやすい。そうすると接続不良を起こし,映像データの
正常な記録が行なわれなくなる。メモリ・カードのメモ
リ容量が一層大きくなると接続端子数も増加することが
予想される。1つの端子でも接続不良を起こすと確実な
記録は期待できないので,正常な記録が行なわれなくな
るおそれは増大する。
カードの接続端子と電子装置のコネクタとの電気的接触
によって結合可能なもののみならず,磁気的または光学
的に結合するカードにおいても塵埃の付着等が結合不良
の原因となる。
によって結合可能なもののみならず,磁気的または光学
的に結合するカードにおいても塵埃の付着等が結合不良
の原因となる。
さらにカードの電子装置への装着(たとえば挿入)が適
切に行なわれない場合にも正常なカード処理は望めな
い。
切に行なわれない場合にも正常なカード処理は望めな
い。
発明の概要 この発明は,比較的簡単な処理でICカード,メモリを備
えたCPUカード,メモリ・カード等(これらを総称して
メモリーカートリッジという)と電子装置との間の結合
チェックを行なえるようにすることを目的とする。
えたCPUカード,メモリ・カード等(これらを総称して
メモリーカートリッジという)と電子装置との間の結合
チェックを行なえるようにすることを目的とする。
この発明は、メモリを備えたメモリーカートリッジが装
着されたときにメモリーカートリッジと複数の接続端子
によって電気的に結合可能な電子装置において、メモリ
ーカートリッジが所定箇所に装着されたことを検出する
手段、上記検出があったときにメモリーカートリッジの
メモリの所定番地を指定して検査コードを上記接続端子
を通してメモリーカートリッジのメモリに書込む手段、
上記書込み処理によって書込まれた検査コードをメモリ
ーカートリッジのメモリから上記接続端子を通して読出
す手段、書込んだ検査コードと読出した検査コードとの
一致を検出する手段、ならびに上記検査コードとして符
号0および1が少なくとも1回ずつ上記各接続端子を通
るように上記所定番地および検査コードを変えながら、
上記書込み、読出しおよび一致検出処理を繰返すように
制御する手段を備えていることを特徴とする。
着されたときにメモリーカートリッジと複数の接続端子
によって電気的に結合可能な電子装置において、メモリ
ーカートリッジが所定箇所に装着されたことを検出する
手段、上記検出があったときにメモリーカートリッジの
メモリの所定番地を指定して検査コードを上記接続端子
を通してメモリーカートリッジのメモリに書込む手段、
上記書込み処理によって書込まれた検査コードをメモリ
ーカートリッジのメモリから上記接続端子を通して読出
す手段、書込んだ検査コードと読出した検査コードとの
一致を検出する手段、ならびに上記検査コードとして符
号0および1が少なくとも1回ずつ上記各接続端子を通
るように上記所定番地および検査コードを変えながら、
上記書込み、読出しおよび一致検出処理を繰返すように
制御する手段を備えていることを特徴とする。
一致が検出されなかったときには結合不良であるから警
報信号を出力するようにすることが好ましい。
報信号を出力するようにすることが好ましい。
メモリーカートリッジとは上述したようにメモリをカー
ド状ケース、箱状ケース等のケース内に内蔵したものを
意味する。CPUとメモリを備えたもの、さらに液晶表示
装置やキーボードを備えたもののみならず、CPUを含ま
ずメモリのみまたはメモリに加えて必要な電源、その他
の若干の回路を備えたものもメモリーカートリッジの概
念に含まれるのはいうまでもない。
ド状ケース、箱状ケース等のケース内に内蔵したものを
意味する。CPUとメモリを備えたもの、さらに液晶表示
装置やキーボードを備えたもののみならず、CPUを含ま
ずメモリのみまたはメモリに加えて必要な電源、その他
の若干の回路を備えたものもメモリーカートリッジの概
念に含まれるのはいうまでもない。
電子装置とメモリーカートリッジとを電気的に結合する
複数の接続端子には、メモリーカートリッジのメモリの
アドレスを指定する信号が通る端子およびメモリーカー
トリッジのメモリへの書込みデータまたはメモリからの
読出しデータの信号が通る端子が含まれる。
複数の接続端子には、メモリーカートリッジのメモリの
アドレスを指定する信号が通る端子およびメモリーカー
トリッジのメモリへの書込みデータまたはメモリからの
読出しデータの信号が通る端子が含まれる。
この発明によると、検査コードが電子装置から接続端子
を通してメモリーカートリッジに送られ、そのメモリに
書込まれる。また、メモリに書込まれた上記の検査コー
ドげ電子装置によって接続端子を通して読取られ、書込
んだ検査コードと一致するかどうかが検査される。一致
すれば上記複数の接続端子による電気的結合は正常と判
断され、一致しなければ異常ということになる。
を通してメモリーカートリッジに送られ、そのメモリに
書込まれる。また、メモリに書込まれた上記の検査コー
ドげ電子装置によって接続端子を通して読取られ、書込
んだ検査コードと一致するかどうかが検査される。一致
すれば上記複数の接続端子による電気的結合は正常と判
断され、一致しなければ異常ということになる。
符号0(ロー・レベルの信号)および1(ハイ・レベル
の信号)が少なくとも1回ずつ各接続端子を通るよう
に、上記メモリの所定番地および検査コードが変えられ
て、上記書込み、読出しおよび一致検出処理が繰返され
る。これにより、各接続端子に符号0および1が通るか
どうかを検査することができ、すべての接続端子につい
ての異常の有無を調べることができる。
の信号)が少なくとも1回ずつ各接続端子を通るよう
に、上記メモリの所定番地および検査コードが変えられ
て、上記書込み、読出しおよび一致検出処理が繰返され
る。これにより、各接続端子に符号0および1が通るか
どうかを検査することができ、すべての接続端子につい
ての異常の有無を調べることができる。
このようにして、メモリーカートリッジと電子装置との
間の接続端子の結合が正常かどうかが、比較的短時間の
うちにかつ比較的簡単な処理で可能となる。
間の接続端子の結合が正常かどうかが、比較的短時間の
うちにかつ比較的簡単な処理で可能となる。
実施例の説明 第1図は電子装置10とメモリーカートリッジの一例とし
てのメモリ・カード20との接続状態を示すものである。
てのメモリ・カード20との接続状態を示すものである。
電子装置10は,上述したディジタル電子スチル・カメラ
のような,所定のデータを記憶する媒体としてメモリ・
カード20を要求するものである。電子装置10にはメモリ
・カード20を装着(たとえば挿入)するための凹部また
はガイド15が設けられている。メモリ・カード20の凹部
15に挿入される部分には多数の接続端子22が形成されて
いる。そして電子装置10の凹部15内に,メモリ・カード
20が装着されたときに各接続端子22とそれぞれ電気的に
接触する端子22と同数の端子を備えたコネクタ13が設け
られている。また,メモリ・カード20が凹部15に適切に
装着されたことを検出するリミット・スイッチ14が凹部
15内に配置されている。リミット・スイッチ14の検出信
号はCPU11に与えられる。メモリ・カード20の装着検知
はたとえば光学的に検知する光電スイッチ,磁気的に検
知するスイッチ等種々のセンサによって行なうことが可
能である。さらに第3図に示すような電気的検出手段に
よってメモリ・カード20の装着検知を行なうことが可能
である。電子装置10のコネクタ13の1つの端子13aがそ
のグランドに,他の1つの端子13bが必要ならば増幅器
を経てCPU11に接続されている。一方,メモリ・カード2
0の上記の端子13a,13bに接続されるべき端子22a,22bは
相互に接続されかつカード20のグランドに接続されてい
る。メモリ・カード20が電子装置10に装着されると端子
13a,22a,22b,13bを経てグランド・レベルの信号がCPU11
に与えられるので,CPU11はカード20が装着されたことを
検知する。
のような,所定のデータを記憶する媒体としてメモリ・
カード20を要求するものである。電子装置10にはメモリ
・カード20を装着(たとえば挿入)するための凹部また
はガイド15が設けられている。メモリ・カード20の凹部
15に挿入される部分には多数の接続端子22が形成されて
いる。そして電子装置10の凹部15内に,メモリ・カード
20が装着されたときに各接続端子22とそれぞれ電気的に
接触する端子22と同数の端子を備えたコネクタ13が設け
られている。また,メモリ・カード20が凹部15に適切に
装着されたことを検出するリミット・スイッチ14が凹部
15内に配置されている。リミット・スイッチ14の検出信
号はCPU11に与えられる。メモリ・カード20の装着検知
はたとえば光学的に検知する光電スイッチ,磁気的に検
知するスイッチ等種々のセンサによって行なうことが可
能である。さらに第3図に示すような電気的検出手段に
よってメモリ・カード20の装着検知を行なうことが可能
である。電子装置10のコネクタ13の1つの端子13aがそ
のグランドに,他の1つの端子13bが必要ならば増幅器
を経てCPU11に接続されている。一方,メモリ・カード2
0の上記の端子13a,13bに接続されるべき端子22a,22bは
相互に接続されかつカード20のグランドに接続されてい
る。メモリ・カード20が電子装置10に装着されると端子
13a,22a,22b,13bを経てグランド・レベルの信号がCPU11
に与えられるので,CPU11はカード20が装着されたことを
検知する。
電子装置10にはこの電子装置の諸動作の制御および後述
するメモリ・カードの接続チェック処理を行なうCPU11
が設けられている。また接続チェックで異常であると判
定されたときにその旨を報知するためのブザー,発光ダ
イオード等からなる警報装置12が電子装置10に設けられ
かつCPU11に接続されている。
するメモリ・カードの接続チェック処理を行なうCPU11
が設けられている。また接続チェックで異常であると判
定されたときにその旨を報知するためのブザー,発光ダ
イオード等からなる警報装置12が電子装置10に設けられ
かつCPU11に接続されている。
メモリ・カード20内にはいくつかのメモリ・チップ21が
内蔵されている。これらメモリが揮発性のものである場
合には電源,たとえば電池が内蔵されよう。
内蔵されている。これらメモリが揮発性のものである場
合には電源,たとえば電池が内蔵されよう。
コネクタ13の端子およびこれに対応するメモリ・カード
20の接続端子22のうちのいくつかは,メモリ・カード20
のメモリのアドレスを指定するためのアドレス信号を伝
達するためのものであり,他のいくつかはデータ転送用
のものである。さらに1または複数の端子はチップ・セ
レクト信号CS伝送用であり、CPU11からのリード/ライ
ト指令R/W用の端子もある。コネクタ13内のこれらの端
子はアドレス・バス,データ・バス,および信号CS,R/W
用のコントロール・ラインによってCPU11と接続されて
いる。メモリ・カード20の端子22もメモリ・チップ21に
接続されたアドレス・バス,データ・バスおよびコント
ロール・ラインにそれぞれ接続されている。したがっ
て,メモリ・カード20が電子装置10に装着されたとき
に,電子装置10内のアドレス・バス,データ・バスおよ
びコントロール・ラインはメモリ・カード20内の対応す
るバスおよびラインにコネクタ13および端子22を介して
接続され,電子装置10のCPU11はメモリ・カード20のメ
モリを直接にアクセスすることができるようになる。
20の接続端子22のうちのいくつかは,メモリ・カード20
のメモリのアドレスを指定するためのアドレス信号を伝
達するためのものであり,他のいくつかはデータ転送用
のものである。さらに1または複数の端子はチップ・セ
レクト信号CS伝送用であり、CPU11からのリード/ライ
ト指令R/W用の端子もある。コネクタ13内のこれらの端
子はアドレス・バス,データ・バス,および信号CS,R/W
用のコントロール・ラインによってCPU11と接続されて
いる。メモリ・カード20の端子22もメモリ・チップ21に
接続されたアドレス・バス,データ・バスおよびコント
ロール・ラインにそれぞれ接続されている。したがっ
て,メモリ・カード20が電子装置10に装着されたとき
に,電子装置10内のアドレス・バス,データ・バスおよ
びコントロール・ラインはメモリ・カード20内の対応す
るバスおよびラインにコネクタ13および端子22を介して
接続され,電子装置10のCPU11はメモリ・カード20のメ
モリを直接にアクセスすることができるようになる。
場合によっては電子装置10からメモリ・カード20に電力
を供給するための電源ラインを接続するための接続端子
も設けられる。
を供給するための電源ラインを接続するための接続端子
も設けられる。
第2図はCPU11によって行なわれる接続チェック処理の
手順の概要を示している。
手順の概要を示している。
リミット・スイッチ14からメモリ・カード20の装着検知
信号が与えられると(ステップ31),CPU11はメモリ・カ
ード20内のメモリの所定のアドレスを指定するアドレス
信号およびチップ・セレクト信号を出力するとともに,
所定のコードをデータ・バスに送出し,さらにライト命
令を出力する(ステップ32)。これによって,上記のコ
ードがメモリ・カード20のメモリの指定された記憶場所
に書込まれる。次に,同じアドレスを指定するアドレス
信号およびチップ・セレクト信号とリード命令を出力し
て,先に書込んだコードを同記憶場所からデータ・バス
を通して読出す(ステップ33)。そして,書込みのため
に送出したコードとリード命令によって読込んだコード
とを比較照合してこれらのコードが一致するかどうかを
判定する(ステップ34)。一致した場合には,次にアド
レスまたはコード・データの少なくともいずれか一方を
変更して同じ処理を繰返す(ステップ35)。あらかじめ
与えられたアドレスとコードの組合せについてその書込
み,読出しおよび照合処理が終了すれば接続チェック処
理は終り,メモリ・カード20に対する所定の処理,たと
えば映像データの所定のメモリ・エリアへの書込み等に
進む。ステップ34で両コードが一致しない場合には警報
装置12に指令を与えてその旨を報知させる(ステップ3
6)。
信号が与えられると(ステップ31),CPU11はメモリ・カ
ード20内のメモリの所定のアドレスを指定するアドレス
信号およびチップ・セレクト信号を出力するとともに,
所定のコードをデータ・バスに送出し,さらにライト命
令を出力する(ステップ32)。これによって,上記のコ
ードがメモリ・カード20のメモリの指定された記憶場所
に書込まれる。次に,同じアドレスを指定するアドレス
信号およびチップ・セレクト信号とリード命令を出力し
て,先に書込んだコードを同記憶場所からデータ・バス
を通して読出す(ステップ33)。そして,書込みのため
に送出したコードとリード命令によって読込んだコード
とを比較照合してこれらのコードが一致するかどうかを
判定する(ステップ34)。一致した場合には,次にアド
レスまたはコード・データの少なくともいずれか一方を
変更して同じ処理を繰返す(ステップ35)。あらかじめ
与えられたアドレスとコードの組合せについてその書込
み,読出しおよび照合処理が終了すれば接続チェック処
理は終り,メモリ・カード20に対する所定の処理,たと
えば映像データの所定のメモリ・エリアへの書込み等に
進む。ステップ34で両コードが一致しない場合には警報
装置12に指令を与えてその旨を報知させる(ステップ3
6)。
たとえば,第1回目の処理においてはアドレス信号(チ
ップ・セレクト信号も含む)としてオール0(すべての
ビットが0)の信号を,コードとして1010…のように1
を先頭として1と0を交互に繰返すデータをそれぞれ与
える。これによりステップ32〜34のチェックを行なう。
第2回目にはオール1のアドレス信号と上記コードを反
転した0101…データとを与えて同じようにステップ32〜
34の処理を行なう。このようにすることによって,少な
くとも2回の処理で,コネクタ13のすべての端子および
これに対応する接続端子22のすべてを1および0の信号
が伝送されたことになる。したがって,これらの処理に
おいてステップ34の判定がOKとなれば,すべての端子の
接続状態は良好であることが分る。
ップ・セレクト信号も含む)としてオール0(すべての
ビットが0)の信号を,コードとして1010…のように1
を先頭として1と0を交互に繰返すデータをそれぞれ与
える。これによりステップ32〜34のチェックを行なう。
第2回目にはオール1のアドレス信号と上記コードを反
転した0101…データとを与えて同じようにステップ32〜
34の処理を行なう。このようにすることによって,少な
くとも2回の処理で,コネクタ13のすべての端子および
これに対応する接続端子22のすべてを1および0の信号
が伝送されたことになる。したがって,これらの処理に
おいてステップ34の判定がOKとなれば,すべての端子の
接続状態は良好であることが分る。
もちろん,CPU11によって与えられるアドレス信号,コー
ド等の組合せは任意に選択できるのはいうまでもない。
ド等の組合せは任意に選択できるのはいうまでもない。
必要ならば,ステップ34でNGの判定結果が得られたとき
には同じアドレスを指定して同じコードを送出しかつ読
出す処理を所定回繰返したのち,OKの判定が得られない
場合にのみ警報処理に進むようにしてもよい。また,カ
ードを自動的に装填するオートローディング機構を備え
たものにおいては,ステップ34でNGの判定結果が得られ
たときにはカードを一旦取外し再度装填する動作を行な
わせるようにしてもよい。
には同じアドレスを指定して同じコードを送出しかつ読
出す処理を所定回繰返したのち,OKの判定が得られない
場合にのみ警報処理に進むようにしてもよい。また,カ
ードを自動的に装填するオートローディング機構を備え
たものにおいては,ステップ34でNGの判定結果が得られ
たときにはカードを一旦取外し再度装填する動作を行な
わせるようにしてもよい。
第1図は電子装置とメモリ・カードの接続状態およびそ
の電気的構成の概要を示すものであり,第2図は接続チ
ェック処理手順を示すフロー・チャート,第3図はカー
ドの装着を検出する他の例を示すものである。 10……電子装置, 11……CPU, 12……警報装置, 13……コネクタ, 14……装着検知用リミット・スイッチ, 20……メモリ・カード, 21……メモリ・チップ, 22……接続端子。
の電気的構成の概要を示すものであり,第2図は接続チ
ェック処理手順を示すフロー・チャート,第3図はカー
ドの装着を検出する他の例を示すものである。 10……電子装置, 11……CPU, 12……警報装置, 13……コネクタ, 14……装着検知用リミット・スイッチ, 20……メモリ・カード, 21……メモリ・チップ, 22……接続端子。
Claims (2)
- 【請求項1】メモリを備えたメモリーカートリッジが装
着されたときにメモリーカートリッジと複数の接続端子
によって電気的に結合可能な電子装置において、 メモリーカートリッジが所定箇所に装着されたことを検
出する手段、 上記検出があったときにメモリーカートリッジのメモリ
の所定番地を指定して検査コードを上記接続端子を通し
てメモリーカートリッジのメモリに書込む手段、 上記書込み処理によって書込まれた検査コードをメモリ
ーカートリッジのメモリから上記接続端子を通して読出
す手段、 書込んだ検査コードと読出した検査コードとの一致を検
出する手段、ならびに 上記検査コードとして符号0および1が少なくとも1回
ずつ上記各接続端子を通るように上記所定番地および検
査コードを変えながら、上記書込み、読出しおよび一致
検出処理を繰返すように制御する手段、 を備えているメモリーカートリッジが接続可能な電子装
置。 - 【請求項2】一致が検出されなかったときに警報信号を
出力する手段を備えている特許請求の範囲第(1)項に
記載のメモリーカートリッジが接続可能な電子装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62108956A JPH0734210B2 (ja) | 1987-05-06 | 1987-05-06 | メモリ−カ−トリッジが接続可能な電子装置 |
| US07/191,064 US4907231A (en) | 1987-05-06 | 1988-05-06 | Memory cartridge-connectable electronic device such as electronic still video camera |
| US07/447,079 US5091787A (en) | 1987-05-06 | 1989-12-07 | Memory cartridge-connectable electronic device such as electronic still video camera |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62108956A JPH0734210B2 (ja) | 1987-05-06 | 1987-05-06 | メモリ−カ−トリッジが接続可能な電子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63273978A JPS63273978A (ja) | 1988-11-11 |
| JPH0734210B2 true JPH0734210B2 (ja) | 1995-04-12 |
Family
ID=14497920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62108956A Expired - Fee Related JPH0734210B2 (ja) | 1987-05-06 | 1987-05-06 | メモリ−カ−トリッジが接続可能な電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0734210B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2714120B2 (ja) * | 1989-03-31 | 1998-02-16 | オリンパス光学工業株式会社 | 電子カメラ |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61292263A (ja) * | 1985-06-18 | 1986-12-23 | Fujitsu Ltd | 媒体発行装置 |
| JPS6246483A (ja) * | 1985-08-22 | 1987-02-28 | Casio Comput Co Ltd | Icカ−ドにおけるデ−タ書込み方式 |
-
1987
- 1987-05-06 JP JP62108956A patent/JPH0734210B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63273978A (ja) | 1988-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7987308B2 (en) | Multi-interface controller, memory card having the multi-interface controller, and interface setting method | |
| US6256217B1 (en) | Apparatus for on-board programming of serial EEPROMS | |
| US6851018B2 (en) | Exchanging operation parameters between a data storage device and a controller | |
| EP0518367B1 (en) | System for determining pluggable memory characteristics | |
| WO2003060582A1 (en) | Optical connector having memory function | |
| KR20070079300A (ko) | 고주파 인터페이스를 포함하는 전자 서브시스템 조립체 | |
| EP0793169A1 (en) | Identification interface | |
| EP0855672B1 (en) | Ic card reader/writer and its control method | |
| JPH0734210B2 (ja) | メモリ−カ−トリッジが接続可能な電子装置 | |
| JPH0734211B2 (ja) | メモリ・カ−トリッジの結合検査装置 | |
| KR100284398B1 (ko) | 단자의 접속 인식 장치 및 접속 인식 방법 | |
| JPH03147086A (ja) | Icカード | |
| US7937511B2 (en) | Burning apparatus | |
| GB2154769A (en) | Computer software protection | |
| CN119031117B (zh) | 带有陀螺仪功能的摄像头校准系统、方法及电子设备 | |
| JP2006178537A (ja) | メモリカード | |
| US20040181627A1 (en) | Device and method for recording block status information | |
| WO1985004032A1 (en) | Computer software protection | |
| JPS63268085A (ja) | 携帯可能記憶媒体読取書込装置 | |
| JP2005284805A (ja) | 小型メモリーカードアダプタ及び情報機器 | |
| JP2941082B2 (ja) | Icメモリカード処理装置 | |
| KR100222747B1 (ko) | Ic 카아드 판독 및 기입장치 | |
| JP2001005916A (ja) | Icカードリーダ・ライタ | |
| JP3518012B2 (ja) | 外部固体記憶装置 | |
| JPH06139154A (ja) | メモリカード装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |