JPH0734651B2 - スイッチングコンバータ - Google Patents
スイッチングコンバータInfo
- Publication number
- JPH0734651B2 JPH0734651B2 JP63204030A JP20403088A JPH0734651B2 JP H0734651 B2 JPH0734651 B2 JP H0734651B2 JP 63204030 A JP63204030 A JP 63204030A JP 20403088 A JP20403088 A JP 20403088A JP H0734651 B2 JPH0734651 B2 JP H0734651B2
- Authority
- JP
- Japan
- Prior art keywords
- switching
- loss
- circuit
- transformer
- load current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004804 winding Methods 0.000 claims description 18
- 230000010355 oscillation Effects 0.000 claims description 14
- 238000009499 grossing Methods 0.000 claims description 6
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 10
- 230000007423 decrease Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 229910052742 iron Inorganic materials 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】 （ａ）産業上の利用分野 この発明は定電圧電源回路として用いられるスイッチン
グコンバータに関する。
グコンバータに関する。
（ｂ）従来の技術 従来、スイッチングコンバータは用途に応じて種々の構
成が採られているが、一般に出力容量が大きく出力電圧
変動率の小さい直流電源回路としてスイッチング素子を
PWM制御する他励型のスイッチングコンバータが用いら
れている。
成が採られているが、一般に出力容量が大きく出力電圧
変動率の小さい直流電源回路としてスイッチング素子を
PWM制御する他励型のスイッチングコンバータが用いら
れている。
第５図にその従来のスイッチングコンバータの基本的な
回路図を示す。図に示すようにトランスの１次巻線N1に
スイッチングトランジスタQ1が接続され、PWM制御回路
２がスイッチングトランジスタQ1のゲートを制御するよ
うに構成されている。トランスの２次巻線N2には整流ダ
イオードD1および平滑コンデンサC1が接続され負荷に直
流電圧を供給する。この出力端子間には抵抗R3,R4から
なる抵抗分圧回路が設けられ、その出力電圧がPWM制御
回路２に帰還されている。PWM制御回路２は発振回路１
の発振周波数でQ1をオンオフ制御するが、その際R3,R4
からなる分圧出力電圧が一定値になるようにQ1のオンデ
ューティ比を制御する。
回路図を示す。図に示すようにトランスの１次巻線N1に
スイッチングトランジスタQ1が接続され、PWM制御回路
２がスイッチングトランジスタQ1のゲートを制御するよ
うに構成されている。トランスの２次巻線N2には整流ダ
イオードD1および平滑コンデンサC1が接続され負荷に直
流電圧を供給する。この出力端子間には抵抗R3,R4から
なる抵抗分圧回路が設けられ、その出力電圧がPWM制御
回路２に帰還されている。PWM制御回路２は発振回路１
の発振周波数でQ1をオンオフ制御するが、その際R3,R4
からなる分圧出力電圧が一定値になるようにQ1のオンデ
ューティ比を制御する。
（ｃ）発明が解決しようとする課題 このようなスイッチングトランジスタをPWM制御するス
イッチングコンバータの設計条件は、入力電圧，出力電
流の最大，最小値やスイッチング周波数などである。一
般には定格入力定格負荷で最大効率が得られるように設
計される。ところが出力電圧が一定であっても、負荷電
流が変化すればスイッチングコンバータとしての効率が
低下する。すなわち負荷電流が設計値より小さくなるほ
ど、また大きくなるほど最大効率の条件が満足しなくな
る。このため従来のスイッチングコンバータは、設計さ
れた負荷電流以外の条件ではスイッチングコンバータの
損失が大きかった。
イッチングコンバータの設計条件は、入力電圧，出力電
流の最大，最小値やスイッチング周波数などである。一
般には定格入力定格負荷で最大効率が得られるように設
計される。ところが出力電圧が一定であっても、負荷電
流が変化すればスイッチングコンバータとしての効率が
低下する。すなわち負荷電流が設計値より小さくなるほ
ど、また大きくなるほど最大効率の条件が満足しなくな
る。このため従来のスイッチングコンバータは、設計さ
れた負荷電流以外の条件ではスイッチングコンバータの
損失が大きかった。
この発明の目的は負荷電流が広範囲に変化しても、その
負荷電流に応じて最大効率が得られるようにしたスイッ
チングコンバータを提供することにある。
負荷電流に応じて最大効率が得られるようにしたスイッ
チングコンバータを提供することにある。
（ｄ）課題を解決するための手段 この発明は、トランスの１次巻線に流れる電流を断続す
るスイッチング素子と、トランスの２次巻線に発生する
電圧を整流平滑する回路と、スイッチング素子のスイッ
チング周波数を定める発振回路と、負荷供給電圧を検出
するとともに、その電圧が一定値を保つように前記スイ
ッチング素子のオンデューティ比を変化させるスイッチ
ング制御回路とを備えたスイッチングコンバータにおい
て、 負荷電流を検出する回路と、この回路から負荷電流の検
出信号を入力して、該負荷電流のもとでトランスによる
損失とスイッチング素子による損失とを合わせたスイッ
チングコンバータ全体の損失が最も小さくなるスイッチ
ング周波数で前記発振回路を発振させる発振周波数制御
回路とを設けたことを特徴としている。
るスイッチング素子と、トランスの２次巻線に発生する
電圧を整流平滑する回路と、スイッチング素子のスイッ
チング周波数を定める発振回路と、負荷供給電圧を検出
するとともに、その電圧が一定値を保つように前記スイ
ッチング素子のオンデューティ比を変化させるスイッチ
ング制御回路とを備えたスイッチングコンバータにおい
て、 負荷電流を検出する回路と、この回路から負荷電流の検
出信号を入力して、該負荷電流のもとでトランスによる
損失とスイッチング素子による損失とを合わせたスイッ
チングコンバータ全体の損失が最も小さくなるスイッチ
ング周波数で前記発振回路を発振させる発振周波数制御
回路とを設けたことを特徴としている。
（ｅ）作用 一般にスイッチングコンバータの損失はトランスによる
損失とスイッチング素子による損失とに分けられる。ま
たトランスによる損失は大きく銅損と、鉄損に分けられ
る。以下各損失についてのスイッチング周波数依存性に
ついて示す。
損失とスイッチング素子による損失とに分けられる。ま
たトランスによる損失は大きく銅損と、鉄損に分けられ
る。以下各損失についてのスイッチング周波数依存性に
ついて示す。
（１−１）銅損 銅損は１次巻線と２次巻線の銅損があり、これをまとめ
た全銅損Pcは次の式で示される。
た全銅損Pcは次の式で示される。
Pc＝（1/Ap＋1/As）ρ・ｌ（Np・Ip）２・（Ra/Rd） …
…（１） Ap:1次巻線の導体占有断面積 As:2次巻線の導体占有断面積 ρ：銅の抵抗率 l:平均巻線長 Np:1次巻線数 Ip:1次側実効電流 Ra/Rd:AC抵抗とDC抵抗の比 これらの各係数のなかでスイッチング周波数に依存する
係数はRa/Rdのみであり、これは例えば巻線線径が0.5mm
の場合、スイッチング周波数が20KHz〜200KHzで1.02〜
1.18の変化である。このようにスイッチング周波数と損
失との間に正の相関関係があるがその変化率は極めて小
さい。したがって銅損はスイッチング周波数に殆ど依存
しない。
…（１） Ap:1次巻線の導体占有断面積 As:2次巻線の導体占有断面積 ρ：銅の抵抗率 l:平均巻線長 Np:1次巻線数 Ip:1次側実効電流 Ra/Rd:AC抵抗とDC抵抗の比 これらの各係数のなかでスイッチング周波数に依存する
係数はRa/Rdのみであり、これは例えば巻線線径が0.5mm
の場合、スイッチング周波数が20KHz〜200KHzで1.02〜
1.18の変化である。このようにスイッチング周波数と損
失との間に正の相関関係があるがその変化率は極めて小
さい。したがって銅損はスイッチング周波数に殆ど依存
しない。
（１−２）鉄損 鉄損はヒステリシス損と渦電流損とがあるが、これらは
次式で示される。
次式で示される。
Pi＝Ph＋Pe＝Kh・ｆ・Bm2.4Ve＋Ke・f2・Bm2.4Ve ……
（２） ここで Ph:ヒステリシス損 Pe:渦電流損 Kh:ヒステリシス損定数 Ke:コア実効体積 Bm:動作時最大磁束密度 である。またBmは Bm＝Ｅ・T/（Ac・Np） ……（３） ただし E:入力電圧 T:1周期のスイッチング素子のオン期間 Ac:コア中足断面積 である。ここで例えばスイッチング素子のオンデューテ
ィ比を30％とすればＴは Ｔ＝0.3/f（f:スイッチング周波数） したがって Bm＝0.3E/（Ac・Np・ｆ） ……（４） となり、これを（２）式に代入すれば鉄損Piは Pi＝Kh｛0.3E/（Ac・Np）｝2.4・Ve・ｆ−1.4 ＋Ke｛0.3E/（Ac・Np）｝2.4Ve・ｆ−0.4 ……（５） となり、スイッチング周波数と鉄損とは負の相関関係に
ある。
（２） ここで Ph:ヒステリシス損 Pe:渦電流損 Kh:ヒステリシス損定数 Ke:コア実効体積 Bm:動作時最大磁束密度 である。またBmは Bm＝Ｅ・T/（Ac・Np） ……（３） ただし E:入力電圧 T:1周期のスイッチング素子のオン期間 Ac:コア中足断面積 である。ここで例えばスイッチング素子のオンデューテ
ィ比を30％とすればＴは Ｔ＝0.3/f（f:スイッチング周波数） したがって Bm＝0.3E/（Ac・Np・ｆ） ……（４） となり、これを（２）式に代入すれば鉄損Piは Pi＝Kh｛0.3E/（Ac・Np）｝2.4・Ve・ｆ−1.4 ＋Ke｛0.3E/（Ac・Np）｝2.4Ve・ｆ−0.4 ……（５） となり、スイッチング周波数と鉄損とは負の相関関係に
ある。
（１−３）全トランス損失 したがってトランス全体としての損失の周波数依存性は
負であり、スイッチング周波数が高くなるほどトランス
損失が低くなる。
負であり、スイッチング周波数が高くなるほどトランス
損失が低くなる。
（２）スイッチング素子による損失 スイッチング素子による損失は、スイッチング素子のオ
ン時に流れる電流とオフ時にかかる電圧との交差部分で
生じるため、スイッチング周波数が高くなるほどその損
失も増加する。
ン時に流れる電流とオフ時にかかる電圧との交差部分で
生じるため、スイッチング周波数が高くなるほどその損
失も増加する。
（３）スイッチングコンバータ全体の損失 スイッチングコンバータ全体の損失は他の回路部品等で
消費される損失を無視すればトランス損失とスイッチン
グ素子損失との和であり、この関係を第３図に示す。第
３図においてPsはスイッチング素子損失、Ptはトランス
損失、Ｐはこの両損失を加算したコンバータ全体の損失
であり、末尾の数字１は負荷電流が小さい場合、２は負
荷電流が大きい場合をそれぞれ示している。このように
スイッチングコンバータ全体の損失は周波数依存性が負
のトランス損失と周波数依存性が正のスイッチング素子
損失との和であるため、最も損失の低いスイッチング周
波数が依存する。負荷電流が小さい場合は、スイッチン
グ素子による損失が全体的に減少し、トランス損失も全
体的に減少する。負荷電流が大きい場合はこの逆であ
る。ただしスイッチング素子による損失に比較してトラ
ンス損失の方がその変化が大きい。このため第３図中f
1,f2で示すように、負荷電流が小さいほど最低損失の得
られるスイッチング周波数が低くなり、逆に負荷電流が
大きいほど最低損失の得られるスイッチング周波数が高
くなる。
消費される損失を無視すればトランス損失とスイッチン
グ素子損失との和であり、この関係を第３図に示す。第
３図においてPsはスイッチング素子損失、Ptはトランス
損失、Ｐはこの両損失を加算したコンバータ全体の損失
であり、末尾の数字１は負荷電流が小さい場合、２は負
荷電流が大きい場合をそれぞれ示している。このように
スイッチングコンバータ全体の損失は周波数依存性が負
のトランス損失と周波数依存性が正のスイッチング素子
損失との和であるため、最も損失の低いスイッチング周
波数が依存する。負荷電流が小さい場合は、スイッチン
グ素子による損失が全体的に減少し、トランス損失も全
体的に減少する。負荷電流が大きい場合はこの逆であ
る。ただしスイッチング素子による損失に比較してトラ
ンス損失の方がその変化が大きい。このため第３図中f
1,f2で示すように、負荷電流が小さいほど最低損失の得
られるスイッチング周波数が低くなり、逆に負荷電流が
大きいほど最低損失の得られるスイッチング周波数が高
くなる。
この発明のスイッチングコンバータは、基本的にスイッ
チング制御回路が負荷供給電圧を検出するとともに、そ
の負荷供給電圧が一定値を保つようにスイッチング素子
のオンデューティ比を制御する。これによりスイッチン
グ素子がトランスの１次巻線に流れる電流を断続し、ト
ランスの２次巻線に起電圧が発生し、整流平滑回路によ
って整流平滑されることにより定電圧化された直流電圧
が得られる。発振周波数制御回路は、検出された負荷電
流に応じて、その負荷電流のもとでトランスによる損失
とスイッチング素子による損失とを合わせたスイッチン
グコンバータ全体の損失が最も小さくなるスイッチング
周波数で発振回路を発振させる。
チング制御回路が負荷供給電圧を検出するとともに、そ
の負荷供給電圧が一定値を保つようにスイッチング素子
のオンデューティ比を制御する。これによりスイッチン
グ素子がトランスの１次巻線に流れる電流を断続し、ト
ランスの２次巻線に起電圧が発生し、整流平滑回路によ
って整流平滑されることにより定電圧化された直流電圧
が得られる。発振周波数制御回路は、検出された負荷電
流に応じて、その負荷電流のもとでトランスによる損失
とスイッチング素子による損失とを合わせたスイッチン
グコンバータ全体の損失が最も小さくなるスイッチング
周波数で発振回路を発振させる。
たとえば入力電源電圧が一定であれば負荷電流が小さい
ほどトランス損失が減少するが、このときスイッチング
周波数制御手段がスイッチング周波数を低くするためコ
ンバータ全体の損失はより低下する。逆に負荷電流が大
きくなるほどトランス損失が増大するが、スイッチング
周波数制御手段がスイッチング周波数を高くすることに
より、コンバータ全体としての損失は低下方向に変化す
る。
ほどトランス損失が減少するが、このときスイッチング
周波数制御手段がスイッチング周波数を低くするためコ
ンバータ全体の損失はより低下する。逆に負荷電流が大
きくなるほどトランス損失が増大するが、スイッチング
周波数制御手段がスイッチング周波数を高くすることに
より、コンバータ全体としての損失は低下方向に変化す
る。
第１図はこの発明の構成を示す回路図である。第１図に
おいて３はスイッチング周波数制御回路であり、スイッ
チング素子Q1をPWM制御する回路２とスイッチング周波
数を制御する発振回路１から構成されている。PWM制御
回路２はスイッチング素子Q1をオンオフ制御する。これ
によりトランスの２次巻線N2に発生する起電圧がD1,C1
により整流平滑される。また出力端子間に設けられてい
るR3,R4からなる抵抗分圧回路の出力電圧によりPWM制御
回路２がQ1のオンデューティ比を制御して出力電圧を一
定に保っている。さらに出力ラインに負荷電流を検出す
る電流検出回路５が設けられていて、発振回路１がその
出力によって発振周波数（スイッチング周波数）を変化
させる。発振回路１は第３図に示したように負荷電流に
応じてコンバータ損失が最低となるスイッチング周波数
を発振する。このようにして広範囲の負荷電流に対して
スイッチングコンバータの損失が低く保たれる。
おいて３はスイッチング周波数制御回路であり、スイッ
チング素子Q1をPWM制御する回路２とスイッチング周波
数を制御する発振回路１から構成されている。PWM制御
回路２はスイッチング素子Q1をオンオフ制御する。これ
によりトランスの２次巻線N2に発生する起電圧がD1,C1
により整流平滑される。また出力端子間に設けられてい
るR3,R4からなる抵抗分圧回路の出力電圧によりPWM制御
回路２がQ1のオンデューティ比を制御して出力電圧を一
定に保っている。さらに出力ラインに負荷電流を検出す
る電流検出回路５が設けられていて、発振回路１がその
出力によって発振周波数（スイッチング周波数）を変化
させる。発振回路１は第３図に示したように負荷電流に
応じてコンバータ損失が最低となるスイッチング周波数
を発振する。このようにして広範囲の負荷電流に対して
スイッチングコンバータの損失が低く保たれる。
（ｆ）実施例 この発明の実施例であるスイッチングコンバータの回路
図を第２図に示す。同図において３はスイッチング制御
回路を構成するコントロール用IC、４はこのICに一定電
圧の電源を供給する電圧安定化回路である。図示のとお
りトランスT1の１次巻線N1にスイッチング素子Q1が接続
され、コントロールIC3がQ1をオンオフ制御する。トラ
ンスの２次巻線N2にはD1,C1からなる整流平滑回路が設
けられ、さらに負荷供給電圧を検出するR3,R4からなる
抵抗分圧回路が設けられている。IC3はこの分圧値が一
定となるようにQ1のオンデューティ比を変化させてい
る。出力ラインには抵抗R1が挿入され、これにR2の接続
されたLEDが並列接続されている。したがって負荷電流
が大きいほどLEDの発光量が増大する。入力電源にはダ
イオードブリッジDB1および平滑コンデンサC4が接続さ
れ、その整流平滑出力がトランスT1の１次巻線N1の一端
に接続されている。トランスT2は入力電源電圧を降圧す
るトランスであり、その出力はダイオードブリッジDB2
により整流され、C3により平滑され、さらに定電圧化回
路４により定電圧化されてIC3の電源として供給されて
いる。
図を第２図に示す。同図において３はスイッチング制御
回路を構成するコントロール用IC、４はこのICに一定電
圧の電源を供給する電圧安定化回路である。図示のとお
りトランスT1の１次巻線N1にスイッチング素子Q1が接続
され、コントロールIC3がQ1をオンオフ制御する。トラ
ンスの２次巻線N2にはD1,C1からなる整流平滑回路が設
けられ、さらに負荷供給電圧を検出するR3,R4からなる
抵抗分圧回路が設けられている。IC3はこの分圧値が一
定となるようにQ1のオンデューティ比を変化させてい
る。出力ラインには抵抗R1が挿入され、これにR2の接続
されたLEDが並列接続されている。したがって負荷電流
が大きいほどLEDの発光量が増大する。入力電源にはダ
イオードブリッジDB1および平滑コンデンサC4が接続さ
れ、その整流平滑出力がトランスT1の１次巻線N1の一端
に接続されている。トランスT2は入力電源電圧を降圧す
るトランスであり、その出力はダイオードブリッジDB2
により整流され、C3により平滑され、さらに定電圧化回
路４により定電圧化されてIC3の電源として供給されて
いる。
コントロールIC3内には発振回路OSCが構成されていて、
基準電圧出力端子VrとOSCの一方の入力端子間の抵抗とO
SCの他方の入力端子と接地間の容量により発振周波数が
決定される。図示のとおりVrとOSCの一方の入力端子間
には抵抗R5とこれに並列に抵抗R6およびトランジスタQ2
からなる回路が接続されている。また端子Vrと接地間に
抵抗R7およびフォトトランジスタPTからなる回路が接続
されていて、フォトトランジスタPTのコレクタとトラン
ジスタQ2のベースとが接続されている。このフォトトラ
ンジスタPTは前述のLEDと共にフォトカプラを構成して
いる。したがって負荷電流が小さくなればフォトトラン
ジスタPTの受光量が減少するためQ2のベース電位が上昇
し、Q2のオン抵抗が増大する。これによりVrとOSCの一
方の入力端子間の抵抗値が増大し、発振時定数が大きく
なって発振周波数が低下する。逆に負荷電流が大きくな
ればPTの受光量が増大するためQ2のベース電位が低下し
Q2のオン抵抗が減少する。これによりVrとOSCの一方の
入力端子間の抵抗値が低下し、発振周波数が上昇する。
このときの発振周波数は、たとえば第４図に示すように
負荷電流Ioの変化に係わらずスイッチングコンバータの
損失が常に最低となるように定める。そのために例えば
抵抗R2,R7,R6またはR5の値を設定する。
基準電圧出力端子VrとOSCの一方の入力端子間の抵抗とO
SCの他方の入力端子と接地間の容量により発振周波数が
決定される。図示のとおりVrとOSCの一方の入力端子間
には抵抗R5とこれに並列に抵抗R6およびトランジスタQ2
からなる回路が接続されている。また端子Vrと接地間に
抵抗R7およびフォトトランジスタPTからなる回路が接続
されていて、フォトトランジスタPTのコレクタとトラン
ジスタQ2のベースとが接続されている。このフォトトラ
ンジスタPTは前述のLEDと共にフォトカプラを構成して
いる。したがって負荷電流が小さくなればフォトトラン
ジスタPTの受光量が減少するためQ2のベース電位が上昇
し、Q2のオン抵抗が増大する。これによりVrとOSCの一
方の入力端子間の抵抗値が増大し、発振時定数が大きく
なって発振周波数が低下する。逆に負荷電流が大きくな
ればPTの受光量が増大するためQ2のベース電位が低下し
Q2のオン抵抗が減少する。これによりVrとOSCの一方の
入力端子間の抵抗値が低下し、発振周波数が上昇する。
このときの発振周波数は、たとえば第４図に示すように
負荷電流Ioの変化に係わらずスイッチングコンバータの
損失が常に最低となるように定める。そのために例えば
抵抗R2,R7,R6またはR5の値を設定する。
（ｇ）発明の効果 以上のようにこの発明によれば、負荷電流の変化に係わ
らずスイッチングコンバータの損失を常に最低に保つこ
とができるため広範囲の負荷電流の変化に対応して効率
の高いスイッチングコンバータを構成することができ
る。
らずスイッチングコンバータの損失を常に最低に保つこ
とができるため広範囲の負荷電流の変化に対応して効率
の高いスイッチングコンバータを構成することができ
る。
第１図はこの発明の構成を示す回路図、第２図はこの発
明の実施例であるスイッチングコンバータの回路図であ
る。第３図はスイッチングコンバータのスイッチング周
波数に対する損失の関係を示す図、第４図は負荷電流を
パラメータとしたスイッチング周波数に対するスイッチ
ングコンバータの損失の関係を示す図である。第５図は
従来のスイッチングコンバータの基本的な回路図であ
る。
明の実施例であるスイッチングコンバータの回路図であ
る。第３図はスイッチングコンバータのスイッチング周
波数に対する損失の関係を示す図、第４図は負荷電流を
パラメータとしたスイッチング周波数に対するスイッチ
ングコンバータの損失の関係を示す図である。第５図は
従来のスイッチングコンバータの基本的な回路図であ
る。
Claims (1)
- 【請求項１】トランスの１次巻線に流れる電流を断続す
るスイッチング素子と、トランスの２次巻線に発生する
電圧を整流平滑する回路と、スイッチング素子のスイッ
チング周波数を定める発振回路と、負荷供給電圧を検出
するとともに、その電圧が一定値を保つように前記スイ
ッチング素子のオンデューティ比を変化させるスイッチ
ング制御回路とを備えたスイッチングコンバータにおい
て、 負荷電流を検出する回路と、この回路から負荷電流の検
出信号を入力して、該負荷電流のもとでトランスによる
損失とスイッチング素子による損失とを合わせたスイッ
チングコンバータ全体の損失が最も小さくなるスイッチ
ング周波数で前記発振回路を発振させる発振周波数制御
回路とを設けたことを特徴とするスイッチングコンバー
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63204030A JPH0734651B2 (ja) | 1988-08-17 | 1988-08-17 | スイッチングコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63204030A JPH0734651B2 (ja) | 1988-08-17 | 1988-08-17 | スイッチングコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0255572A JPH0255572A (ja) | 1990-02-23 |
| JPH0734651B2 true JPH0734651B2 (ja) | 1995-04-12 |
Family
ID=16483597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63204030A Expired - Fee Related JPH0734651B2 (ja) | 1988-08-17 | 1988-08-17 | スイッチングコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0734651B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997044884A1 (en) * | 1996-05-21 | 1997-11-27 | Hitachi, Ltd. | Switching power source circuit |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0774540B2 (ja) * | 1990-12-01 | 1995-08-09 | 北海道農材工業株式会社 | 建造物の外壁とその構築法 |
| JP2814917B2 (ja) * | 1993-06-07 | 1998-10-27 | 日本電気株式会社 | スイッチング電源回路 |
| US7535735B2 (en) * | 2004-09-13 | 2009-05-19 | Power Integrations, Inc. | Compensation for parameter variations in a feedback circuit |
| US8099619B2 (en) | 2006-09-28 | 2012-01-17 | Intel Corporation | Voltage regulator with drive override |
| JP5195603B2 (ja) * | 2009-04-15 | 2013-05-08 | 株式会社デンソー | Ｄｃｄｃコンバータの制御装置及び制御システム |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62114469A (ja) * | 1985-11-08 | 1987-05-26 | Matsushita Electric Ind Co Ltd | 電源装置 |
| JPH01186164A (ja) * | 1988-01-18 | 1989-07-25 | Matsushita Electric Ind Co Ltd | 昇圧回路 |
-
1988
- 1988-08-17 JP JP63204030A patent/JPH0734651B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997044884A1 (en) * | 1996-05-21 | 1997-11-27 | Hitachi, Ltd. | Switching power source circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0255572A (ja) | 1990-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6396717B2 (en) | Switching power supply having an improved power factor by voltage feedback | |
| JP2002199718A (ja) | 共振型スイッチング電源装置 | |
| JP3653075B2 (ja) | スイッチング電力電送装置 | |
| JPH0734651B2 (ja) | スイッチングコンバータ | |
| JP4111326B2 (ja) | スイッチング電源装置 | |
| EP0665632B1 (en) | Switching power source apparatus | |
| JPH0255574A (ja) | スイッチングコンバータ | |
| JPH09502080A (ja) | 力率改善手段を具えた電源装置 | |
| JPS604676B2 (ja) | 電源装置 | |
| JP2002354798A (ja) | スイッチング電源装置 | |
| JP2653712B2 (ja) | スイッチングレギュレータ | |
| JPS634421B2 (ja) | ||
| JPH0412791Y2 (ja) | ||
| JP2002315342A (ja) | スイッチング電源装置 | |
| KR100202024B1 (ko) | 스위칭 모드 파워 서플라이의 전력 손실 방지 회로 | |
| KR880000509B1 (ko) | 정출력 특성의 전자식 방전등 점등 장치 | |
| JPH05236749A (ja) | Ａｃ／ｄｃコンバータ | |
| JP3230026B2 (ja) | スイッチング電源装置 | |
| JPS5840797Y2 (ja) | Ｄｃ−ｄｃコンバ−タ | |
| JPH01274624A (ja) | 充電器 | |
| JPS60183968A (ja) | スイツチング・レギユレ−タ | |
| JPH09233817A (ja) | スイッチング電源 | |
| JPS62285674A (ja) | 電力変換装置 | |
| JPH04308466A (ja) | 電力変換装置 | |
| JP2004304884A (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |