JPH0736154B2 - データ記憶装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はコンピュータシステムにおいてデータ記憶用と
して使用されるデータ記憶装置に関し、特にマイクロプ
ログラム方式の順序制御回路によって自装置内の制御を
行う方式を採用しているデータ記憶装置に関する。

〔従来の技術〕

従来のデータ記憶装置（装置）内の制御回路は、アンド
ゲートやオアゲートやフリップフロップ等のロジック回
路素子を多様した非常に複雑なハードウェア回路で構成
されていたが、近年、制御情報をメモリ回路内に貯えて
おき、その制御情報をクロック信号に同期してレジスタ
回路に取出し、取出した制御情報と外部信号の状態とに
よってメモリ回路の次のステップの制御情報に対応する
アドレスを指定するいわゆるマイクロプログラム方式の
順序制御回路が使われるようになってきている。

このような方式の順序制御回路は、メモリの容量さえ許
されれば、非常に複雑な制御が可能であるが、一方、そ
の複雑な制御によるデータ記憶装置を実際のコンピュー
タシステムで使用した場合、当初の装置の評価過程では
表面化しなかった制御動作の不具合が生じて制御動作を
変更しなければならない事態がしばしば発生する。この
ような場合でも、マイクロプログラム方式の順序制御回
路を採用している装置は、ハードウェア回路方式の装置
のように、回路そのものの改造は不必要であり、制御情
報が書込まれている読出し専用メモリ（ROM）の内容を
更新すれば済むという長所を持っている。しかしなが
ら、ユーザーに大量に出回っている装置に対して、制御
情報の内容を更新した新しいROMを取替えることは非常
に困難であり、従って迅速な改良が難しく、また多額の
出費を必要とするという欠点がある。

〔発明が解決しようとする課題〕

本発明が解決しようとする問題点、換言すれば本発明の
目的は、上述のような従来のデータ記憶装置の有する欠
点を除去して、使用先において設計誤りによる制御動作
の不具合が発生したため、ユーザにおいて制御動作を変
更しなければならない場合でも、装置の稼働中には使用
されないメモリ内容初期設定回路中に設けてあるROMを
書換え可能型とし、上位装置との間でデータ信号および
制御信号の授受を行っているインタフェース制御回路が
上位装置から制御情報書換え命令を受けたとき、書換え
アドレスと書換えデータと書換えアドレス切替え信号と
書換え指示信号とをメモリ内容初期設定回路に送って、
メモリ内容初期設定回路中のROMの内容を書換えること
ができるようにすることによって、上位装置からメモリ
内容初期設定回路内の制御情報を迅速に変更することが
でき、しかも改造費用を節減することのできるデータ記
憶装置を提供することにある。

〔課題を解決するための手段〕

本発明によるデータ記憶装置は、電源投入信号によって
書換え可能形読出し専用メモリにあらかじめ蓄えている
制御情報を順序制御回路内のメモリ回路に順次に書込む
ためのアドレス切替え信号とロードアドレス信号とロー
ドデータ信号とを前記順序制御回路に送出するメモリ内
容初期設定回路と、前記メモリ内容初期設定回路から送
出された前記制御情報を前記メモリ内に貯えてクロック
に同期してレジスタ回路に取り出すことによって得られ
る制御情報とインタフェース制御回路から入力するイン
タフェース情報信号の状態とによって前記インタフェー
ス制御回路に対して動作の指示を行うと共に前記メモリ
回路の次のステップの制御情報のアドレスを決定するマ
イクロプログラム方式の前記順序制御回路と、上位装置
との間でデータ信号および制御信号の授受を行いかつ前
記上位装置から制御情報書換え命令を入力したときに前
記順序制御回路の制御に従って書換えアドレスと書換え
データと書換えアドレス切替え信号と書換え指示信号と
を前記メモリ内容初期設定回路に送出して前記書換え可
能形読出し専用メモリの内容を書換える前記インタフェ
ース制御回路とを備えている。

〔実施例〕

次に本発明の実施例について図面を参照して詳細に説明
する。

第１図は本発明の一実施例を示すブロック図である。

第１図において、メモリ内容初期設定回路１は、電源投
入のときに電源投入信号４がアクティブとなると、内蔵
している書換え可能形読出し専用メモリ（ROM）にあら
かじめ蓄えられている制御情報とロードデータ信号８と
してアドレス切替え信号５およびロードアドレス信号７
およびロード信号６と共に順次出力する。順序制御回路
２は、入力したアドレス切替え信号５によって、内蔵し
ているメモリ回路のアドレスをロードアドレス信号によ
って指定されるアドレスに切替え、ロード信号によって
ロードデータ信号８を制御情報として順次メモリ回路に
書込んで行く。この書込み動作が完了すると、アドレス
切替え信号５がインアクティブとなって通常の使用状態
に戻り、メモリ回路内の制御情報をクロック信号９に同
期して取り出しながらインタフェース制御回路３から入
力したインタフェース情報信号10の状態によって適宜に
インタフェース制御回路３に対して動作指示信号11を送
出してその動作を指示する。インタフェース制御回路３
は、通常は上位装置との間でインタフェースデータ信号
16およびインタフェース制御信号17によって動作の指示
やデータの授受を行っているが、動作指示の一種として
設けてある制御情報書換え命令を受けた場合には、順序
制御回路２の制御を受けながら書換えアドレス12と書換
えデータ13と書換えアドレス切替え信号14と書換え指示
信号15とをメモリ内容初期設定回路１に送ってROMの内
容を書換える。

第２図は第１図の実施例のメモリ内容初期設定回路１の
詳細を示す回路図である。

第２図において、メモリロード制御回路21は、電源投入
時に電源投入信号４が“1"となると、読出し専用メモリ
（ROM）23にあらかじめ蓄えられている制御情報を順序
制御回路２に送るため、アドレス切替え信号５をアクテ
ィブとするとともに、ロードアドレス信号７によって制
御情報を書込むアドレスを指示し、ロード信号６によっ
て書込み動作を指示する。このとき、通常は書換えアド
レス切替え信号14がインアクティブとなっているため、
ROMアドレス切換回路22は、ロードアドレス信号７をROM
アドレス24として送出しており、従ってROM23内のロー
ドアドレス信号７で指定されたアドレスの制御情報がロ
ードデータ信号８として送出される。また、インタフェ
ース制御回路３からの指示によってROM23の内容を書替
える場合は、書換えアドレス切替え信号14をアクティブ
にした後、ROM23の書換えるべきアドレスを書換えアド
レス12で指定し、書換えデータ３によって書換えるべき
制御情報を指示し、データ13によって指示し、書換え指
示信号15によって書込み動作の実行を指示する。このよ
うな書直しを可能とするため、ROM23としては、たとえ
ば電気的消去可能形ROM等を使用する。

第３図は第１図の実施例の順序制御回路２の詳細を示す
回路図である。

電源投入時には、電源投入信号４が“1"となるため、メ
モリアドレス切換回路32は、ロードアドレス信号７をそ
のままメモリアドレス信号44として出力している。この
状態でメモリ内容初期設定回路１からロード信号６を入
力すると、ロードデータ信号８によって指示された制御
情報を、メモリ回路33のロードアドレス信号７で指定さ
れたアドレス（番地）に書込む。制御情報の書込み動作
が完了すると、アドレス切替え信号５が“0"となって通
常の使用状態となる。従ってメモリ回路33に貯えられた
制御情報がメモリ出力信号45として出力され、クロック
信号９に同期してレジスタ回路34に取り込まれ、更に判
断条件信号46として指示判断回路35に入力される。指示
判断回路35は、インタフェース情報信号10の状態によっ
て制御を進めるが、このときの制御シーケンスは、イン
タフェース情報信号10の状態をレジスタ回路34からの判
断条件信号46の条件によって判断し、次のアドレス選択
信号41によって次のアドレスを決定して行くことにより
進める。すなわち、メモリアドレス選択回路31は、電源
投入時にリセットされクロック信号９でインクリメント
されるカウンタを有し、次のアドレス選択信号41が“0"
のときはそのカウンタの出力を内部メモリアドレス信号
43として出力するが、次のアドレス選択信号41が“1"と
なったときはレジスタ回路34から受けた分岐アドレスビ
ット42を内部メモリアドレス信号43として出力する。さ
らに、通常の動作中はアドレス切替え信号５が“0"とな
っており、メモリアドレス切換回路32は内部メモリアド
レス信号43をそのままメモリアドレス信号44として出力
するため、内部メモリアドレス信号43で指定された番地
に格納しているメモリ回路33の内容が次の制御情報とし
て使用される。以上の動作を続けることにより、順序制
御回路２は、インタフェース情報信号10が所望の条件に
なったことを検出しながら制御を進めて行く。

このように、電源投入時に順序制御回路２がメモリ内容
初期設定回路１のROM23の内容をメモリ回路33に移し、
通常はメモリ回路33の内容を制御情報として使用して制
御を行っているため、上位装置から制御情報書換え命令
を受けたとき、メモリ内容初期設定回路１内の制御情報
を書き直すことができる。すなわち、メモリ回路33内の
制御情報を使用しながら、それと同じ内容が入っている
ROM23内の制御情報を書き直すことは、自分で自分自身
が記憶している制御情報を書直すことであり、一旦電源
を落して再度電源を投入すれば、この書直した制御情報
によって制御を行うことができる。

〔発明の効果〕

以上詳細に説明したように、本発明のデータ記憶装置
は、順序制御回路が内蔵しているメモリ回路に記憶した
制御情報によって制御シーケンスを進行させながらメモ
リ内容初期設定回路内のROM内の制御情報を書き直すこ
とが可能であるため、一旦電源を落して再度電源を投入
するだけで書直した制御情報によって装置の動作の制御
を行うことが可能となり、設計誤り等の原因によってユ
ーザーにおいて制御動作を変更しなければならない場合
でも、物理的な改造を行うことなく容易に装置の動作の
制御を変更ができ、しかも費用も節減できるという効果
がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
第１図の実施例のメモリ内容初期設定回路の詳細を示す
回路図、第３図は第１図の実施例の順序制御回路の詳細
を示す回路図である。 １……メモリ内容初期設定回路、２……順序制御回路、
３……インタフェース制御回路、21……メモリロード制
御回路、22……ROMアドレス切換回路、23……ROM、31…
…メモリアドレス選択回路、32……メモリアドレス切換
回路、33……メモリ回路、34……レジスタ回路、35……
指示判断回路。

Claims (1)

【特許請求の範囲】
1. 【請求項１】電源投入信号によって書換え可能形読出し
   専用メモリにあらかじめ蓄えている制御情報を順序制御
   回路内のメモリ回路に順次に書込むためのアドレス切替
   え信号とロードアドレス信号とロードデータ信号とを前
   記順序制御回路に送出するメモリ内容初期設定回路と、
   前記メモリ内容初期設定回路から送出された前記制御情
   報を前記メモリ回路内に貯えてクロックに同期してレジ
   スタ回路に取り出すことによって得られる制御情報とイ
   ンタフェース制御回路から入力するインタフェース情報
   信号の状態とによって前記インタフェース制御回路に対
   して動作の指示を行うと共に前記メモリ回路の次のステ
   ップの制御情報のアドレスを決定するマイクロプログラ
   ム方式の前記順序制御回路と、上位装置との間でデータ
   信号および制御信号の授受を行いかつ前記上位装置から
   制御情報書換え命令を入力したときに前記順序制御回路
   の制御に従って書換えアドレスと書換えデータと書換え
   アドレス切替え信号と書換え指示信号とを前記メモリ内
   容初期設定回路に送出して前記書換え可能形読出し専用
   メモリの内容を書換える前記インタフェース制御回路と
   を備えることを特徴とするデータ記憶装置。