JPH0736177B2 - Ｉ／ｏコマンド出力制御方式 - Google Patents
Ｉ／ｏコマンド出力制御方式Info
- Publication number
- JPH0736177B2 JPH0736177B2 JP15742286A JP15742286A JPH0736177B2 JP H0736177 B2 JPH0736177 B2 JP H0736177B2 JP 15742286 A JP15742286 A JP 15742286A JP 15742286 A JP15742286 A JP 15742286A JP H0736177 B2 JPH0736177 B2 JP H0736177B2
- Authority
- JP
- Japan
- Prior art keywords
- command
- signal
- circuit
- command output
- timer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Information Transfer Systems (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明はI/Oコマンド出力に関し、特に読出し／書込み
回復時間を必要とするデバイスを使用するためのコマン
ド出力制御方式に関する。
回復時間を必要とするデバイスを使用するためのコマン
ド出力制御方式に関する。
（従来の技術） 従来、各デバイスにとつて必要な読出し／書込み回復時
間は、フアームウエアにより各デバイスに合せてタイミ
ングをとることによつて得ていた。
間は、フアームウエアにより各デバイスに合せてタイミ
ングをとることによつて得ていた。
（発明が解決しようとする問題点） 上述した従来のI/Oコマンド出力制御方式では、必要な
タイミング関係をフアームウエアによつて確立している
ため、CPUの性能や速度が変化すればフアームウエアも
作成し直さなければならないと云う欠点があつた。
タイミング関係をフアームウエアによつて確立している
ため、CPUの性能や速度が変化すればフアームウエアも
作成し直さなければならないと云う欠点があつた。
本発明の目的は、I/Oコマンドを検出してからタイマ回
路を起動させ、CPUから出力されるコマンドステータス
信号と上記タイマ回路にセツトされた値とに応じてI/O
コマンドの出力タイミングを決定し、上記出力タイミン
グの指示とコマンドステータス信号の値とに応じて、バ
ス信号線に対してI/Oコマンドを出力することによつて
上記欠点を除去し、異なつた種類のCPUに対してもフア
ームウエアを作成し直す必要がないように構成したI/O
コマンド出力制御方式を提供することにある。
路を起動させ、CPUから出力されるコマンドステータス
信号と上記タイマ回路にセツトされた値とに応じてI/O
コマンドの出力タイミングを決定し、上記出力タイミン
グの指示とコマンドステータス信号の値とに応じて、バ
ス信号線に対してI/Oコマンドを出力することによつて
上記欠点を除去し、異なつた種類のCPUに対してもフア
ームウエアを作成し直す必要がないように構成したI/O
コマンド出力制御方式を提供することにある。
（問題点を解決するための手段） 本発明によるI/Oコマンド出力制御方式は、タイマ制御
回路と、タイマ回路と、コマンド制御回路と、コマンド
出力回路とを具備して構成したものである。
回路と、タイマ回路と、コマンド制御回路と、コマンド
出力回路とを具備して構成したものである。
タイマ制御回路は、CPUからバス信号線に送出された複
数種類のコマンドの中からI/Oコマンドだけを検出する
ためのものである。
数種類のコマンドの中からI/Oコマンドだけを検出する
ためのものである。
タイマ回路は、タイマ制御回路よりI/Oコマンドの検出
信号を受けると、セットされた時間計数を行うためのも
のである。
信号を受けると、セットされた時間計数を行うためのも
のである。
コマンド制御回路は、CPUから送出されたコマンドステ
ータス信号がI/Oコマンド出力を示しているとき、前記
タイマ回路のタイムアウト信号を調べ、タイムアウトで
あるときは、コマンド出力許可信号を出力し、前記タイ
マ回路がセットされた時間を計測中であるときは、CPU
に対し待ち要求信号を出力し、コマンド出力不許可信号
を出力するためのものである。
ータス信号がI/Oコマンド出力を示しているとき、前記
タイマ回路のタイムアウト信号を調べ、タイムアウトで
あるときは、コマンド出力許可信号を出力し、前記タイ
マ回路がセットされた時間を計測中であるときは、CPU
に対し待ち要求信号を出力し、コマンド出力不許可信号
を出力するためのものである。
コマンド出力回路は、前記コマンドステータス信号およ
び前記コマンド制御回路からのコマンド出力許可信号，
不許可信号に基づいて前記バス信号線に前記I/Oコマン
ドを送出するためのものである。
び前記コマンド制御回路からのコマンド出力許可信号，
不許可信号に基づいて前記バス信号線に前記I/Oコマン
ドを送出するためのものである。
（実施例） 次に、本発明について図面を参照して説明する。
第１図は、本発明によるI/Oコマンド出力制御方式を実
現する一実施例を示すブロツク図である。第１図におい
て、１はタイマ回路、２はコマンド制御回路、３はタイ
マ制御回路、４はコマンド出力回路である。
現する一実施例を示すブロツク図である。第１図におい
て、１はタイマ回路、２はコマンド制御回路、３はタイ
マ制御回路、４はコマンド出力回路である。
第１図においてコマンド出力回路４は、CPUからコマン
ドステータス信号線10a上に出力されるデータ値をもと
にコマンドを出力するものである。タイマ制御回路３
は、コマンドバス信号線4aからのI/Oコマンドを検出す
るものである。タイマ回路１は、タイマ制御回路３の指
示によつて動作する。タイマ制御信号線3aは、タイマ制
御回路３からタイマ回路１へ制御情報を送るものであ
る。コマンド制御回路２は、CPUからコマンドステータ
ス信号線10aに送出されるコマンドステータス信号、お
よびタイマ回路１からタイムアウト信号線1a上に送出さ
れるタイムアウト信号よりコマンドの出力タイミングを
決定するものであり、信号線11aを介してCPUに対する待
ち要求信号が送出されるタイミングが上記過程によつて
決定されている。いつぽう、コマンド制御信号線2aを介
して、コマンド制御回路２からコマンド出力回路４へコ
マンド出力タイミングが伝えられる。
ドステータス信号線10a上に出力されるデータ値をもと
にコマンドを出力するものである。タイマ制御回路３
は、コマンドバス信号線4aからのI/Oコマンドを検出す
るものである。タイマ回路１は、タイマ制御回路３の指
示によつて動作する。タイマ制御信号線3aは、タイマ制
御回路３からタイマ回路１へ制御情報を送るものであ
る。コマンド制御回路２は、CPUからコマンドステータ
ス信号線10aに送出されるコマンドステータス信号、お
よびタイマ回路１からタイムアウト信号線1a上に送出さ
れるタイムアウト信号よりコマンドの出力タイミングを
決定するものであり、信号線11aを介してCPUに対する待
ち要求信号が送出されるタイミングが上記過程によつて
決定されている。いつぽう、コマンド制御信号線2aを介
して、コマンド制御回路２からコマンド出力回路４へコ
マンド出力タイミングが伝えられる。
第２図は、上述した第１図の動作の一例を示すタイミン
グチヤートである。
グチヤートである。
第１図および第２図において、コマンドバス信号線4a上
に送出されたI/Oコマンドの終了をタイマ制御回路３に
より検出すると、タイマ制御信号線3aを介して上記検出
結果がタイマ回路１に報告される。そこで、直ちにタイ
マ回路１はタイムアウト信号線1aに“0"を出力して時間
の測定を開始し、指定された時間になるとタイムアウト
信号線1aを“1"に戻す。CPUからコマンドステータス信
号線10aを介してI/Oコマンドが出力されると、コマンド
制御回路２は直ちにタイムアウト信号線1aの状態を調べ
にゆく。このとき、タイムアウト信号線1aの状態が“1"
ならば、即刻、コマンド制御信号線2aを介してコマンド
出力回路４に対してコマンド出力許可をとる。また、タ
イムアウト信号線1aの状態が“0"であるならば、コマン
ド制御回路２は直ちに待ち要求信号線11aを介し、CPUに
対し待ち要求を送出し、信号線2aを介してコマンド出力
回路４に対してコマンド出力の不許可信号を送出する。
その後、タイムアウト信号線1aの状態が“1"になつた時
点で、コマンド制御回路２によりCPUに対して出力され
た待ち要求を解除し、信号線2aを介してコマンド出力回
路４に対しコマンド出力の許可信号を送出する。コマン
ド制御信号線2aよりコマンド出力許可を受けると、コマ
ンド出力回路４はコマンドステータス信号線10aの値に
応じてコマンドバス信号線4aにコマンドを送出する。
に送出されたI/Oコマンドの終了をタイマ制御回路３に
より検出すると、タイマ制御信号線3aを介して上記検出
結果がタイマ回路１に報告される。そこで、直ちにタイ
マ回路１はタイムアウト信号線1aに“0"を出力して時間
の測定を開始し、指定された時間になるとタイムアウト
信号線1aを“1"に戻す。CPUからコマンドステータス信
号線10aを介してI/Oコマンドが出力されると、コマンド
制御回路２は直ちにタイムアウト信号線1aの状態を調べ
にゆく。このとき、タイムアウト信号線1aの状態が“1"
ならば、即刻、コマンド制御信号線2aを介してコマンド
出力回路４に対してコマンド出力許可をとる。また、タ
イムアウト信号線1aの状態が“0"であるならば、コマン
ド制御回路２は直ちに待ち要求信号線11aを介し、CPUに
対し待ち要求を送出し、信号線2aを介してコマンド出力
回路４に対してコマンド出力の不許可信号を送出する。
その後、タイムアウト信号線1aの状態が“1"になつた時
点で、コマンド制御回路２によりCPUに対して出力され
た待ち要求を解除し、信号線2aを介してコマンド出力回
路４に対しコマンド出力の許可信号を送出する。コマン
ド制御信号線2aよりコマンド出力許可を受けると、コマ
ンド出力回路４はコマンドステータス信号線10aの値に
応じてコマンドバス信号線4aにコマンドを送出する。
（発明の効果） 本発明は以上説明したように、I/Oコマンドを検出して
からタイマ回路を起動させ、CPUから出力されるコマン
ドステータス信号と上記タイマ回路にセツトされた値と
によりI/Oコマンドの出力タイミングを決定し、上記出
力タイミングの指示とコマンドステータス信号の値とに
応じてバス信号線に対してI/Oコマンドを出力すること
によつて、CPUの性能や速度が変化してもフアームウエ
アを変える必要がなくなるため、経済性や信頼性が向上
できると云う効果がある。
からタイマ回路を起動させ、CPUから出力されるコマン
ドステータス信号と上記タイマ回路にセツトされた値と
によりI/Oコマンドの出力タイミングを決定し、上記出
力タイミングの指示とコマンドステータス信号の値とに
応じてバス信号線に対してI/Oコマンドを出力すること
によつて、CPUの性能や速度が変化してもフアームウエ
アを変える必要がなくなるため、経済性や信頼性が向上
できると云う効果がある。
第１図は、本発明によるI/Oコマンド出力制御方式を実
現する一実施例を示すブロツク図である。 第２図は、第１図に示す装置の動作例を示すタイミング
チヤートである。 １…タイマ回路、２…コマンド制御回路 ３…タイマ制御回路 ４…コマンド出力回路 1a,2a,3a,4a,10a,11a…信号線
現する一実施例を示すブロツク図である。 第２図は、第１図に示す装置の動作例を示すタイミング
チヤートである。 １…タイマ回路、２…コマンド制御回路 ３…タイマ制御回路 ４…コマンド出力回路 1a,2a,3a,4a,10a,11a…信号線
Claims (1)
- 【請求項１】CPUからバス信号線に送出された複数種類
のコマンドの中からI/Oコマンドだけを検出するタイマ
制御回路と、 前記タイマ制御回路よりI/Oコマンドの検出信号を受け
ると、セットされた時間計数を行うタイマ回路と、 CPUから送出されたコマンドステータス信号がI/Oコマン
ド出力を示しているとき、前記タイマ回路のタイムアウ
ト信号を調べタイムアウトであるときは、コマンド出力
許可信号を出力し、前記タイマ回路がセットされた時間
を計測中であるときは、CPUに対し待ち要求信号を出力
し、コマンド出力不許可信号を出力するコマンド制御回
路と、 前記コマンドステータス信号および前記コマンド制御回
路からのコマンド出力許可信号，不許可信号に基づいて
前記バス信号線に前記I/Oコマンドを送出するコマンド
出力回路とを備えたことを特徴とするI/Oコマンド出力
制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15742286A JPH0736177B2 (ja) | 1986-07-04 | 1986-07-04 | Ｉ／ｏコマンド出力制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15742286A JPH0736177B2 (ja) | 1986-07-04 | 1986-07-04 | Ｉ／ｏコマンド出力制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6314266A JPS6314266A (ja) | 1988-01-21 |
| JPH0736177B2 true JPH0736177B2 (ja) | 1995-04-19 |
Family
ID=15649288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15742286A Expired - Lifetime JPH0736177B2 (ja) | 1986-07-04 | 1986-07-04 | Ｉ／ｏコマンド出力制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0736177B2 (ja) |
-
1986
- 1986-07-04 JP JP15742286A patent/JPH0736177B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| Ｍ６８０００ファミリ１６／３２ビットデータブック初版（昭５８−６），日本モトローラ株式会社Ｐ．２５４−２５５ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6314266A (ja) | 1988-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6339069A (ja) | デイジタル入出力制御装置の定周期割込み通知方法 | |
| JPS6314266A (ja) | Ｉ／ｏコマンド出力制御方式 | |
| JPH0358217B2 (ja) | ||
| JP2945123B2 (ja) | 通信システム | |
| JP2560411B2 (ja) | 磁気テ−プ処理装置の制御方法 | |
| JPH0126218B2 (ja) | ||
| JPS58115561A (ja) | メモリダンプ方式 | |
| JPS6316358A (ja) | Ｉ／ｏコマンド出力制御方式 | |
| JPH04139604A (ja) | 磁気テープ処理装置の制御方式 | |
| JPS6049465A (ja) | マイクロコンピユ−タ間のデ−タ転送方法 | |
| JPS61156955A (ja) | 非同期デ−タ転送方式 | |
| JPH076713U (ja) | 検出器のチャタリング防止装置 | |
| JPH05128045A (ja) | Ｓｃｓｉイニシエータ装置 | |
| JPH02288744A (ja) | 送信データ出力制御回路 | |
| JPH0595386A (ja) | アラームインターフエース回路 | |
| JPH0682348B2 (ja) | 入出力制御方式 | |
| JPH02247762A (ja) | Ｉ／ｏコマンド出力制御方式 | |
| JPS5951641A (ja) | マイクロコンピユ−タ間のデ−タ伝送方法 | |
| JPS62182960A (ja) | 入出力制御装置の接続検知装置 | |
| JPS61284148A (ja) | 無手順端末の速度検出方法 | |
| JPH0479022B2 (ja) | ||
| JPH05120076A (ja) | エラー検出方法 | |
| JPH1196019A (ja) | 割り込み制御方法 | |
| JP2000309117A (ja) | レーザビームプリンタ | |
| JPH08305659A (ja) | アクセスタイムが特殊な素子とのインタフェース装置及び方法 |