JPH0736407A - マトリクス表示装置の駆動回路 - Google Patents

Abstract

(57)【要約】 【目的】映像信号に同期した低速のクロック信号を受信
して、駆動回路側で画素クロック信号を再生することに
より、マトリクス表示装置の表示品質を向上させるこ
と。 【構成】マトリクス表示装置の駆動回路において、画素
クロック信号より低速なクロック信号で位相同期化する
周波数てい倍回路を設けて画素クロック信号を再生す
る。 【効果】安定な画素クロック信号が得られるので、駆動
回路の動作が安定し、マトリクス表示装置の表示品質が
向上する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マトリクス表示装置の
駆動回路に係り、特に、映像信号とこれに同期した低速
のクロック信号を受信してなるマトリクス表示装置の駆
動回路に関する。

【０００２】

【従来の技術】計算機などの制御装置の表示装置とし
て、従来からＣＲＴ(Cathode Ray Tube,陰極線管）ディ
スプレイが用いられている。このＣＲＴディスプレイを
マトリクス表示装置に置き換える場合には、従来からの
映像信号，水平，垂直同期信号のほかに、これらに同期
した画素クロック信号が必要になる。

【０００３】図２は、制御装置１からの信号を受信し
て、駆動回路２を介して、マトリクス表示装置３に画像
を表示する場合の従来例構成図である。図２において、
水平及び垂直同期信号は映像信号Ｖの中に複合されてお
り、駆動回路２の同期分離回路４で水平及び垂直同期信
号（Ｈｓ，Ｖｓ）に分離する。さらに、水平同期信号Ｈ
ｓを、例えばＰＬＬ(Phase Locked Loop，位相同期ルー
プ）回路に入力し、画素クロック信号ＤＣＬＫ′を生成
する（第１の従来例）。

【０００４】ＰＬＬ回路などの画像クロック信号再生回
路が内蔵されていない場合は、同図破線で示すように、
画素クロック信号ＤＣＬＫを制御装置１の画素クロック
発生回路７から直接受信する（第２の従来例）。

【０００５】信号処理回路６は、上記した映像信号Ｖ及
びタイミング信号Ｈｓ，Ｖｓ，DCLKから表示デバイスに
適合した映像信号Ｖｍ及び制御信号Ｓｍに変換するもの
で、この信号により、表示を達成する。

【０００６】図３は、映像信号Ｖ，水平同期信号Ｈｓ及
び画素クロック信号ＤＣＬＫのタイミング図である。マ
トリクス表示装置に画像表示を行う場合は、１水平走査
期間（１Ｈ）に少なくとも表示装置の水平画素数の画素
クロック数が必要である。この画素クロック信号の周波
数は、表示規模の増大にしたがって増加する。例えば、
表示ドット数が１０００×１０００ドットの場合、画素
クロック信号周波数は、約１００ＭＨｚに達する。

【０００７】

【発明が解決しようとする課題】上記従来の技術では、
特に、表示規模が大きい場合の画素クロック信号に対す
る配慮がされていない。すなわち、上記第１の従来例で
は、水平走査期間１Ｈの間で位相同期をとっているた
め、この間で画素クロック信号の周期に変動が発生する
可能性がある。例えば、図３に示した映像信号の場合を
例にとると、正常時には画面の明るさが水平方向に直線
的に変化すべきところが、同図破線で示した明るさに表
示される可能性がある。

【０００８】また、上記第２の従来例では、画素クロッ
ク信号ＤＣＬＫが高周波であるため、信号伝送の減衰や
ノイズの影響などで駆動回路２に誤動作が生じ受けやす
くなり、表示画像に乱れが生じやすくなる。特に、制御
装置１と駆動回路２の距離が離れている場合に不都合が
生じる。

【０００９】本発明は、このような事情に鑑みてなされ
たものであり、制御装置から低速なクロックを受信し
て、これを駆動内部の回路で再び変換して、安定な画素
クロック信号ＤＣＬＫを生成することにより、良好な表
示が得られるマトリクス表示装置用の駆動回路を提供す
るものである。

【００１０】

【課題を解決するための手段】本発明は、映像信号に同
期した画素クロック信号ＤＣＬＫを同期して分周した信
号を制御装置より受信し、これを駆動回路で再び画素ク
ロック信号ＤＣＬＫに変換することを特徴としたマトリ
クス表示装置の駆動回路である。

【００１１】

【作用】制御装置からは複合映像信号と、画素クロック
信号に同期した分周信号を送信する。駆動回路側では、
この分周信号に同期して動作するＰＬＬ回路を備えてお
り、これにより画素クロック信号ＤＣＬＫを生成する。
このため、制御装置と駆動回路間の信号の減衰およびノ
イズが低減される。さらに、水平走査期間(１Ｈ)で複数
回同期化が行われるので、画素クロック信号周期の変動
が緩和される。従って、マトリクス表示装置に、安定な
クロックが供給されるので良好な表示が得られる。

【００１２】

【実施例】以下、本発明の実施例を図１及び図４を用い
て説明する。

【００１３】図１に本発明の実施例回路構成図、図４に
そのタイミング説明図を示す。なお、図１及び図４にお
いて、図２及び図３と同じ参照符号は、両者とも同一の
構成要素を示すものとする。

【００１４】図１において、１は制御装置でこの中に映
像信号発生源（図示せず），画素クロック信号ＤＣＬＫ
発生回路７及びその分周回路８が組み込まれている。分
周回路８の出力信号の周期は、少なくとも水平走査周期
１Ｈより短い周期に設定される。

【００１５】図４は、分周比を８にとった場合の画素ク
ロック信号ＤＣＬＫと、分周回路出力１／８ＤＣＬＫの
タイミング図である。この分周比は、制御装置１と駆動
回路２との距離などを考慮に入れ、信号の減衰や外来ノ
イズなどにより誤動作を起こさない程度の比にとる。な
お、図において、画素クロック信号ＤＣＬＫの１周期
は、映像信号の１画素に相当する。

【００１６】一方、駆動回路２は、上記した映像信号Ｖ
及び分周信号１／８ＤＣＬＫを受信して、前者は同期分
離回路４で同期分離し、後者はＰＬＬ回路５を介して画
素クロック信号ＤＣＬＫを再生する。ＰＬＬ回路５は、
本実施例ではその出力が入力信号の周波数に対して８倍
の周波数になるように設計される。したがって、図４の
(ａ′)の経路でＰＬＬ回路は動作し、これにより画素ク
ロック信号ＤＣＬＫ′が生成される。すなわち、この信
号ＤＣＬＫ′は、分周信号１／８ＤＣＬＫの周期（８画
素単位）で同期化されるので、水平走査期間でみると周
期変動の少ない安定なクロックとなる。

【００１７】信号処理回路６は、以上の信号を元にして
信号処理を行い、マトリクス表示装置に適した映像信号
Ｖｍ及び制御信号Ｓｍに変換する。これらの信号は、表
示デバイスにより信号形態が異なり、また、本発明の本
質ではないので省略する。

【００１８】

【発明の効果】本発明によれば、安定な画素クロック信
号が得られるので、駆動回路の動作が安定し、したがっ
てマトリクス表示装置の表示品質が向上する。

【図面の簡単な説明】

【図１】本発明の実施例回路構成図である。

【図２】従来の回路構成図である。

【図３】１水平走査周期のタイミング説明図である。

【図４】タイミング詳細説明図である。

【符号の説明】

３…マトリクス表示装置、５…ＰＬＬ回路、１／８ＤＣ
ＬＫ…分周出力信号、ＤＣＬＫ…画素クロック信号。

Claims (3)

【特許請求の範囲】
1. 【請求項１】画素クロック信号を基準信号にした映像信
   号と、該映像信号に同期したクロックを受信して、マト
   リクス表示装置の駆動に適した画像信号及び制御信号に
   変換する駆動回路において、前記クロック信号は、水平
   走査信号の周期より短い周期を有し、前記画素クロック
   信号に同期して分周した信号（分周比：ａ）であること
   を特徴としたマトリクス表示装置の駆動回路。
2. 【請求項２】請求項１において、前記クロック信号を入
   力として、分周比（ａ）倍して画素クロック信号を再生
   する回路を備えたことを特徴としたマトリクス表示装置
   の駆動回路。
3. 【請求項３】請求項２において、画素クロック信号を再
   生する回路は、位相同期（フェーズロックトループ）回
   路であることを特徴としたマトリクス表示装置の駆動回
   路。