JPH0736433B2 - 半導体集積回路のリードフレーム - Google Patents

半導体集積回路のリードフレーム

Info

Publication number
JPH0736433B2
JPH0736433B2 JP62294287A JP29428787A JPH0736433B2 JP H0736433 B2 JPH0736433 B2 JP H0736433B2 JP 62294287 A JP62294287 A JP 62294287A JP 29428787 A JP29428787 A JP 29428787A JP H0736433 B2 JPH0736433 B2 JP H0736433B2
Authority
JP
Japan
Prior art keywords
paddle
lead frame
integrated circuit
semiconductor integrated
support arm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62294287A
Other languages
English (en)
Other versions
JPS63232359A (ja
Inventor
ウィリアム モイヤー ハロルド
ロイス マッケオエン ジェームス
Original Assignee
アメリカン テレフォン アンド テレグラフ カムパニー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アメリカン テレフォン アンド テレグラフ カムパニー filed Critical アメリカン テレフォン アンド テレグラフ カムパニー
Publication of JPS63232359A publication Critical patent/JPS63232359A/ja
Publication of JPH0736433B2 publication Critical patent/JPH0736433B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H10W70/433—Shapes or dispositions of deformation-absorbing parts, e.g. leads having meandering shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Die Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 （発明の背景） ［発明の属する技術分野］ 本発明は半導体集積回路のパッケージに関する。
［従来技術の説明］ 半導体集積回路製作の一つの基本部分は、集積回路チッ
プが電気的に接続され、物理的に安全な方法でマウント
されるようにそれをパッケージ内に配置することであ
る。
典型的な集積回路パッケージの側面図を第１図に示す。
半導体チップ１は、エポキシ材料５でパドル３にマウン
トされている。パドル３は、リードフレームの一部であ
り、このリードフレームには、複数のフィンガー７と、
パドル３を支持するパドル支持アーム９とがある。フィ
ンガー７は外部マウンティングフレーム13に接続され
る。チップ１とフィンガー７との間には電気的な接続導
体15がある。パドル支持アーム９が変形されているた
め、パドル３は、マウンティングフレーム13とフィンガ
ー７より低い位置に配置されている。パッケージは、パ
ドル３とフィンガー７と同一の平面にあるリードフレー
ムを用いて組立られるが、パドル３が押し下げられたリ
ードフレームを用いて、則ち、外部マウンティングフレ
ーム13とフィンガー７に対してパドル３を低下させたリ
ードフレームを用いてパッケージを組立てることがしば
しば望まれる。その理由は、この構造が、電気的な接触
用のワイヤとチップ間の端部短絡（edge shorts）の数
を低減することがわかっているからである。
上記のように構成された従来例が、特開昭56-48163号明
細書の第１図に開示されている。同明細書によれば、タ
ブ11（本願発明のパドルに相当）をリードフレームから
押し下げる際、応力を吸収するために、平面的に蛇行し
た折曲部14を形成することにより、リードフレームの寸
法及び形状が不安定になることを防止している。ところ
が、この発明では、この「平面的に蛇行した折曲部14
は、相当のスペースを要し、半導体装置の小形化の要求
には対応できない」として、「タブの連結片の折曲部を
せんだん加工による階段状に形成した点にある（第２
図）。」 本発明者は、従来の折曲部14は、リードフレームと同一
面状に形成されている為（同第２図）、言い替えると、
実際に押し下げられる連結片13の部分には形成されてい
ない為、十分に応力を吸収する機能を果たしていないこ
とを発見した。
（発明の目的） 本発明の目的は、外部マウンティングフレーム13とフィ
ンガー７に対してパドル３を低下させた際、従来技術と
して開示された構成よりも更に、リードフレームの寸法
及び形状が不安定になることを防止することである。
（発明の概要） 本発明のリードフレームは、パドル３が外部マウンティ
ングフレーム13に対して押し下げられた位置にあるよう
に形成される。この際、前記パドル支持アーム９は、変
型吸収部材11を、外部マウンティングフレーム13に対し
押し下げた位置（即ち、実際に押し曲げられる、外部マ
ウンティングフレーム（13）とパドル支持アーム（９）
との間の傾斜部分20近傍）に有することを特徴とする。
（作用） 上記のように、構成することにより、パドル３を外部マ
ウンティングフレーム13に対して押し下げるために、外
部マウンティングフレーム13とパドル支持アーム９との
境界部（則ち、変型吸収部材11が存在する部分）近傍で
押し曲げる。この為、パドル支持アーム９は、全体的に
変形するが、特に、変型吸収部材11が大きく変形する。
この変型吸収部材11は、パドル支持アーム９の他の部分
が単なる一本の棒状部材であるのに対して、変形に対し
余裕のある構成をしているため、変形を吸収しやすい、
即ち、変形が局在化しやすい。この為アーム９が電気的
な接続に使用されるならば、望ましい電気的特性も維持
する。
（実施例の説明） 第２図は第１図に示された本発明のリードフレームの平
面図である。これは外部マウンティングフレーム13と、
パドル３と、複数のフィンガー７と、パドルから伸びて
いる複数のパドル支持アーム９とを含むリードフレーム
である。各パドル支持アーム９は、傾斜部分20に、変型
吸収部材11を有する。この実施例において、変型吸収部
材11は環状部材、即ち、パドル支持アーム９の主軸に対
して直交方向に広げられた寸法をもつ部分を含む。環状
部材は円形で図示されているが、別の形状、例えば、長
円形状も用いられる。
形成工程の際、即ちパドル３が外部マウンティングフレ
ーム13に対して、それらの境界部（パドル３が外部マウ
ンティングフレーム13から突出する位置）近傍で押し下
げられる際に、変型吸収部材11は運動軸と直交する方向
に縮まる。しかし、変型吸収部材11の寸法及び形状によ
り、望ましい電気的及び物理的な特性は形成工程の後も
維持される。これはパドル支持アーム13がネックドダウ
ン（necked down）領域を形成しないためである。従っ
て変型吸収部材11はパドル支持アーム13に沿った軸方向
の運動を補償する。パッケージするための後続のステッ
プは当業者によく知られているため詳細には記述しな
い。
本発明の２つの実施例が第３図と第４図に示される。第
３図において変型吸収部材はＳ字型屈曲部を含み、第４
図においてしわ状部分を含む。第５図は第４図のＡ−
Ａ′線に沿ったしわ状部分を示す。
（発明の効果） 以上述べた如く、本発明のパドル支持アーム９は、変型
吸収部材11を実際に押し曲げられる位置（傾斜部分20）
に形成しているため、この部材11の部分で変形を吸収す
ることができる。
【図面の簡単な説明】
第１図は本発明の適用される半導体パッケージの側面
図、 第２図は本発明の一実施例の平面図、 第３、４図は本発明の他の実施例を示す図、 第５図は第４図に示された実施例の線Ａ−Ａ′に沿った
断面図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジェームス ロイス マッケオエン アメリカ合衆国，07733 ニュージャージ ィ，ホルムデル パークウエイ プレイス 11 (56)参考文献 特開 昭56−48163（ＪＰ，Ａ) 特開 昭57−118658（ＪＰ，Ａ) 特開 昭53−105175（ＪＰ，Ａ) 特開 昭54−136179（ＪＰ，Ａ)

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】半導体集積回路チップ（１）を搭載するパ
    ドル（３）と、 外部マウンティングフレーム（13）と、 前記パドル（３）を前記外部マウンティングフレーム
    （13）の位置に対し押し下げた位置に支持するパドル支
    持アーム（９）と、 外部マウンティングフレームから伸びる複数のフィンガ
    ー（７）と、 からなる半導体集積回路のリードフレームにおいて、 前記パドル支持アーム（９）は、Ｓ字型屈曲部材、環状
    部材、しわ状部材のいずれかからなる変型吸収部材（1
    1）を、外部マウンティングフレーム（13）とパドル支
    持アーム（９）との間の傾斜部分（20）を有する ことを特徴とする半導体集積回路のリードフレーム。
JP62294287A 1986-11-24 1987-11-24 半導体集積回路のリードフレーム Expired - Lifetime JPH0736433B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/934,062 US4803540A (en) 1986-11-24 1986-11-24 Semiconductor integrated circuit packages
US934062 1986-11-24

Publications (2)

Publication Number Publication Date
JPS63232359A JPS63232359A (ja) 1988-09-28
JPH0736433B2 true JPH0736433B2 (ja) 1995-04-19

Family

ID=25464905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62294287A Expired - Lifetime JPH0736433B2 (ja) 1986-11-24 1987-11-24 半導体集積回路のリードフレーム

Country Status (4)

Country Link
US (1) US4803540A (ja)
EP (1) EP0269336A3 (ja)
JP (1) JPH0736433B2 (ja)
CA (1) CA1277436C (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4987475A (en) * 1988-02-29 1991-01-22 Digital Equipment Corporation Alignment of leads for ceramic integrated circuit packages
JP2522524B2 (ja) * 1988-08-06 1996-08-07 株式会社東芝 半導体装置の製造方法
US5233220A (en) * 1989-06-30 1993-08-03 Texas Instruments Incorporated Balanced capacitance lead frame for integrated circuits and integrated circuit device with separate conductive layer
US5432127A (en) * 1989-06-30 1995-07-11 Texas Instruments Incorporated Method for making a balanced capacitance lead frame for integrated circuits having a power bus and dummy leads
US5289032A (en) * 1991-08-16 1994-02-22 Motorola, Inc. Tape automated bonding(tab)semiconductor device and method for making the same
NL195026C (nl) * 1992-04-22 2003-06-18 Yamaha Corporation Werkwijze voor het bewerken van een raam van elektrische geleiders voor een halfgeleiderelement.
US5541447A (en) * 1992-04-22 1996-07-30 Yamaha Corporation Lead frame
US5355018A (en) * 1992-06-26 1994-10-11 Fierkens Richard H J Stress-free semiconductor leadframe
US5477611A (en) * 1993-09-20 1995-12-26 Tessera, Inc. Method of forming interface between die and chip carrier
US5578871A (en) * 1994-10-18 1996-11-26 Fierkens; Richard H. J. Integrated circuit package and method of making the same
SE9403575L (sv) 1994-10-19 1996-04-20 Ericsson Telefon Ab L M Benram för kapslad optokomponent
US5545921A (en) * 1994-11-04 1996-08-13 International Business Machines, Corporation Personalized area leadframe coining or half etching for reduced mechanical stress at device edge
JP3426804B2 (ja) * 1995-09-20 2003-07-14 三菱電機株式会社 半導体装置用リードフレームおよび半導体装置
US6072230A (en) * 1997-09-09 2000-06-06 Texas Instruments Incorporated Exposed leadframe for semiconductor packages and bend forming method of fabrication
US6303985B1 (en) * 1998-11-12 2001-10-16 Micron Technology, Inc. Semiconductor lead frame and package with stiffened mounting paddle
US6208020B1 (en) * 1999-02-24 2001-03-27 Matsushita Electronics Corporation Leadframe for use in manufacturing a resin-molded semiconductor device
JP2001024132A (ja) * 1999-06-30 2001-01-26 Texas Instr Inc <Ti> 半導体デバイス用変形吸収形リードフレーム
JP3696820B2 (ja) * 2001-10-10 2005-09-21 新光電気工業株式会社 リードフレーム及びその製造方法
US7064420B2 (en) * 2002-09-30 2006-06-20 St Assembly Test Services Ltd. Integrated circuit leadframe with ground plane
WO2007018473A1 (en) * 2005-08-05 2007-02-15 Infineon Technologies Ag Leadframe and semiconductor package
US8089166B2 (en) * 2006-12-30 2012-01-03 Stats Chippac Ltd. Integrated circuit package with top pad
US8810023B2 (en) * 2012-07-06 2014-08-19 Texas Instruments Incorporated Cantilever packages for sensor MEMS (micro-electro-mechanical system)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5212573A (en) * 1975-07-21 1977-01-31 Hitachi Ltd Reed frame
JPS53105175A (en) * 1977-02-25 1978-09-13 Hitachi Ltd Lead frame for resin sealing semiconductor device
JPS54136179A (en) * 1978-04-13 1979-10-23 Nec Corp Semiconductor device
JPS5521128A (en) * 1978-08-02 1980-02-15 Hitachi Ltd Lead frame used for semiconductor device and its assembling
US4289922A (en) * 1979-09-04 1981-09-15 Plessey Incorporated Integrated circuit package and lead frame
JPS5648163A (en) * 1979-09-28 1981-05-01 Hitachi Ltd Lead frame
JPS5766655A (en) * 1980-10-09 1982-04-22 Mitsubishi Electric Corp Lead frame for semiconductor device
FR2495836A1 (fr) * 1980-12-05 1982-06-11 Cii Honeywell Bull Machine automatique de cambrage des pattes de connexion de plaquettes de circuits integres
US4477827A (en) * 1981-02-02 1984-10-16 Northern Telecom Limited Lead frame for leaded semiconductor chip carriers
JPS57118658A (en) * 1981-12-07 1982-07-23 Hitachi Ltd Lead frame
DD240984A1 (de) * 1985-09-16 1986-11-19 Erfurt Mikroelektronik Traegerstreifenanordnung fuer halbleiterbauelemente

Also Published As

Publication number Publication date
CA1277436C (en) 1990-12-04
EP0269336A2 (en) 1988-06-01
US4803540A (en) 1989-02-07
JPS63232359A (ja) 1988-09-28
EP0269336A3 (en) 1989-12-13

Similar Documents

Publication Publication Date Title
JPH0736433B2 (ja) 半導体集積回路のリードフレーム
US5834691A (en) Lead frame, its use in the fabrication of resin-encapsulated semiconductor device
US4684975A (en) Molded semiconductor package having improved heat dissipation
US6803258B2 (en) Semiconductor device
JPS634950B2 (ja)
WO1991002378A1 (en) Leadframe system with multi-tier leads
US20110049686A1 (en) Semiconductor package and method of manufacturing the same
KR100444242B1 (ko) 집적 회로를 위한 평탄화된 플라스틱 패키지 모듈
US20080179723A1 (en) Semiconductor device including a plural chips with protruding edges laminated on a die pad section that has a through section
JP2001345412A (ja) 半導体装置および半導体装置の製造方法
KR100338225B1 (ko) 반도체장치
JP2890621B2 (ja) 混成集積回路装置
JP3034517B1 (ja) 半導体装置およびその製造方法
JP2998726B2 (ja) 半導体装置及びその製造方法
CN218351460U (zh) 芯片封装框架及芯片组件
USRE34269E (en) Semiconductor integrated circuit packages
US5986332A (en) Integrated circuit leadframe incorporating overhanging leads
JPS59129451A (ja) リ−ドフレ−ム
KR100739440B1 (ko) 베이스 필름을 구비한 반도체 칩 패키지
JP3626831B2 (ja) リードフレーム
JPH01286343A (ja) 樹脂封止型半導体装置
JP2004312053A (ja) 半導体装置
JPS58112356A (ja) リ−ドフレ−ム
JPH05283592A (ja) 半導体リードフレーム
JPS61148853A (ja) 半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080419

Year of fee payment: 13