JPS634950B2 - - Google Patents

Info

Publication number
JPS634950B2
JPS634950B2 JP57052061A JP5206182A JPS634950B2 JP S634950 B2 JPS634950 B2 JP S634950B2 JP 57052061 A JP57052061 A JP 57052061A JP 5206182 A JP5206182 A JP 5206182A JP S634950 B2 JPS634950 B2 JP S634950B2
Authority
JP
Japan
Prior art keywords
resin
external
package
lead
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57052061A
Other languages
English (en)
Other versions
JPS58169948A (ja
Inventor
Akihiro Kubota
Tsuyoshi Aoki
Michio Ono
Rikio Sugiura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57052061A priority Critical patent/JPS58169948A/ja
Priority to EP83301667A priority patent/EP0090608B1/en
Priority to DE8383301667T priority patent/DE3377553D1/de
Priority to IE718/83A priority patent/IE54671B1/en
Publication of JPS58169948A publication Critical patent/JPS58169948A/ja
Priority to US06/833,535 priority patent/US4698660A/en
Publication of JPS634950B2 publication Critical patent/JPS634950B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H10W70/424—Cross-sectional shapes
    • H10W70/427—Bent parts
    • H10W70/429—Bent parts being the outer leads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 発明の技術分野 本発明は樹脂封止型の半導体装置で、特にリー
デツド・チツプ・キヤリアー・パツケージ
（Leaded Chip Carrier Package）の構造の改良
に関するものである。
技術の背景 樹脂封止型の半導体装置は、一体に形成された
リードフレームのチツプ搭載部に回路素子である
チツプを搭載し、チツプと内部リードとをワイヤ
ーで接続した後、チツプとワイヤーと内部リード
を樹脂封止することにより形成される。このタイ
プのパツケージはセラミツクタイプに比べて低価
格で製造できる点で優れている。
近年においてパツケージの小型化に伴い種々の
チツプキヤリアが提案されている。セラミツクタ
イプのものは外部リードのないリードレスチツプ
キヤリアと称され、樹脂封止タイプのものは外部
リードを短くしたリーデツド・キツプ・キヤリア
と称され、いずれもパツケージ自体小型化し、プ
リント板等への実装を従来のDIPタイプの如きプ
リント板等の孔への外部リードの挿入ではなく単
なるはんだ付けだけで行なつている。
従来技術と問題点 樹脂封止タイプのパツケージの場合、製造工程
の簡単化等の制約から必ずリードフレームを使用
する必要がある。そしてチツプ・キヤリアでは外
部リードを短くし、プリント板等への実装をはん
だ付けにより行なつている。そのため外部リード
の変形に伴い隣り合う外部リード間でシヨートし
たり、実装時のマザーボードとパツケージ主面と
の間に必要な所定の距離であるスタンド・オフが
得られなくなる等の問題点がある。
発明の目的 本発明の目的は、隣り合う外部リード間の短絡
を防止したチツプ・キヤリア・タイプの半導体装
置の提供にある。
本発明の他の目的は、実装時のスタンド・オフ
が確実に得られる構造にしたチツプ・キヤリア・
タイプの半導体装置の提供にある。
本発明の他の目的は、外部リードの折り曲げ工
程を容易になし得る構造にしたチツプ・キヤリ
ア・タイプの半導体装置の提供にある。
本発明の他の目的は、樹脂の熱膨脹に伴うスト
レスによるパツケージの変形を防止した構造のチ
ツプ・キヤリア・タイプの半導体装置の提供にあ
る。
発明の構成 本発明の樹脂封止型半導体装置は、リードフレ
ーム上に搭載した回路素子が樹脂封止されてなる
パツケージにおいて、 該パツケージの主面と側面とで形成される角部
にそれぞれの外部リードに対応して所定の間隔で
複数の窪部が設けられ、 該外部リードが折り曲げられて、該外部リード
の先端部が該窪部内に位置し且つ該外部リードの
中間部が該パツケージの主面上の所定距離に位置
するよう形成されてなることを特徴とする。
発明の実施例 本発明の一実施例であるリーデツド・チツプ・
キヤリアー・タイプの樹脂封止型半導体装置を図
面に従つて以下に説明する。
第１図は本実施例の側面図、第２図は同断面
図、第３図は同平面図で、各図を通して同一部分
には同一符号を付した。
本実施例のパツケージは、リードフレーム２の
チツプ搭載部に回路素子であるチツプ１を固着
し、チツプ１と内部リード３との間をワイヤー４
で接続し、チツプ１とワイヤー４とリードフレー
ム２，３を樹脂５により封止している。そしてパ
ツケージの主面８と側面９とで形成される角部に
は窪部７が設けられている。この窪部７はそれぞ
れの外部リード６に対応して所定の間隔で設けら
れている。さらに外部リード６は折り曲げられ、
その先端部６ｂは窪部７内に位置し、その中間部
６ａは主面８の上の所定距離SOに位置するよう
形成されている。
本実施例では、外部リード６の先端部６ｂがそ
れぞれ別々に設けられた窪部７の中ひ位置してい
るので、外部リード６が横方向に変形して、隣り
の外部リード６と接触し短絡し合うことがない。
また外部リード６の先端部６ｂが主面８に対し
垂直に又は斜めに（後述）設けられているので、
中間部６ａにおいてプリント板等のマザーボード
にはんだ付された際、パツケージ上方からの圧力
により外部リードが変形して所定のスタンド・オ
フSOがなくなることはない。スタンド・オフSO
は実装時のパツケージ主面８とマザーボード（図
示せず）間の隙間の距離であり、半導体装置の放
熱効果の点で重要である。本実施例の如き先端部
６ｂが設けられていない構造では、中間部６ａが
主面８側に変形し所定のスタンド・オフSOが得
られなくなる。一方本実施例では、中間部６ａが
主面８側に変形しようとしても、長さＨを有する
先端部６ｂが窪部７の壁に当接し突支棒的に働く
ため、変形することはない。
さらに本実施例では、先端部６ｂの先と窪部７
の壁との間にわずかながら隙間Ｇを有し、且つ主
面８と中間部６ａとの間にも隙間SOを有し外部
リード６全体がその付け根を中心に可動状態にな
つている。従つて中間部６ａにてマザーボードに
実装した後、例えばマザーボードの熱膨脹、熱収
縮及びパツケージの樹脂５の熱膨脹、熱収縮等に
よるストレスが生じても、外部リード６の弾性的
機能により該ストレスを吸収するので、種々の外
的温度変化に耐えることができる。
一般にリード付のチツプ・キヤリア・パツケー
ジでは、第２図に示すように、樹脂部５は内部リ
ードの上側の樹脂と下側の樹脂に分けられ、上側
の厚さh1と下側の厚さh2の関係はh1＜h2（例えば
h2はh1の1.5倍）である。そのため製造工程の樹
脂成形後の熱収縮に伴うストレスの積分値が、上
側と下側とでは下側が大となり、パツケージ自体
がわん曲してしまうという問題がある。
ところが本実施例では、主面８と側面９とで形
成される角部に複数の窪部７を設けているので、
下面の樹脂部の実質的な幅が、第２図中のＷにな
るため、その分ストレスが緩和されてしまう。そ
の結果、上述した上側と下側とのストレスの積分
値のアンバランスが緩和され、パツケージ自体の
わん曲を防止することができる。
第４図は本発明の他の実施例の一部断面図であ
る。本実施例では、外部リード６の先端部６ｂの
先を窪部７のコーナー７′に向うよう折り曲げて
いるため、外部から圧力がかかつても、先端部６
ｂの先がコーナー７′に当接しその位置が固定さ
れる。そのため不所望に曲ることはない。
本発明は、上記２つの実施例のいずれの場合
も、外部リード６の先端部６ｂ、中間部６ａがパ
ツケージ本体から隙間を介して位置するので、外
部リード６の折曲げ工程は、先端側から先に折り
曲げ、最後に第５図に示す如く内部リード３と外
部リード６の境の部分を折り曲げる必要がある。
その場合、第５図に示すように窪部７′が主面８
側にだけ開口するように設けると、最後の折り曲
げ工程で、リードの先端部６ｂが図中１０の部分
の存在により折り曲げ不可能となつてしまう。そ
の点本発明では、窪部７が主面８側と共に側面９
側にも開口するよう設けられているので、上記の
問題点はない。
発明の効果 以上説明した様に本発明の半導体装置によれ
ば、外部リード間の短絡、外部リードの変形に伴
うスタンドオフの減少、熱収縮によるわん曲、熱
膨脹によるストレス、折り曲げ工程における作業
性低下等を防止することができる。
【図面の簡単な説明】
第１図は本発明の一実施例の側面図、第２図は
同断面図、第３図は同平面図、第４図は本発明の
他の実施例の部分断面図、第５図は本発明の製造
工程について説明するための一部断面図である。 図中、１は回路素子、２はリードフレーム、５
は樹脂部、６は外部リード、６ａは中間部、６ｂ
は先端部、７は窪部、８は主面、９は側面であ
る。

Claims (1)

    【特許請求の範囲】
  1. １ 樹脂封止パツケージ本体の主面と側面とで形
    成される角部に複数の外部リードにそれぞれ対応
    して所定の間隔で複数の溝が設けられ、該溝は前
    記主面と前記側面の両方に開口する形状とし、該
    外部リードが折り曲げられて、該外部リードの先
    端部が該溝内に位置し且つ該外部リードの中間部
    が該パツケージの主面上の所定高さに位置するよ
    う形成されてなることを特徴とする樹脂封止型半
    導体装置。
JP57052061A 1982-03-30 1982-03-30 樹脂封止型半導体装置 Granted JPS58169948A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP57052061A JPS58169948A (ja) 1982-03-30 1982-03-30 樹脂封止型半導体装置
EP83301667A EP0090608B1 (en) 1982-03-30 1983-03-24 Semiconductor device with moulded package
DE8383301667T DE3377553D1 (en) 1982-03-30 1983-03-24 Semiconductor device with moulded package
IE718/83A IE54671B1 (en) 1982-03-30 1983-03-30 Semiconductor device with moulded package
US06/833,535 US4698660A (en) 1982-03-30 1986-02-12 Resin-molded semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57052061A JPS58169948A (ja) 1982-03-30 1982-03-30 樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
JPS58169948A JPS58169948A (ja) 1983-10-06
JPS634950B2 true JPS634950B2 (ja) 1988-02-01

Family

ID=12904293

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57052061A Granted JPS58169948A (ja) 1982-03-30 1982-03-30 樹脂封止型半導体装置

Country Status (5)

Country Link
US (1) US4698660A (ja)
EP (1) EP0090608B1 (ja)
JP (1) JPS58169948A (ja)
DE (1) DE3377553D1 (ja)
IE (1) IE54671B1 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58209147A (ja) * 1982-05-31 1983-12-06 Toshiba Corp 樹脂封止型半導体装置
DE3421539A1 (de) * 1984-06-08 1985-12-19 Siemens AG, 1000 Berlin und 8000 München Halbleiterbauelement fuer smd-technik
JPS61225841A (ja) * 1985-03-30 1986-10-07 Toshiba Corp 樹脂封止型半導体装置
JPS625642U (ja) * 1985-06-27 1987-01-14
JPS628645U (ja) * 1985-06-28 1987-01-19
JPS6212959U (ja) * 1985-07-06 1987-01-26
JPH0325410Y2 (ja) * 1985-08-10 1991-06-03
JPH0642345Y2 (ja) * 1986-03-12 1994-11-02 ロ−ム株式会社 半導体装置
EP0261324A1 (en) * 1986-09-26 1988-03-30 Texas Instruments Incorporated Plastic package for large chip size integrated circuit
US5150193A (en) * 1987-05-27 1992-09-22 Hitachi, Ltd. Resin-encapsulated semiconductor device having a particular mounting structure
US4872260A (en) * 1988-01-19 1989-10-10 Gte Products Corporation Method of making pre-formed lead-ins for an IC package
US4890154A (en) * 1988-03-02 1989-12-26 Lsi Logic Corporation Semiconductor package profile
US4829669A (en) * 1988-04-28 1989-05-16 Nec Corporation Method of manufacturing a chip carrier
JP2507053B2 (ja) * 1989-06-14 1996-06-12 松下電子工業株式会社 Ｊリ―ドパッケ―ジ型半導体装置
US4967262A (en) * 1989-11-06 1990-10-30 Micron Technology, Inc. Gull-wing zig-zag inline lead package having end-of-package anchoring pins
US4989069A (en) * 1990-01-29 1991-01-29 Motorola, Inc. Semiconductor package having leads that break-away from supports
JPH05144992A (ja) * 1991-11-18 1993-06-11 Mitsubishi Electric Corp 半導体装置およびその製造方法ならびにその製造に使用されるリードフレームおよびその製造方法
MY120226A (en) * 1992-05-25 2005-09-30 Hitachi Ulsi Eng Corp Thin type semiconductor device, module structure using the device and method of mounting the device on board.
WO1997044821A1 (en) * 1996-05-22 1997-11-27 Olin Corporation Metal electronic package with peripherally attached leads
JP2924854B2 (ja) * 1997-05-20 1999-07-26 日本電気株式会社 半導体装置、その製造方法
US5986894A (en) * 1997-09-29 1999-11-16 Pulse Engineering, Inc. Microelectronic component carrier and method of its manufacture
JP4644008B2 (ja) * 2005-03-09 2011-03-02 三菱電機株式会社 半導体モジュール
DE102014100110A1 (de) * 2014-01-07 2015-07-09 Infineon Technologies Ag Package mit Anschlusspins mit lateralem Umkehrpunkt und lateral freigelegtem freien Ende
CN106716723B (zh) * 2014-09-11 2018-04-10 日本精工株式会社 多极引线部件及基板的连接装置
CN105514057B (zh) * 2016-01-15 2017-03-29 气派科技股份有限公司 高密度集成电路封装结构以及集成电路
CN111082306B (zh) * 2019-11-13 2021-10-22 海南师范大学 一种半导体激光阵列及其封装方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3877064A (en) * 1974-02-22 1975-04-08 Amp Inc Device for connecting leadless integrated circuit packages to a printed-circuit board
US4079511A (en) * 1976-07-30 1978-03-21 Amp Incorporated Method for packaging hermetically sealed integrated circuit chips on lead frames
US4142287A (en) * 1976-12-27 1979-03-06 Amp Incorporated Electrical devices such as watches and method of construction thereof
JPS5498168U (ja) * 1977-12-21 1979-07-11
US4224637A (en) * 1978-08-10 1980-09-23 Minnesota Mining And Manufacturing Company Leaded mounting and connector unit for an electronic device
US4195193A (en) * 1979-02-23 1980-03-25 Amp Incorporated Lead frame and chip carrier housing
FR2456390A1 (fr) * 1979-05-11 1980-12-05 Thomson Csf Grille d'encapsulation, microboitier de circuit electronique utilisant cette grille et procede d'encapsulation de circuit electronique en microboitier
JPS57155758A (en) * 1981-03-23 1982-09-25 Hitachi Ltd Semiconductor device
US4463217A (en) * 1981-09-14 1984-07-31 Texas Instruments Incorporated Plastic surface mounted high pinout integrated circuit package

Also Published As

Publication number Publication date
EP0090608A3 (en) 1985-05-22
DE3377553D1 (en) 1988-09-01
EP0090608B1 (en) 1988-07-27
JPS58169948A (ja) 1983-10-06
IE54671B1 (en) 1990-01-03
IE830718L (en) 1983-09-30
EP0090608A2 (en) 1983-10-05
US4698660A (en) 1987-10-06

Similar Documents

Publication Publication Date Title
JPS634950B2 (ja)
US6331448B1 (en) Leadframes including offsets extending from a major plane thereof, packaged semiconductor devices including same, and methods of designing and fabricating such leadframes
KR930011455B1 (ko) 리이드 프레임과 이것을 사용한 전자장치
KR19980032479A (ko) 표면 설치 to-220 패키지 및 그의 제조 공정
KR19980055817A (ko) 버텀리드 반도체 패키지 및 그 제조 방법
US20080179723A1 (en) Semiconductor device including a plural chips with protruding edges laminated on a die pad section that has a through section
JPS63296252A (ja) 樹脂封止型半導体装置
JPH01220463A (ja) 半導体装置
KR930004255B1 (ko) 수지밀봉형 반도체장치
JPS6215844A (ja) 半導体リ−ドフレ−ム
JPH04215465A (ja) 半導体装置
JP3061715B2 (ja) 樹脂封止型半導体装置
KR100321149B1 (ko) 칩사이즈 패키지
KR19990034731A (ko) 리드 온 칩형 리드 프레임과 그를 이용한 패키지
JPH01220465A (ja) 半導体装置
JP2565115B2 (ja) 集積回路パッケージ
JP2755719B2 (ja) 樹脂封止型半導体装置の製造方法
US6509637B1 (en) Low profile mounting of thick integrated circuit packages within low-profile circuit modules
JPS635250Y2 (ja)
JPS6336699Y2 (ja)
KR200156135Y1 (ko) 반도체 패키지
JPH0677252U (ja) Ｉｃパッケージ
JP2002100719A (ja) 樹脂封止型半導体装置
KR100191855B1 (ko) 센터 패드형 반도체 패키지와 그의 리드 프레임 구조
KR970001139Y1 (ko) 비엘피(blp)용 리드 프레임