JPH0736490A - 高調波付加回路 - Google Patents
高調波付加回路Info
- Publication number
- JPH0736490A JPH0736490A JP20276693A JP20276693A JPH0736490A JP H0736490 A JPH0736490 A JP H0736490A JP 20276693 A JP20276693 A JP 20276693A JP 20276693 A JP20276693 A JP 20276693A JP H0736490 A JPH0736490 A JP H0736490A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- control pulse
- switch control
- band
- high frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003111 delayed effect Effects 0.000 claims abstract description 9
- 230000005236 sound signal Effects 0.000 claims description 19
- 230000002194 synthesizing effect Effects 0.000 claims description 11
- 238000000605 extraction Methods 0.000 claims description 8
- 230000015654 memory Effects 0.000 abstract description 20
- 238000010586 diagram Methods 0.000 description 10
- 238000001514 detection method Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 帯域制限された信号源から高調波を発生させ
付加し、削除された高調波信号を復元し音声信号の音質
の向上を計る高調波付加回路。 【構成】 音声信号１を遅延回路３で遅延させ加算回路
１２に加える。ＨＰＦ２で音声信号１の帯域制限を行
う。ゼロクロス検出回路４はパルス列を出力し電子スイ
ッチ６を制御し、メモリ８−１，８−２，…，８−ｎを
順次選択する。メモリ８−１の書き込みクロック信号９
の周波数は音声信号周波数と比べて十分高い。ゼロクロ
ス検出回路４の出力を遅延回路５に入力遅延させメモリ
８−１，８−２，…，８−ｎの出力側の電子スイッチを
制御しメモリを順次選択する。読み出しのクロック信号
１０の周波数は記憶時の周波数の２倍であり、入力信号
１の時間幅が１／２に圧縮される。２回繰り返して、読
み出した信号を減衰器１１で振幅調整して高調波成分と
し加算回路１２で遅延回路３を経た原信号１と加算し出
力１３を得る。
付加し、削除された高調波信号を復元し音声信号の音質
の向上を計る高調波付加回路。 【構成】 音声信号１を遅延回路３で遅延させ加算回路
１２に加える。ＨＰＦ２で音声信号１の帯域制限を行
う。ゼロクロス検出回路４はパルス列を出力し電子スイ
ッチ６を制御し、メモリ８−１，８−２，…，８−ｎを
順次選択する。メモリ８−１の書き込みクロック信号９
の周波数は音声信号周波数と比べて十分高い。ゼロクロ
ス検出回路４の出力を遅延回路５に入力遅延させメモリ
８−１，８−２，…，８−ｎの出力側の電子スイッチを
制御しメモリを順次選択する。読み出しのクロック信号
１０の周波数は記憶時の周波数の２倍であり、入力信号
１の時間幅が１／２に圧縮される。２回繰り返して、読
み出した信号を減衰器１１で振幅調整して高調波成分と
し加算回路１２で遅延回路３を経た原信号１と加算し出
力１３を得る。
Description
【０００１】
【産業上の利用分野】本発明は音声信号の信号処理回路
に関し、特に、帯域制限された音声信号に高調波成分を
付加して音声信号を復元する高調波付加回路に関する。
に関し、特に、帯域制限された音声信号に高調波成分を
付加して音声信号を復元する高調波付加回路に関する。
【０００２】
【従来の技術】図５は信号源の分布図の例であり信号分
布が０〜ｆmであるが、伝送系によって帯域がｆ0で制限
されている（すなわち、信号源に含まれているｆ≧ｆ0
の成分は再現されない）例である。このような場合の具
体的な周波数の例として次のものを挙げることができ
る。 中波ＡＭではｆ0＝９ＫHz（実際には、７ＫHz位まで） ＦＭ放送ではｆ0＝１５ＫHz ＣＤでは ｆ0＝２２ＫHz
布が０〜ｆmであるが、伝送系によって帯域がｆ0で制限
されている（すなわち、信号源に含まれているｆ≧ｆ0
の成分は再現されない）例である。このような場合の具
体的な周波数の例として次のものを挙げることができ
る。 中波ＡＭではｆ0＝９ＫHz（実際には、７ＫHz位まで） ＦＭ放送ではｆ0＝１５ＫHz ＣＤでは ｆ0＝２２ＫHz
【０００３】
【発明が解決しようとする課題】このような制限による
ｆ＞ｆ0成分の欠如は再生音の歯切れ良さや、音の艶の
消失の原因となっている。そこでｆ0＞ｆ＞ｆ0／２の成
分を受信信号から取り出して２乗回路により第２高調波
を発生させる方式が提案されている。この方式は、２乗
回路に正弦波cosωtを加えて出力の２cos2ωt＝cos２ω
t＋１から右辺のcos２ωtをフィルタで取り出して第２
高調波を発生させている。
ｆ＞ｆ0成分の欠如は再生音の歯切れ良さや、音の艶の
消失の原因となっている。そこでｆ0＞ｆ＞ｆ0／２の成
分を受信信号から取り出して２乗回路により第２高調波
を発生させる方式が提案されている。この方式は、２乗
回路に正弦波cosωtを加えて出力の２cos2ωt＝cos２ω
t＋１から右辺のcos２ωtをフィルタで取り出して第２
高調波を発生させている。
【０００４】具体的には、図６に示すようにｆ0／２〜
ｆ0をフィルタで取り出して２乗回路に加えてｆ0〜２ｆ
0を得ることができる。しかしながら、上記方式では複
合音の場合に２つの周波数の和成分（混変調成分）を発
生しやすく、第２高調波の濁り音となるという問題点が
あった。この場合、基本波の帯域フィルタの帯域を狭く
することで混変調成分は発生頻度が減少するがこのよう
にすると回路構成が複雑になるという不都合があった。
ｆ0をフィルタで取り出して２乗回路に加えてｆ0〜２ｆ
0を得ることができる。しかしながら、上記方式では複
合音の場合に２つの周波数の和成分（混変調成分）を発
生しやすく、第２高調波の濁り音となるという問題点が
あった。この場合、基本波の帯域フィルタの帯域を狭く
することで混変調成分は発生頻度が減少するがこのよう
にすると回路構成が複雑になるという不都合があった。
【０００５】本発明は上記問題点及び不都合に鑑みてな
されたものであり、帯域制限した音声信号の音質の向上
を計るため、帯域制限された信号源の高調波成分を取り
出して高調波を発生させて帯域制限信号に付加し、帯域
制限により削除された高調波信号を復元する高調波付加
回路の提供を目的とする。
されたものであり、帯域制限した音声信号の音質の向上
を計るため、帯域制限された信号源の高調波成分を取り
出して高調波を発生させて帯域制限信号に付加し、帯域
制限により削除された高調波信号を復元する高調波付加
回路の提供を目的とする。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
めに第１の発明の高調波付加回路は、帯域制限された音
声信号の高域成分を抽出する抽出手段と、高域成分のゼ
ロクロスポイントに基づいてスイッチ制御パルスを生成
するスイッチ制御パルス生成手段と、高域成分を第１の
クロック周波数で記憶し、第２のクロック周波数で取り
出す複数の記憶手段と、スイッチ制御パルスに基づいて
抽出手段からの高域成分を複数の記憶手段に順次供給す
る第１のスイッチング手段と、スイッチ制御パルスに基
づいて前記各記憶手段に記憶されたそれぞれの高域成分
を順次合成手段に供給する第２のスイッチング手段と、
帯域制限された音声信号と第２のスイッチング手段を介
して供給された高域成分を合成する合成手段と、を有す
ることを特徴とする。
めに第１の発明の高調波付加回路は、帯域制限された音
声信号の高域成分を抽出する抽出手段と、高域成分のゼ
ロクロスポイントに基づいてスイッチ制御パルスを生成
するスイッチ制御パルス生成手段と、高域成分を第１の
クロック周波数で記憶し、第２のクロック周波数で取り
出す複数の記憶手段と、スイッチ制御パルスに基づいて
抽出手段からの高域成分を複数の記憶手段に順次供給す
る第１のスイッチング手段と、スイッチ制御パルスに基
づいて前記各記憶手段に記憶されたそれぞれの高域成分
を順次合成手段に供給する第２のスイッチング手段と、
帯域制限された音声信号と第２のスイッチング手段を介
して供給された高域成分を合成する合成手段と、を有す
ることを特徴とする。
【０００７】第２の発明の高調波付加回路は、帯域制限
された音声信号を所定時間遅延させる第１の遅延手段
と、帯域制限された音声信号から高域成分を抽出する抽
出手段と、高域成分のゼロクロスポイントの１サイクル
毎にスイッチ制御パルスを生成するスイッチ制御パルス
生成手段と、高域成分を第１のクロック周波数ｆkで記
憶し、第１のクロック周波数ｆkのＮ倍の周波数の第２
のクロック周波数で記憶された高域成分を取り出す複数
の記憶手段と、スイッチ制御パルスのサイクルに基づい
て抽出手段からの高域成分を複数の記憶手段に順次供給
する第１のスイッチング手段と、スイッチ制御パルスを
所定時間遅延させる第２の遅延手段と、遅延されたスイ
ッチ制御パルスに基づいて各記憶手段に記憶されたそれ
ぞれの高域成分を記憶された順に順次合成手段に供給す
る第２のスイッチング手段と、帯域制限された音声信号
と第２のスイッチング手段を介してＮサイクルずつ供給
された高域成分を合成する合成手段と、を有することを
特徴とする。
された音声信号を所定時間遅延させる第１の遅延手段
と、帯域制限された音声信号から高域成分を抽出する抽
出手段と、高域成分のゼロクロスポイントの１サイクル
毎にスイッチ制御パルスを生成するスイッチ制御パルス
生成手段と、高域成分を第１のクロック周波数ｆkで記
憶し、第１のクロック周波数ｆkのＮ倍の周波数の第２
のクロック周波数で記憶された高域成分を取り出す複数
の記憶手段と、スイッチ制御パルスのサイクルに基づい
て抽出手段からの高域成分を複数の記憶手段に順次供給
する第１のスイッチング手段と、スイッチ制御パルスを
所定時間遅延させる第２の遅延手段と、遅延されたスイ
ッチ制御パルスに基づいて各記憶手段に記憶されたそれ
ぞれの高域成分を記憶された順に順次合成手段に供給す
る第２のスイッチング手段と、帯域制限された音声信号
と第２のスイッチング手段を介してＮサイクルずつ供給
された高域成分を合成する合成手段と、を有することを
特徴とする。
【０００８】
【作用】上記構成により本発明の高調波付加回路は、抽
出手段により帯域制限された音声信号の高域成分を抽出
し、スイッチ制御パルス生成手段により高域成分のゼロ
クロスポイントに基づいてスイッチ制御パルスを生成
し、複数の記憶手段が高域成分を第１のクロック周波数
で記憶し、第２のクロック周波数で読み出し、第１のス
イッチング手段によりスイッチ制御パルスに基づいて抽
出手段からの高域成分を複数の記憶手段に順次供給し、
第２のスイッチング手段によりスイッチ制御パルスに基
づいて前記各記憶手段に記憶されているそれぞれの高域
成分を合成手段に順次供給する。そして、合成手段によ
り帯域制限された音声信号と第２のスイッチング手段を
介して供給された高域成分を合成する。
出手段により帯域制限された音声信号の高域成分を抽出
し、スイッチ制御パルス生成手段により高域成分のゼロ
クロスポイントに基づいてスイッチ制御パルスを生成
し、複数の記憶手段が高域成分を第１のクロック周波数
で記憶し、第２のクロック周波数で読み出し、第１のス
イッチング手段によりスイッチ制御パルスに基づいて抽
出手段からの高域成分を複数の記憶手段に順次供給し、
第２のスイッチング手段によりスイッチ制御パルスに基
づいて前記各記憶手段に記憶されているそれぞれの高域
成分を合成手段に順次供給する。そして、合成手段によ
り帯域制限された音声信号と第２のスイッチング手段を
介して供給された高域成分を合成する。
【０００９】第２の発明は第１の遅延手段により帯域制
限された音声信号を所定時間遅延させ、抽出手段により
帯域制限された音声信号から高域成分を抽出し、スイッ
チ制御パルス生成手段により高域成分のゼロクロスポイ
ントの１サイクル毎にスイッチ制御パルスを生成し、複
数の記憶手段が高域成分を第１のクロック周波数ｆkで
記憶し、第１のクロック周波数ｆkのＮ倍の周波数の第
２のクロック周波数で高域成分を取り出し、第１のスイ
ッチング手段によりスイッチ制御パルスのサイクルに基
づいて抽出手段からの高域成分を複数の記憶手段に順次
供給し、第２の遅延手段によりスイッチ制御パルスを所
定時間遅延させ、第２のスイッチング手段により遅延さ
れたスイッチ制御パルスに基づいて各記憶手段に記憶さ
れたそれぞれの高域成分を合成手段に記憶された順に順
次供給する。そして、合成手段により帯域制限された音
声信号と前記第２のスイッチング手段を介してＮサイク
ルずつ供給された高域成分を合成する。
限された音声信号を所定時間遅延させ、抽出手段により
帯域制限された音声信号から高域成分を抽出し、スイッ
チ制御パルス生成手段により高域成分のゼロクロスポイ
ントの１サイクル毎にスイッチ制御パルスを生成し、複
数の記憶手段が高域成分を第１のクロック周波数ｆkで
記憶し、第１のクロック周波数ｆkのＮ倍の周波数の第
２のクロック周波数で高域成分を取り出し、第１のスイ
ッチング手段によりスイッチ制御パルスのサイクルに基
づいて抽出手段からの高域成分を複数の記憶手段に順次
供給し、第２の遅延手段によりスイッチ制御パルスを所
定時間遅延させ、第２のスイッチング手段により遅延さ
れたスイッチ制御パルスに基づいて各記憶手段に記憶さ
れたそれぞれの高域成分を合成手段に記憶された順に順
次供給する。そして、合成手段により帯域制限された音
声信号と前記第２のスイッチング手段を介してＮサイク
ルずつ供給された高域成分を合成する。
【００１０】
【実施例】図４は本発明の高調波付加回路の基本的原理
の説明図であり、図４（ａ）はｆ＞ｆ0／２のＨＰＦ
（ハイパスフィルタ）の出力ｅ(t)を示し、図４（ｂ）
は図４（ａ）のゼロクロスポイントのうちｄｅ／ｄｔ＞
０の時間を矢印で示しｔ＝ｔ1，ｔ2，ｔ3，…としてい
る。
の説明図であり、図４（ａ）はｆ＞ｆ0／２のＨＰＦ
（ハイパスフィルタ）の出力ｅ(t)を示し、図４（ｂ）
は図４（ａ）のゼロクロスポイントのうちｄｅ／ｄｔ＞
０の時間を矢印で示しｔ＝ｔ1，ｔ2，ｔ3，…としてい
る。
【００１１】また、図４（ｃ）では図４（ａ）の波形で
区間ｔ2−ｔ1（時間幅Ｔ1）を圧縮してＴ1／２とし（図
４（ｃ）の実線部分）、更に時間幅Ｔ1／２を繰り返す
（図３（ｃ）の破線部分）。次に、図４（ａ）の区間ｔ
3−ｔ2についても同様に圧縮してＴ2／２として繰り返
す。以下、同様にｔ4−ｔ3，…，ｔn−ｔn-1についても
同様に圧縮してＴ3／２，…，Ｔn-1／２として繰り返
す。図４（ｄ）は図４（ｃ）の振幅を減衰して図４
（ａ）の信号に付加し所望の高周波信号とする。
区間ｔ2−ｔ1（時間幅Ｔ1）を圧縮してＴ1／２とし（図
４（ｃ）の実線部分）、更に時間幅Ｔ1／２を繰り返す
（図３（ｃ）の破線部分）。次に、図４（ａ）の区間ｔ
3−ｔ2についても同様に圧縮してＴ2／２として繰り返
す。以下、同様にｔ4−ｔ3，…，ｔn−ｔn-1についても
同様に圧縮してＴ3／２，…，Ｔn-1／２として繰り返
す。図４（ｄ）は図４（ｃ）の振幅を減衰して図４
（ａ）の信号に付加し所望の高周波信号とする。
【００１２】図１は上述した基本的原理に基づく高調波
付加回路の一実施例の構成を示すブロック図であり、１
は音声信号、２はＨＰＦ（ハイパスフィルタ）であり抽
出手段に相当し、３，５は遅延時間をＴ0とする遅延回
路、４はゼロクロス検出回路でありスイッチ制御手段に
相当し、６はメモリ選択スイッチ（電子スイッチ）であ
り第２のスイッチング手段に相当し、７はメモリ読出し
スイッチ（電子スイッチ）であり第２のスイッチング手
段に相当し、８−１，８−２，…，８−ｎはメモリ、９
は書き込みクロック信号（周波数ｆk）、１０は読出し
クロック信号（周波数２ｆk）、１１は減衰器、１２は
加算回路、１３は出力信号である。
付加回路の一実施例の構成を示すブロック図であり、１
は音声信号、２はＨＰＦ（ハイパスフィルタ）であり抽
出手段に相当し、３，５は遅延時間をＴ0とする遅延回
路、４はゼロクロス検出回路でありスイッチ制御手段に
相当し、６はメモリ選択スイッチ（電子スイッチ）であ
り第２のスイッチング手段に相当し、７はメモリ読出し
スイッチ（電子スイッチ）であり第２のスイッチング手
段に相当し、８−１，８−２，…，８−ｎはメモリ、９
は書き込みクロック信号（周波数ｆk）、１０は読出し
クロック信号（周波数２ｆk）、１１は減衰器、１２は
加算回路、１３は出力信号である。
【００１３】図１で、音声信号１を遅延回路３及びＨＰ
Ｆ２に加える。遅延回路３では時間Ｔ0遅延させて加算
回路１２に加える。ＨＰＦ２は音声信号１の帯域制限を
行う。なお、伝送系の帯域制限により遮断周波数ｆ0／
２が変化することについては前述した通りである。
Ｆ２に加える。遅延回路３では時間Ｔ0遅延させて加算
回路１２に加える。ＨＰＦ２は音声信号１の帯域制限を
行う。なお、伝送系の帯域制限により遮断周波数ｆ0／
２が変化することについては前述した通りである。
【００１４】ゼロクロス検出回路４（詳細は後述；図２
参照）は図４（ｂ）のｔ1，ｔ2，ｔ3，…のパルス列を
出力する。そして、ゼロクロス検出回路４の出力パルス
で電子スイッチ６を制御しメモリ８−１，８−２，…，
８−ｎを順次選択する。
参照）は図４（ｂ）のｔ1，ｔ2，ｔ3，…のパルス列を
出力する。そして、ゼロクロス検出回路４の出力パルス
で電子スイッチ６を制御しメモリ８−１，８−２，…，
８−ｎを順次選択する。
【００１５】メモリ８−１の書き込みクロック信号９の
周波数はｆkであり音声信号周波数ｆと比べて十分高
い。メモリ８−１には例えば図４（ａ）のＴ1（ｔ1〜ｔ
2）を記憶する。以下同様にメモリ８−２には図４
（ａ）のＴ2（ｔ2〜ｔ3）を記憶し、…、メモリ８−ｎ
には図４（ａ）のＴn-1（ｔn-1〜ｔn）を記憶する。メ
モリ８−ｎの次にはメモリ８−１に記憶するが、この時
には先に記憶したメモリ８−１の内容は読出し済みであ
る。
周波数はｆkであり音声信号周波数ｆと比べて十分高
い。メモリ８−１には例えば図４（ａ）のＴ1（ｔ1〜ｔ
2）を記憶する。以下同様にメモリ８−２には図４
（ａ）のＴ2（ｔ2〜ｔ3）を記憶し、…、メモリ８−ｎ
には図４（ａ）のＴn-1（ｔn-1〜ｔn）を記憶する。メ
モリ８−ｎの次にはメモリ８−１に記憶するが、この時
には先に記憶したメモリ８−１の内容は読出し済みであ
る。
【００１６】更に、ゼロクロス検出回路４の出力を遅延
回路５に入力し時間Ｔ0遅延させてメモリ８−１，８−
２，…，８−ｎの出力側の電子スイッチ７を制御しメモ
リを順次選択する（すなわち、メモリ８−１に記憶され
た信号は時間Ｔ0に読み出される）。読み出しのクロッ
ク信号１０の周波数２ｆkであり記憶時の周波数ｆkの２
倍であり、図４（ｃ）に示すように図４（ａ）の時間幅
Ｔ1がＴ1／２に圧縮される。なお、読み出しは２回繰り
返して行い図４（ｃ）に示した実線と破線の各Ｔ1／２
の長さを再生する。メモリ８−２，…，８−ｎについて
も同様である。
回路５に入力し時間Ｔ0遅延させてメモリ８−１，８−
２，…，８−ｎの出力側の電子スイッチ７を制御しメモ
リを順次選択する（すなわち、メモリ８−１に記憶され
た信号は時間Ｔ0に読み出される）。読み出しのクロッ
ク信号１０の周波数２ｆkであり記憶時の周波数ｆkの２
倍であり、図４（ｃ）に示すように図４（ａ）の時間幅
Ｔ1がＴ1／２に圧縮される。なお、読み出しは２回繰り
返して行い図４（ｃ）に示した実線と破線の各Ｔ1／２
の長さを再生する。メモリ８−２，…，８−ｎについて
も同様である。
【００１７】従って電子スイッチ７の出力は図４（ｃ）
に示す波形の信号となる。この信号を減衰器１１で振幅
調整して高調波成分として加算回路１２で（遅延回路３
でＴ0遅延させた）原信号と加算して出力１３を得る。
また、読み出しのクロック信号１０の再生クロックを３
ｆkとして３回繰り返せば付加信号を第３高調波にする
ことができる。
に示す波形の信号となる。この信号を減衰器１１で振幅
調整して高調波成分として加算回路１２で（遅延回路３
でＴ0遅延させた）原信号と加算して出力１３を得る。
また、読み出しのクロック信号１０の再生クロックを３
ｆkとして３回繰り返せば付加信号を第３高調波にする
ことができる。
【００１８】図２は図１のゼロクロス検出回路４の詳細
な構成例を示すブロック図であり、図３はその各構成部
分の出力信号の説明図である。また図２で、１４はリミ
ッタ、１５は遅延時間τの遅延回路、１６は差動増幅
器、１７は整流回路である。図２において、図３（ａ）
に示すような波形のＨＰＦ２からの出力をリミッタ１４
で図３（ｂ）に示すように極性のみを示す方形波とす
る。リミッタ１４の出力を遅延時間τの微小遅延回路１
５及び差動増幅器１６に加える。遅延回路１５の出力を
差動増幅器１６に加えリミッタ１４の出力と遅延回路１
５の出力の差を作ると図３（ｃ）に示す波形の信号とな
る。この差信号を整流回路１７に入力して正極性のみを
取り出すと図３（ｄ）に示すようなｔ＝ｔ1，ｔ2，
ｔ3，…のパルス列を得る。
な構成例を示すブロック図であり、図３はその各構成部
分の出力信号の説明図である。また図２で、１４はリミ
ッタ、１５は遅延時間τの遅延回路、１６は差動増幅
器、１７は整流回路である。図２において、図３（ａ）
に示すような波形のＨＰＦ２からの出力をリミッタ１４
で図３（ｂ）に示すように極性のみを示す方形波とす
る。リミッタ１４の出力を遅延時間τの微小遅延回路１
５及び差動増幅器１６に加える。遅延回路１５の出力を
差動増幅器１６に加えリミッタ１４の出力と遅延回路１
５の出力の差を作ると図３（ｃ）に示す波形の信号とな
る。この差信号を整流回路１７に入力して正極性のみを
取り出すと図３（ｄ）に示すようなｔ＝ｔ1，ｔ2，
ｔ3，…のパルス列を得る。
【００１９】
【発明の効果】以上説明したように本発明の高調波付加
回路によれば、帯域制限音声信号の再生系で帯域制限に
より失われた高調波成分を帯域制限内の信号の高調波成
分の高調波信号で代替することにより、歯切れのよい高
音質の再現音を得ることができる。
回路によれば、帯域制限音声信号の再生系で帯域制限に
より失われた高調波成分を帯域制限内の信号の高調波成
分の高調波信号で代替することにより、歯切れのよい高
音質の再現音を得ることができる。
【図１】本発明の高調波付加回路の一実施例のブロック
図である。
図である。
【図２】図１のゼロクロス検出回路の詳細な構成例を示
すブロック図である。
すブロック図である。
【図３】図２のゼロクロス検出回路の各構成部分の出力
信号の説明図である。
信号の説明図である。
【図４】本発明の高調波付加回路の基本的原理の説明図
である。
である。
【図５】信号源の分布図の例である。
【図６】帯域制限された信号に高調波を付加した例であ
る。
る。
２ ハイパスフィルタ（抽出手段） ３，５ 遅延回路 ４ ゼロクロス検出回路（スイッチ制御パルス生成手
段） ６ メモリ選択スイッチ（第１のスイッチ） ７ メモリ読み出しスイッチ（第２のスイッチ） ８−１，８−２，…，８−ｎ メモリ（記憶手段） １２ 加算回路（合成手段）
段） ６ メモリ選択スイッチ（第１のスイッチ） ７ メモリ読み出しスイッチ（第２のスイッチ） ８−１，８−２，…，８−ｎ メモリ（記憶手段） １２ 加算回路（合成手段）
Claims (2)
- 【請求項１】 帯域制限された音声信号の高域成分を抽
出する抽出手段と、 前記高域成分のゼロクロスポイントに基づいてスイッチ
制御パルスを生成するスイッチ制御パルス生成手段と、 前記高域成分を第１のクロック周波数で記憶し、第２の
クロック周波数で取り出す複数の記憶手段と、 前記スイッチ制御パルスに基づいて前記抽出手段からの
高域成分を前記複数の記憶手段に順次供給する第１のス
イッチング手段と、 前記スイッチ制御パルスに基づいて前記各記憶手段に記
憶されたそれぞれの高域成分を順次合成手段に供給する
第２のスイッチング手段と、 前記帯域制限された音声信号と前記第２のスイッチング
手段を介して供給された高域成分を合成する合成手段
と、 を有することを特徴とする高調波付加回路。 - 【請求項２】 帯域制限された音声信号を所定時間遅延
させる第１の遅延手段と、 前記帯域制限された音声信号から高域成分を抽出する抽
出手段と、 前記高域成分のゼロクロスポイントの１サイクル毎にス
イッチ制御パルスを生成するスイッチ制御パルス生成手
段と、 高域成分を第１のクロック周波数ｆkで記憶し、第１の
クロック周波数ｆkのＮ倍の周波数の第２のクロック周
波数で記憶された高域成分を取り出す複数の記憶手段
と、 前記スイッチ制御パルスのサイクルに基づいて前記抽出
手段からの高域成分を前記複数の記憶手段に順次供給す
る第１のスイッチング手段と、 前記スイッチ制御パルスを前記所定時間遅延させる第２
の遅延手段と、 前記遅延されたスイッチ制御パルスに基づいて前記各記
憶手段に記憶されたそれぞれの高域成分を記憶された順
に順次合成手段に供給する第２のスイッチング手段と、 前記帯域制限された音声信号と前記第２のスイッチング
手段を介してＮサイクルずつ供給された高域成分を合成
する合成手段と、 を有することを特徴とする高調波付加回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20276693A JP3308668B2 (ja) | 1993-07-23 | 1993-07-23 | 高調波付加回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20276693A JP3308668B2 (ja) | 1993-07-23 | 1993-07-23 | 高調波付加回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0736490A true JPH0736490A (ja) | 1995-02-07 |
| JP3308668B2 JP3308668B2 (ja) | 2002-07-29 |
Family
ID=16462822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20276693A Expired - Fee Related JP3308668B2 (ja) | 1993-07-23 | 1993-07-23 | 高調波付加回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3308668B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0795860A3 (en) * | 1996-03-13 | 1999-05-19 | Fidelix Y.K. | Apparatus for reproducing audio signals |
| JP2006085176A (ja) * | 2004-09-17 | 2006-03-30 | Harman Becker Automotive Systems Gmbh | 帯域制限オーディオ信号の帯域拡大 |
| KR100821499B1 (ko) * | 2000-12-14 | 2008-04-11 | 소니 가부시끼 가이샤 | 정보 추출 장치 |
-
1993
- 1993-07-23 JP JP20276693A patent/JP3308668B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0795860A3 (en) * | 1996-03-13 | 1999-05-19 | Fidelix Y.K. | Apparatus for reproducing audio signals |
| KR100821499B1 (ko) * | 2000-12-14 | 2008-04-11 | 소니 가부시끼 가이샤 | 정보 추출 장치 |
| JP2006085176A (ja) * | 2004-09-17 | 2006-03-30 | Harman Becker Automotive Systems Gmbh | 帯域制限オーディオ信号の帯域拡大 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3308668B2 (ja) | 2002-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3106774B2 (ja) | デジタル音場創生装置 | |
| KR101637407B1 (ko) | 부가적인 출력 채널들을 제공하기 위하여 스테레오 출력 신호를 발생시키기 위한 장치와 방법 및 컴퓨터 프로그램 | |
| US20100023333A1 (en) | High frequency signal interpolating method and high frequency signal interpolating | |
| JP3659489B2 (ja) | デジタル音声処理装置及びコンピュータプログラム記録媒体 | |
| JP2001084000A (ja) | 波形再生装置 | |
| JP3308668B2 (ja) | 高調波付加回路 | |
| US6351540B1 (en) | Digital echo circuit | |
| US4280388A (en) | Apparatus and method for generating chorus and celeste tones | |
| JP3246012B2 (ja) | 楽音信号の音源装置 | |
| JP2532731B2 (ja) | 音声速度変換装置と音声速度変換方法 | |
| JP2591111Y2 (ja) | 音場可変再生装置 | |
| JPH11220800A (ja) | 音像移動方法及びその装置 | |
| US5959561A (en) | Digital analog converter with means to overcome effects due to loss of phase information | |
| KR960005511A (ko) | 장시간 녹화 재생 비데오 테이프 레코더 | |
| JPH01269995A (ja) | 楽音信号発生装置のための信号補間器 | |
| JPH03219462A (ja) | 音声速度変換装置 | |
| JPH10161688A (ja) | サラウンド回路 | |
| JPH0465398B2 (ja) | ||
| JP3098860U (ja) | 主信号から副次信号を生成する回路 | |
| JPH08123421A (ja) | 楽音信号合成装置 | |
| JPH06169500A (ja) | サラウンドシステム | |
| JPH06149288A (ja) | ピッチ変換装置 | |
| JPH03123397A (ja) | 音声速度変換装置 | |
| JPS6057900A (ja) | オ−デイオ信号切換装置 | |
| JP2000305600A (ja) | 音声信号処理装置及び方法、情報媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090517 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100517 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20110517 |
|
| LAPS | Cancellation because of no payment of annual fees |