JPH10161688A - サラウンド回路 - Google Patents
サラウンド回路Info
- Publication number
- JPH10161688A JPH10161688A JP8320356A JP32035696A JPH10161688A JP H10161688 A JPH10161688 A JP H10161688A JP 8320356 A JP8320356 A JP 8320356A JP 32035696 A JP32035696 A JP 32035696A JP H10161688 A JPH10161688 A JP H10161688A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- sampling
- output
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 claims abstract description 80
- 238000009499 grossing Methods 0.000 claims abstract description 17
- 238000006243 chemical reaction Methods 0.000 claims description 80
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 7
- 230000010355 oscillation Effects 0.000 claims description 2
- 230000003111 delayed effect Effects 0.000 abstract description 9
- 238000007493 shaping process Methods 0.000 abstract 1
- 230000005236 sound signal Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 6
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Stereophonic System (AREA)
- Reverberation, Karaoke And Other Acoustics (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】Ａ／Ｄ変換回路、遅延回路及びＤ／Ａ変換回路
を用い、Ｄ／Ａ変換回路の数を低減したサラウンド回路
を提供する。 【解決手段】入力信号は全波整流回路１５で全波整流さ
れた後、平滑され、平滑結果によってＶＣＯ１８の出力
周波数を変化させている。入力端子ＩＮの入力信号はＡ
／Ｄ変換回路１１においてＶＣＯ１８のサンプリング信
号でデジタル変換される。Ａ／Ｄ変換回路１１の出力信
号はメモリー１２で遅延された後、Ｄ／Ａ変換回路１３
においてサンプリング信号によりアナログ信号に変換さ
れる。Ａ／Ｄ変換回路１１の出力信号がメモリー１２で
記憶される間、サンプリング信号の周波数が変化するの
で、同一データに対して、Ａ／Ｄ変換回路１１とＤ／Ａ
変換回路１３とのサンプリング周波数とが異なる。その
為、入力信号の周波数を相対的にぼやかすことができ、
疑似的にサラウンドを再現できる。
を用い、Ｄ／Ａ変換回路の数を低減したサラウンド回路
を提供する。 【解決手段】入力信号は全波整流回路１５で全波整流さ
れた後、平滑され、平滑結果によってＶＣＯ１８の出力
周波数を変化させている。入力端子ＩＮの入力信号はＡ
／Ｄ変換回路１１においてＶＣＯ１８のサンプリング信
号でデジタル変換される。Ａ／Ｄ変換回路１１の出力信
号はメモリー１２で遅延された後、Ｄ／Ａ変換回路１３
においてサンプリング信号によりアナログ信号に変換さ
れる。Ａ／Ｄ変換回路１１の出力信号がメモリー１２で
記憶される間、サンプリング信号の周波数が変化するの
で、同一データに対して、Ａ／Ｄ変換回路１１とＤ／Ａ
変換回路１３とのサンプリング周波数とが異なる。その
為、入力信号の周波数を相対的にぼやかすことができ、
疑似的にサラウンドを再現できる。
Description
【０００１】
【発明の属する技術分野】本発明は、Ａ／Ｄ変換回路、
遅延回路及びＤ／Ａ変換回路を用いたサラウンド回路に
関する。
遅延回路及びＤ／Ａ変換回路を用いたサラウンド回路に
関する。
【０００２】
【従来の技術】従来より、サラウンドとして、コンサー
トホール、スタジアム、教会等の音場を再現するモード
を備え、聴取者はオーディオ機器を操作して所望のサラ
ウンドモードを得るようにしたオーディオ再生機器があ
った。このようなサラウンドの基本的な生成は、オーデ
ィオ信号を所定時間遅延させることにより疑似反射音を
生成し、オーディオ再生音と疑似反射音とを重畳するこ
とによって行われる。図５はサラウンドを生成するため
の従来のサラウンド回路を示す図である。
トホール、スタジアム、教会等の音場を再現するモード
を備え、聴取者はオーディオ機器を操作して所望のサラ
ウンドモードを得るようにしたオーディオ再生機器があ
った。このようなサラウンドの基本的な生成は、オーデ
ィオ信号を所定時間遅延させることにより疑似反射音を
生成し、オーディオ再生音と疑似反射音とを重畳するこ
とによって行われる。図５はサラウンドを生成するため
の従来のサラウンド回路を示す図である。
【０００３】図５において、オーディオ信号は入力端子
ＩＮを介してＡ／Ｄ変換回路１に印加され、固定周波数
のサンプリング信号によってデジタル信号に変換され
る。デジタル信号は、遅延回路２で遅延される。遅延回
路２は異なる遅延時間でデジタル信号を遅延する。その
為、遅延回路２から、第１遅延時間で遅延された出力信
号ａ１、第１遅延時間より長い第２遅延時間で遅延され
た出力信号ａ２、第２遅延時間より長い第３遅延時間で
遅延された出力信号ａ３及び第３遅延時間より長い第４
遅延時間で遅延された出力信号ａ４が発生する。
ＩＮを介してＡ／Ｄ変換回路１に印加され、固定周波数
のサンプリング信号によってデジタル信号に変換され
る。デジタル信号は、遅延回路２で遅延される。遅延回
路２は異なる遅延時間でデジタル信号を遅延する。その
為、遅延回路２から、第１遅延時間で遅延された出力信
号ａ１、第１遅延時間より長い第２遅延時間で遅延され
た出力信号ａ２、第２遅延時間より長い第３遅延時間で
遅延された出力信号ａ３及び第３遅延時間より長い第４
遅延時間で遅延された出力信号ａ４が発生する。
【０００４】遅延回路２の出力信号ａ１乃至ａ４は、第
１乃至第４Ｄ／Ａ変換回路４乃至７で固定のサンプリン
グ周波数でアナログ信号にそれぞれ変換される。第１乃
至第４Ｄ／Ａ変換回路４乃至７の出力信号は加算回路８
で加算される。加算回路８の出力信号は、入力端子ＩＮ
からのオーディオ信号と加算回路１０で加算される。そ
の為、加算回路１０の出力信号は、オーディオ信号に、
様々な疑似反射音を再現する信号が重畳された信号にな
る。
１乃至第４Ｄ／Ａ変換回路４乃至７で固定のサンプリン
グ周波数でアナログ信号にそれぞれ変換される。第１乃
至第４Ｄ／Ａ変換回路４乃至７の出力信号は加算回路８
で加算される。加算回路８の出力信号は、入力端子ＩＮ
からのオーディオ信号と加算回路１０で加算される。そ
の為、加算回路１０の出力信号は、オーディオ信号に、
様々な疑似反射音を再現する信号が重畳された信号にな
る。
【０００５】
【発明が解決しようとする課題】しかしながら、図５の
回路では、様々な疑似反射音を生成させるため、遅延回
路２から遅延時間の異なる多数の出力信号を発生させて
いるので、遅延回路２の出力信号に対応して多数のＤ／
Ａ変換回路を用いなければならないという問題があっ
た。その為、回路構成が複雑となるとともに、回路規模
が大きくなるという問題があった。
回路では、様々な疑似反射音を生成させるため、遅延回
路２から遅延時間の異なる多数の出力信号を発生させて
いるので、遅延回路２の出力信号に対応して多数のＤ／
Ａ変換回路を用いなければならないという問題があっ
た。その為、回路構成が複雑となるとともに、回路規模
が大きくなるという問題があった。
【０００６】
【課題を解決するための手段】本発明は、入力アナログ
信号をデジタル信号に変換するＡ／Ｄ変換回路と、前記
Ａ／Ｄ変換回路の出力信号を遅延する遅延回路と、前記
遅延回路の出力デジタル信号を出力アナログ信号に変換
するＤ／Ａ変換回路とを備えるサラウンド回路におい
て、前記入力アナログ信号を全波整流する全波整流回路
と、該全波整流回路の出力信号を平滑する平滑回路と、
前記Ａ／Ｄ変換回路及び前記Ｄ／Ａ変換回路のサンプリ
ングのためのサンプリン信号を発生すると共に、前記サ
ンプリング信号の周波数を前記平滑回路の出力信号に応
じて変化させるサンプリング信号発生回路と、を備える
ことを特徴とする。
信号をデジタル信号に変換するＡ／Ｄ変換回路と、前記
Ａ／Ｄ変換回路の出力信号を遅延する遅延回路と、前記
遅延回路の出力デジタル信号を出力アナログ信号に変換
するＤ／Ａ変換回路とを備えるサラウンド回路におい
て、前記入力アナログ信号を全波整流する全波整流回路
と、該全波整流回路の出力信号を平滑する平滑回路と、
前記Ａ／Ｄ変換回路及び前記Ｄ／Ａ変換回路のサンプリ
ングのためのサンプリン信号を発生すると共に、前記サ
ンプリング信号の周波数を前記平滑回路の出力信号に応
じて変化させるサンプリング信号発生回路と、を備える
ことを特徴とする。
【０００７】また、前記遅延回路は、前記Ａ／Ｄ変換回
路の出力信号を記憶するメモリーと、前記サンプリング
信号に応じて、前記メモリーの書き込みアドレス及び読
み出しアドレスを指定するアドレス信号を発生するアド
レス信号発生回路と、から成ることを特徴とする。さら
に、前記遅延回路は、前記サンプリング信号をクロック
とし、前記Ａ／Ｄ変換回路の出力信号をシフトするシフ
トレジスタから成ることを特徴とする。
路の出力信号を記憶するメモリーと、前記サンプリング
信号に応じて、前記メモリーの書き込みアドレス及び読
み出しアドレスを指定するアドレス信号を発生するアド
レス信号発生回路と、から成ることを特徴とする。さら
に、前記遅延回路は、前記サンプリング信号をクロック
とし、前記Ａ／Ｄ変換回路の出力信号をシフトするシフ
トレジスタから成ることを特徴とする。
【０００８】またさらに、前記サンプリング信号発生回
路は、前記平滑回路の出力信号に応じて制御される発振
周波数がＶＣＯから成ることを特徴とする。本発明によ
れば、入力アナログ信号が全波整流された後、平滑さ
れ、平滑によって得られた信号によって、サンプリング
信号の周波数が変化する。一方、入力信号がＡ／Ｄ変換
回路である周波数のサンプリング信号でデジタル変換さ
れ、Ａ／Ｄ変換回路の出力信号が遅延回路で遅延されて
いる間に、サンプリング信号の周波数が変化し、Ａ／Ｄ
変換回路のサンプリング周波数と異なる周波数でＤ／Ａ
変換回路は遅延回路の出力信号をデジタル変換する。同
一データでの、デジタル変換時とアナログ変換時とでサ
ンプリング信号の周波数が異なるので、サラウンド回路
の出力信号はサラウンド回路の入力信号と異なる周波数
となる。
路は、前記平滑回路の出力信号に応じて制御される発振
周波数がＶＣＯから成ることを特徴とする。本発明によ
れば、入力アナログ信号が全波整流された後、平滑さ
れ、平滑によって得られた信号によって、サンプリング
信号の周波数が変化する。一方、入力信号がＡ／Ｄ変換
回路である周波数のサンプリング信号でデジタル変換さ
れ、Ａ／Ｄ変換回路の出力信号が遅延回路で遅延されて
いる間に、サンプリング信号の周波数が変化し、Ａ／Ｄ
変換回路のサンプリング周波数と異なる周波数でＤ／Ａ
変換回路は遅延回路の出力信号をデジタル変換する。同
一データでの、デジタル変換時とアナログ変換時とでサ
ンプリング信号の周波数が異なるので、サラウンド回路
の出力信号はサラウンド回路の入力信号と異なる周波数
となる。
【０００９】
【発明の実施の形態】図１は、本発明の実施の形態を示
す図であり、１１は周波数が時間的に変化するサンプリ
ング信号で入力オーディオ信号をデジタル信号に変換す
るＡ／Ｄ変換回路、１２はＡ／Ｄ変換回路１１の出力信
号を記憶し、遅延回路を構成するメモリー、１３は周波
数が時間的に変化するサンプリング信号でメモリー１２
の出力信号をアナログ信号に変換するＤ／Ａ変換回路、
１４は入力オーディオ信号の低周波成分を通過させるロ
ーパスフィルタ、１５はＬＰＦ１４の出力信号を全波整
流する全波整流回路、１６は全波整流回路１５の出力信
号を平滑する平滑回路、１７は平滑回路１６の出力信号
を増幅する増幅回路、１８はサンプリング信号を発生
し、増幅回路１７の出力信号に応じて出力周波数が変化
するＶＣＯ、１９はＶＣＯ１８からのサンプリング信号
に応じてメモリー１２の書き込み及び読み出し用のアド
レス信号を発生するアドレス信号発生回路である。尚、
図１において、図５と同一の回路については同一の符号
を付す。
す図であり、１１は周波数が時間的に変化するサンプリ
ング信号で入力オーディオ信号をデジタル信号に変換す
るＡ／Ｄ変換回路、１２はＡ／Ｄ変換回路１１の出力信
号を記憶し、遅延回路を構成するメモリー、１３は周波
数が時間的に変化するサンプリング信号でメモリー１２
の出力信号をアナログ信号に変換するＤ／Ａ変換回路、
１４は入力オーディオ信号の低周波成分を通過させるロ
ーパスフィルタ、１５はＬＰＦ１４の出力信号を全波整
流する全波整流回路、１６は全波整流回路１５の出力信
号を平滑する平滑回路、１７は平滑回路１６の出力信号
を増幅する増幅回路、１８はサンプリング信号を発生
し、増幅回路１７の出力信号に応じて出力周波数が変化
するＶＣＯ、１９はＶＣＯ１８からのサンプリング信号
に応じてメモリー１２の書き込み及び読み出し用のアド
レス信号を発生するアドレス信号発生回路である。尚、
図１において、図５と同一の回路については同一の符号
を付す。
【００１０】図１において、入力アナログ信号ＩＮはＬ
ＰＦ１４に印加され、その低域成分ｂのみがＬＰＦ１４
をそのまま通過する。例えば、図２（イ）のように正弦
波波形を有するＬＰＦ１４の出力信号ｂは全波整流回路
１５で全波整流され、その出力信号ｃは図２（ロ）のよ
うに負の出力信号が正の出力信号に反転された状態にな
る。全波整流回路１５の出力信号ｃは、平滑回路１６で
平滑される。平滑回路１６の時定数は、全波整流回路の
出力信号ｃに緩やかに追従するように設定されるので、
平滑回路１６の出力信号ｄは図３（ハ）のように緩やか
に変化する信号になる。平滑回路１６の出力信号ｄは、
増幅回路１７で増幅された後、ＶＣＯ１８に印加され
る。ＶＣＯ１８の出力周波数は増幅回路１７の出力信号
のレベルによって定まるとともに、増幅回路１７の出力
信号は平滑回路１６の出力信号ｄのように変化するの
で、ＶＣＯ１８の出力信号ｅの周波数は図３（ニ）のよ
うに時間的に変化する。そして、ＶＣＯ１８の出力信号
ｅは、Ａ／Ｄ変換回路１１、アドレス信号発生回路１９
及びＤ／Ａ変換回路１３にサンプリング信号として印加
される。尚、アドレス信号発生回路１９では、サンプリ
ング信号はアドレスを発生させるためのクロックの役目
を持つ。
ＰＦ１４に印加され、その低域成分ｂのみがＬＰＦ１４
をそのまま通過する。例えば、図２（イ）のように正弦
波波形を有するＬＰＦ１４の出力信号ｂは全波整流回路
１５で全波整流され、その出力信号ｃは図２（ロ）のよ
うに負の出力信号が正の出力信号に反転された状態にな
る。全波整流回路１５の出力信号ｃは、平滑回路１６で
平滑される。平滑回路１６の時定数は、全波整流回路の
出力信号ｃに緩やかに追従するように設定されるので、
平滑回路１６の出力信号ｄは図３（ハ）のように緩やか
に変化する信号になる。平滑回路１６の出力信号ｄは、
増幅回路１７で増幅された後、ＶＣＯ１８に印加され
る。ＶＣＯ１８の出力周波数は増幅回路１７の出力信号
のレベルによって定まるとともに、増幅回路１７の出力
信号は平滑回路１６の出力信号ｄのように変化するの
で、ＶＣＯ１８の出力信号ｅの周波数は図３（ニ）のよ
うに時間的に変化する。そして、ＶＣＯ１８の出力信号
ｅは、Ａ／Ｄ変換回路１１、アドレス信号発生回路１９
及びＤ／Ａ変換回路１３にサンプリング信号として印加
される。尚、アドレス信号発生回路１９では、サンプリ
ング信号はアドレスを発生させるためのクロックの役目
を持つ。
【００１１】次に、ＶＣＯ１８のサンプリング信号ｅ
が、例えば、増幅回路１７の出力信号に応じて図３
（ニ）のように７．５ＭＨｚと８．５ＭＨｚとの間を周
期１０Ｈｚの三角波形で変化しているとして、Ａ／Ｄ変
換回路１１からＤ／Ａ変換回路１３までの回路動作を説
明する。入力オーディオ信号ＩＮは、Ａ／Ｄ変換回路１
１において、周波数が時間的に変化するＶＣＯ１８のサ
ンプリング信号ｅによってデジタル信号ｆに変換され
る。入力オーディオ信号ＩＮがＡ／Ｄ変換回路１１に印
加されたとき、サンプリング周波数が７．５ＭＨｚであ
ったとすると、図３（ホ）のような入力オーディオ信号
ＩＮはＡ／Ｄ変換回路１１において図３（ホ）の点線で
定まる間隔でデジタル信号に変換される。
が、例えば、増幅回路１７の出力信号に応じて図３
（ニ）のように７．５ＭＨｚと８．５ＭＨｚとの間を周
期１０Ｈｚの三角波形で変化しているとして、Ａ／Ｄ変
換回路１１からＤ／Ａ変換回路１３までの回路動作を説
明する。入力オーディオ信号ＩＮは、Ａ／Ｄ変換回路１
１において、周波数が時間的に変化するＶＣＯ１８のサ
ンプリング信号ｅによってデジタル信号ｆに変換され
る。入力オーディオ信号ＩＮがＡ／Ｄ変換回路１１に印
加されたとき、サンプリング周波数が７．５ＭＨｚであ
ったとすると、図３（ホ）のような入力オーディオ信号
ＩＮはＡ／Ｄ変換回路１１において図３（ホ）の点線で
定まる間隔でデジタル信号に変換される。
【００１２】また、アドレス信号発生回路１９はサンプ
リング信号ｅに同期した書き込み用及び読み出し用のア
ドレス信号ｇを発生する。７．５ＭＨｚのサンプリング
信号ｅで入力信号ＩＮをＡ／Ｄ変換した後、サンプリン
グ信号ｅの周波数は変化するので、Ａ／Ｄ変換回路１１
の出力デジタル信号ｆは、概ね７．５ＭＨｚの周波数に
同期した書き込み用アドレス信号ｇによってメモリー１
２に書き込まれる。メモリー１２で遅延された後、読み
出し用アドレス信号ｇにより、同一の出力デジタル信号
ｈがメモリー１２から読み出される。ところで、同一ア
ドレスに対して、書き込みアドレスと読み出しアドレス
とは所定のアドレス分だけ離れており、このアドレスの
差が遅延時間になる。出力デジタル信号ｆがメモリー１
２で遅延される間、同一の出力デジタル信号ｆに対する
サンプリング信号ｅの周波数が７．５ＭＨｚから８．５
ＭＨｚに変化するとする。サンプリング信号ｅの変化に
より、同一の出力デジタル信号ｇは概ね８．５ＭＨｚの
サンプリング信号に同期した読み出し用アドレス信号ｇ
によって読み出される。このように、サンプリング信号
ｅの周波数は時間に対して変化するので、同一の出力デ
ジタル信号ｆに対するメモリー１２の書き込み用アドレ
ス信号と読み出し用アドレス信号との周波数が異なる。
リング信号ｅに同期した書き込み用及び読み出し用のア
ドレス信号ｇを発生する。７．５ＭＨｚのサンプリング
信号ｅで入力信号ＩＮをＡ／Ｄ変換した後、サンプリン
グ信号ｅの周波数は変化するので、Ａ／Ｄ変換回路１１
の出力デジタル信号ｆは、概ね７．５ＭＨｚの周波数に
同期した書き込み用アドレス信号ｇによってメモリー１
２に書き込まれる。メモリー１２で遅延された後、読み
出し用アドレス信号ｇにより、同一の出力デジタル信号
ｈがメモリー１２から読み出される。ところで、同一ア
ドレスに対して、書き込みアドレスと読み出しアドレス
とは所定のアドレス分だけ離れており、このアドレスの
差が遅延時間になる。出力デジタル信号ｆがメモリー１
２で遅延される間、同一の出力デジタル信号ｆに対する
サンプリング信号ｅの周波数が７．５ＭＨｚから８．５
ＭＨｚに変化するとする。サンプリング信号ｅの変化に
より、同一の出力デジタル信号ｇは概ね８．５ＭＨｚの
サンプリング信号に同期した読み出し用アドレス信号ｇ
によって読み出される。このように、サンプリング信号
ｅの周波数は時間に対して変化するので、同一の出力デ
ジタル信号ｆに対するメモリー１２の書き込み用アドレ
ス信号と読み出し用アドレス信号との周波数が異なる。
【００１３】メモリー１２からのデジタル信号ｈは、Ｄ
／Ａ変換回路１３において、サンプリング信号ｅによっ
てアナログ信号ｉに変換される。サンプリング信号ｅは
時間的に変化するため、上記のデジタル信号ｈは８．５
ＭＨｚのサンプリング信号ｅでアナログ変換される。よ
って、同一のデジタル信号ｆ及びｈに対して、デジタル
変換時サンプリング信号ｈは７．５ＭＨｚであったが、
アナログ変換時サンプリング信号ｈは８．５ＭＨｚとな
る。即ち、サンプリング周波数が時間的に変化している
ため、同一のデジタル信号に対して、Ａ／Ｄ変換回路１
１のサンプリング周波数とＤ／Ａ変換回路１３のサンプ
リング周波数とは異なる。
／Ａ変換回路１３において、サンプリング信号ｅによっ
てアナログ信号ｉに変換される。サンプリング信号ｅは
時間的に変化するため、上記のデジタル信号ｈは８．５
ＭＨｚのサンプリング信号ｅでアナログ変換される。よ
って、同一のデジタル信号ｆ及びｈに対して、デジタル
変換時サンプリング信号ｈは７．５ＭＨｚであったが、
アナログ変換時サンプリング信号ｈは８．５ＭＨｚとな
る。即ち、サンプリング周波数が時間的に変化している
ため、同一のデジタル信号に対して、Ａ／Ｄ変換回路１
１のサンプリング周波数とＤ／Ａ変換回路１３のサンプ
リング周波数とは異なる。
【００１４】出力デジタル信号ｈのアナログ信号への変
換によって、Ｄ／Ａ変換回路１３の出力アナログ信号ｉ
は図３（ヘ）のような信号になる。図３（ヘ）より、ア
ナログ変換する間隔は入力信号ＩＮを７．５ＭＨｚでデ
ジタル変換したときの間隔より狭くなる。これにより、
ある入力信号が７．５ＭＨｚのサンプリング周波数でＡ
／Ｄ変換された後、対応するデジタル信号が８．５ＭＨ
ｚのサンプリング周波数でＤ／Ａ変換されることによっ
て、入力端子ＩＮの入力信号よりも、Ｄ／Ａ変換回路１
３の出力アナログ信号ｉの周期は短くなり、その周波数
は高くなる。その後、Ｄ／Ａ変換回路１３の出力アナロ
グ信号ｉは加算回路１０で入力信号ＩＮと加算される。
換によって、Ｄ／Ａ変換回路１３の出力アナログ信号ｉ
は図３（ヘ）のような信号になる。図３（ヘ）より、ア
ナログ変換する間隔は入力信号ＩＮを７．５ＭＨｚでデ
ジタル変換したときの間隔より狭くなる。これにより、
ある入力信号が７．５ＭＨｚのサンプリング周波数でＡ
／Ｄ変換された後、対応するデジタル信号が８．５ＭＨ
ｚのサンプリング周波数でＤ／Ａ変換されることによっ
て、入力端子ＩＮの入力信号よりも、Ｄ／Ａ変換回路１
３の出力アナログ信号ｉの周期は短くなり、その周波数
は高くなる。その後、Ｄ／Ａ変換回路１３の出力アナロ
グ信号ｉは加算回路１０で入力信号ＩＮと加算される。
【００１５】次に、上記の例えと同様に考えると、例え
ば、入力信号ＩＮが８．５ＭＨｚのサンプリング周波数
でＡ／Ｄ変換された場合は、これに対応するデジタル信
号がＤ／Ａ変換回路１３に印加されたときにはサンプリ
ング周波数は７．５ＭＨｚになる。この場合、Ｄ／Ａ変
換時のサンプリング間隔がＡ／Ｄ変換時より広くなるの
で、Ｄ／Ａ変換回路１３の出力信号ｉは、入力端子ＩＮ
の入力信号より周期が長くなり、周波数が低くなる。こ
のように、入力信号がＡ／Ｄ変換回路１１に印加された
とき、サンプリング周波数が上昇方向または低下方向に
変化しているかによって、出力アナログ信号ｉの周波数
は同一の入力信号ＩＮより高くなったり、低くなったり
する。
ば、入力信号ＩＮが８．５ＭＨｚのサンプリング周波数
でＡ／Ｄ変換された場合は、これに対応するデジタル信
号がＤ／Ａ変換回路１３に印加されたときにはサンプリ
ング周波数は７．５ＭＨｚになる。この場合、Ｄ／Ａ変
換時のサンプリング間隔がＡ／Ｄ変換時より広くなるの
で、Ｄ／Ａ変換回路１３の出力信号ｉは、入力端子ＩＮ
の入力信号より周期が長くなり、周波数が低くなる。こ
のように、入力信号がＡ／Ｄ変換回路１１に印加された
とき、サンプリング周波数が上昇方向または低下方向に
変化しているかによって、出力アナログ信号ｉの周波数
は同一の入力信号ＩＮより高くなったり、低くなったり
する。
【００１６】また、上記の例えでは、同一デジタル信号
に対応するアナログ変換時とデジタル変換時とのサンプ
リング信号の周波数差が１ＭＨｚとなっている。上記の
ように、Ａ／Ｄ変換回路１１の出力信号ｆからＤ／Ａ変
換回路１３までの伝送時間がサンプリング周波数の変化
の約半周期分かかるとすると、Ａ／Ｄ変換時のサンプリ
ング周波数が７．６ＭＨｚの場合同一デジタル信号に対
するＤ／Ａ変換時のサンプリング周波数は８．４ＭＨｚ
となり、サンプリング信号の周波数差は０．８ＭＨｚに
なる。よって、Ｄ／Ａ変換時のサンプリングの間隔は、
サンプリング周波数幅が１ＭＨｚのときより広くなるの
で、出力アナログ信号ｉの周期は、サンプリング周波数
差が１ＭＨｚの場合より、長くなる。よって、入力信号
ＩＮがＡ／Ｄ変換回路１１に印加されたときのサンプリ
ング周波数により、入力信号ＩＮに対応する出力アナロ
グ信号ｉの１周期が様々に変わり、出力アナログ信号ｇ
の周波数が変わる。
に対応するアナログ変換時とデジタル変換時とのサンプ
リング信号の周波数差が１ＭＨｚとなっている。上記の
ように、Ａ／Ｄ変換回路１１の出力信号ｆからＤ／Ａ変
換回路１３までの伝送時間がサンプリング周波数の変化
の約半周期分かかるとすると、Ａ／Ｄ変換時のサンプリ
ング周波数が７．６ＭＨｚの場合同一デジタル信号に対
するＤ／Ａ変換時のサンプリング周波数は８．４ＭＨｚ
となり、サンプリング信号の周波数差は０．８ＭＨｚに
なる。よって、Ｄ／Ａ変換時のサンプリングの間隔は、
サンプリング周波数幅が１ＭＨｚのときより広くなるの
で、出力アナログ信号ｉの周期は、サンプリング周波数
差が１ＭＨｚの場合より、長くなる。よって、入力信号
ＩＮがＡ／Ｄ変換回路１１に印加されたときのサンプリ
ング周波数により、入力信号ＩＮに対応する出力アナロ
グ信号ｉの１周期が様々に変わり、出力アナログ信号ｇ
の周波数が変わる。
【００１７】従って、ある入力信号がＡ／Ｄ変換回路１
１に印加されたとき、その時点でＡ／Ｄ変換のサンプリ
ング周波数とサンプリング周波数の変化方向とによっ
て、同一入力信号に対応するＤ／Ａ変換回路１３の出力
信号ｉの周波数は変化する。例えば、サンプリング信号
ｅが図２（ニ）のように変化していることを条件とし
て、例えば、図３（イ）のような入力信号ＩＮのうち１
ＫＨｚの信号の場合、Ｄ／Ａ変換回路１３の出力アナロ
グ信号ｇは、図３（ロ）のように様々な周波数成分に分
散された信号となり、１ＫＨｚの周波数が他の周波数に
分散される。その為、ある周波数の入力信号ＩＮがＡ／
Ｄ変換回路１１に印加されると、Ｄ／Ａ変換回路１３の
出力信号ｉはこの周波数を様々な周波数に分散した信号
になる。これにより、加算回路１０においてＤ／Ａ変換
回路１３の出力信号ｉを入力端子ＩＮの入力信号に重畳
すると、加算回路１０の出力信号に入力信号ＩＮの周波
数成分の他にも周波数成分が存在するので、相対的に入
力端子ＩＮの入力信号の周波数成分をぼやかすことがで
きる。入力信号の周波数成分をぼやかすことにより、聴
感上擬似的にオリジナルのオーディオ信号と反響信号と
が重畳された状態を再現することができる。
１に印加されたとき、その時点でＡ／Ｄ変換のサンプリ
ング周波数とサンプリング周波数の変化方向とによっ
て、同一入力信号に対応するＤ／Ａ変換回路１３の出力
信号ｉの周波数は変化する。例えば、サンプリング信号
ｅが図２（ニ）のように変化していることを条件とし
て、例えば、図３（イ）のような入力信号ＩＮのうち１
ＫＨｚの信号の場合、Ｄ／Ａ変換回路１３の出力アナロ
グ信号ｇは、図３（ロ）のように様々な周波数成分に分
散された信号となり、１ＫＨｚの周波数が他の周波数に
分散される。その為、ある周波数の入力信号ＩＮがＡ／
Ｄ変換回路１１に印加されると、Ｄ／Ａ変換回路１３の
出力信号ｉはこの周波数を様々な周波数に分散した信号
になる。これにより、加算回路１０においてＤ／Ａ変換
回路１３の出力信号ｉを入力端子ＩＮの入力信号に重畳
すると、加算回路１０の出力信号に入力信号ＩＮの周波
数成分の他にも周波数成分が存在するので、相対的に入
力端子ＩＮの入力信号の周波数成分をぼやかすことがで
きる。入力信号の周波数成分をぼやかすことにより、聴
感上擬似的にオリジナルのオーディオ信号と反響信号と
が重畳された状態を再現することができる。
【００１８】ところで、入力端子ＩＮにミュージック信
号が印加されると、ミュージック信号はいろいろな周波
数を持つので、サンプリング信号の周波数変化は規則性
を持たなくなる。しかし、サンプリング信号の周波数変
化に規則性がなくとも、Ａ／Ｄ変換回路１１の出力信号
がメモリー１２で遅延される間、同一デジタル信号に対
するＡ／Ｄ変換時とＤ／Ａ変換時とのサンプリング周波
数が様々に異なる。その為、通常のミュージック信号が
印加されても、擬似的にオリジナルのオーディオ信号と
反響信号とが重畳された状態を再現することができる。
号が印加されると、ミュージック信号はいろいろな周波
数を持つので、サンプリング信号の周波数変化は規則性
を持たなくなる。しかし、サンプリング信号の周波数変
化に規則性がなくとも、Ａ／Ｄ変換回路１１の出力信号
がメモリー１２で遅延される間、同一デジタル信号に対
するＡ／Ｄ変換時とＤ／Ａ変換時とのサンプリング周波
数が様々に異なる。その為、通常のミュージック信号が
印加されても、擬似的にオリジナルのオーディオ信号と
反響信号とが重畳された状態を再現することができる。
【００１９】図４は、本発明の他の実施の形態を示す図
であり、図１と異なる点は図１のメモリー１２に代え
て、Ｎ段のシフトレジスタ２０を用いた点にある。図４
において、シフトレジスタ２０にはＶＣＯ１８からのサ
ンプリング信号ｅが直接印加されており、シフトレジス
タ２０内のデータのシフトはサンプリング信号ｅにより
行われる。Ａ／Ｄ変換回路１１の出力デジタル信号ｆ
は、サンプリング信号ｅによりシフトレジスタ２０に取
り込まれ、シフトレジスタ２０中をシフトする。尚、Ｎ
段のシフトレジスタ２０のシフト時間が遅延時間にな
る。サンプリング信号ｅの周波数は時間的に刻々と変化
するので、出力デジタル信号ｆがシフトされる間、シフ
トレジスタ２０のシフト速度は時間的に刻々と変化す
る。その為、同一の出力デジタル信号に対して、Ａ／Ｄ
変換回路１１の出力デジタル信号ｆがシフトレジスタ２
０に印加されるときと、この出力デジタル信号がシフト
レジスタ２０から発生するときと、サンプリング信号ｅ
の周波数が異なる。よって、同一デジタル信号に対する
Ａ／Ｄ変換回路１１とＤ／Ａ変換回路１３とのサンプリ
ング周波数は異なる。その為、図１と同様、Ｄ／Ａ変換
回路１３の出力端には入力端子ＩＮの入力信号の周波数
成分の他にも周波数成分を発生させることができる。従
って、相対的に入力端子ＩＮの入力信号の周波数成分を
ぼやかすことにより、擬似的にオリジナルのオーディオ
信号と反響信号とが重畳された状態を再現することがで
きる。
であり、図１と異なる点は図１のメモリー１２に代え
て、Ｎ段のシフトレジスタ２０を用いた点にある。図４
において、シフトレジスタ２０にはＶＣＯ１８からのサ
ンプリング信号ｅが直接印加されており、シフトレジス
タ２０内のデータのシフトはサンプリング信号ｅにより
行われる。Ａ／Ｄ変換回路１１の出力デジタル信号ｆ
は、サンプリング信号ｅによりシフトレジスタ２０に取
り込まれ、シフトレジスタ２０中をシフトする。尚、Ｎ
段のシフトレジスタ２０のシフト時間が遅延時間にな
る。サンプリング信号ｅの周波数は時間的に刻々と変化
するので、出力デジタル信号ｆがシフトされる間、シフ
トレジスタ２０のシフト速度は時間的に刻々と変化す
る。その為、同一の出力デジタル信号に対して、Ａ／Ｄ
変換回路１１の出力デジタル信号ｆがシフトレジスタ２
０に印加されるときと、この出力デジタル信号がシフト
レジスタ２０から発生するときと、サンプリング信号ｅ
の周波数が異なる。よって、同一デジタル信号に対する
Ａ／Ｄ変換回路１１とＤ／Ａ変換回路１３とのサンプリ
ング周波数は異なる。その為、図１と同様、Ｄ／Ａ変換
回路１３の出力端には入力端子ＩＮの入力信号の周波数
成分の他にも周波数成分を発生させることができる。従
って、相対的に入力端子ＩＮの入力信号の周波数成分を
ぼやかすことにより、擬似的にオリジナルのオーディオ
信号と反響信号とが重畳された状態を再現することがで
きる。
【００２０】
【発明の効果】本発明によれば、サンプリング信号を時
間的に変化させているので、Ａ／Ｄ変換回路の出力信号
が遅延回路で遅延されている間に、Ａ／Ｄ変換回路とＤ
／Ａ変換回路とのサンプリング信号の周波数が異なる。
これにより、相対的に入力信号の周波数成分をぼやかす
ことになり、擬似的にオリジナルのオーディオ信号と反
響信号とが重畳された状態を再現することができる。そ
の為、Ｄ／Ａ変換回路を１個で構成することができ、回
路構成を簡単に、回路規模を縮小することができる。
間的に変化させているので、Ａ／Ｄ変換回路の出力信号
が遅延回路で遅延されている間に、Ａ／Ｄ変換回路とＤ
／Ａ変換回路とのサンプリング信号の周波数が異なる。
これにより、相対的に入力信号の周波数成分をぼやかす
ことになり、擬似的にオリジナルのオーディオ信号と反
響信号とが重畳された状態を再現することができる。そ
の為、Ｄ／Ａ変換回路を１個で構成することができ、回
路構成を簡単に、回路規模を縮小することができる。
【００２１】また、入力信号の変化を利用してサンプリ
ング信号の周波数を変化させているので、例えばＶＣＯ
等の回路を用いることができ、サンプリング信号発生回
路の構成を簡単にすることができる。
ング信号の周波数を変化させているので、例えばＶＣＯ
等の回路を用いることができ、サンプリング信号発生回
路の構成を簡単にすることができる。
【図１】本発明の実施の形態を示すブロック図である。
【図２】本発明の動作を説明するための波形図である。
【図３】本発明の入出力信号の状態を説明するための特
性図である。
性図である。
【図４】本発明の他の実施の形態を示すブロック図であ
る。
る。
【図５】従来例を示すブロック図である。
１０ 加算回路 １１ Ａ／Ｄ変換回路 １２ メモリー １３ Ｄ／Ａ変換回路 １４ ＬＰＦ １５ 全波整流回路 １６ 平滑回路 １７ 増幅回路 １８ ＶＣＯ １９ アドレス信号発生回路 ２０ シフトレジスタ
Claims (4)
- 【請求項１】入力アナログ信号をデジタル信号に変換す
るＡ／Ｄ変換回路と、前記Ａ／Ｄ変換回路の出力信号を
遅延する遅延回路と、前記遅延回路の出力デジタル信号
を出力アナログ信号に変換するＤ／Ａ変換回路とを備え
るサラウンド回路において、 前記入力アナログ信号を全波整流する全波整流回路と、 該全波整流回路の出力信号を平滑する平滑回路と、 前記Ａ／Ｄ変換回路及び前記Ｄ／Ａ変換回路のサンプリ
ングのためのサンプリン信号を発生すると共に、前記サ
ンプリング信号の周波数を前記平滑回路の出力信号に応
じて変化させるサンプリング信号発生回路と、を備える
ことを特徴とするサラウンド回路。 - 【請求項２】前記遅延回路は、前記Ａ／Ｄ変換回路の出
力信号を記憶するメモリーと、 前記サンプリング信号に応じて、前記メモリーの書き込
みアドレス及び読み出しアドレスを指定するアドレス信
号を発生するアドレス信号発生回路と、から成ることを
特徴とする請求項１記載のサラウンド回路。 - 【請求項３】前記遅延回路は、 前記サンプリング信号をクロックとし、前記Ａ／Ｄ変換
回路の出力信号をシフトするシフトレジスタから成るこ
とを特徴とする請求項１記載のサラウンド回路。 - 【請求項４】前記サンプリング信号発生回路は、前記平
滑回路の出力信号に応じて発振周波数が制御されるＶＣ
Ｏから成ることを特徴とする請求項１記載のサラウンド
回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8320356A JPH10161688A (ja) | 1996-11-29 | 1996-11-29 | サラウンド回路 |
| TW086116298A TW369746B (en) | 1996-11-13 | 1997-11-04 | Surround circuit |
| US08/969,141 US6118394A (en) | 1996-11-13 | 1997-11-12 | Circuit for obtaining an output signal having distributed frequencies around a frequency of an input signal |
| EP97309158A EP0843503A3 (en) | 1996-11-13 | 1997-11-13 | Circuit for obtaining a surround sound effect |
| CNB971262284A CN1146298C (zh) | 1996-11-13 | 1997-11-13 | 获得与输入信号不同频率的输出信号的环绕电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8320356A JPH10161688A (ja) | 1996-11-29 | 1996-11-29 | サラウンド回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10161688A true JPH10161688A (ja) | 1998-06-19 |
Family
ID=18120571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8320356A Pending JPH10161688A (ja) | 1996-11-13 | 1996-11-29 | サラウンド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10161688A (ja) |
-
1996
- 1996-11-29 JP JP8320356A patent/JPH10161688A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6118394A (en) | Circuit for obtaining an output signal having distributed frequencies around a frequency of an input signal | |
| JP3106774B2 (ja) | デジタル音場創生装置 | |
| JP3482685B2 (ja) | 電子楽器の音源装置 | |
| JP4520082B2 (ja) | 音程変換方法及びその装置 | |
| JPH10161688A (ja) | サラウンド回路 | |
| US6351540B1 (en) | Digital echo circuit | |
| JP3220396B2 (ja) | 楽音波形再生装置 | |
| JP2762926B2 (ja) | 楽音生成装置 | |
| JPH10161689A (ja) | サラウンド回路 | |
| JPS6146920B2 (ja) | ||
| JPH10143184A (ja) | サラウンド回路 | |
| JP3308668B2 (ja) | 高調波付加回路 | |
| JP2532731B2 (ja) | 音声速度変換装置と音声速度変換方法 | |
| JPH09266433A (ja) | 信号処理装置 | |
| KR100188145B1 (ko) | 다이나믹 크로스 페이딩을 이용한 키 제어기 | |
| JP3378066B2 (ja) | 楽音合成装置 | |
| JP2534900Y2 (ja) | デジタルサブハーモニックシンセサイザ | |
| JP2990777B2 (ja) | 電子楽器の効果装置 | |
| JP4133064B2 (ja) | 波形再生装置 | |
| KR19980042342A (ko) | 입력 신호와 다른 주파수의 출력 신호를 얻는 서라운드 회로 | |
| JPH08123421A (ja) | 楽音信号合成装置 | |
| JPS6332595A (ja) | エコ−ミユ−テイング装置 | |
| JPH0564287A (ja) | オーデイオアンプ | |
| JPH03174592A (ja) | 電子楽器の音源回路 | |
| JP2002023750A (ja) | オーディオ波形データ再生装置、オーディオ波形データの時間軸圧縮伸長処理装置およびオーディオ波形データのピッチ変換処理装置 |