JPH0736490B2 - 任意波形発生装置 - Google Patents
任意波形発生装置Info
- Publication number
- JPH0736490B2 JPH0736490B2 JP16834389A JP16834389A JPH0736490B2 JP H0736490 B2 JPH0736490 B2 JP H0736490B2 JP 16834389 A JP16834389 A JP 16834389A JP 16834389 A JP16834389 A JP 16834389A JP H0736490 B2 JPH0736490 B2 JP H0736490B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- data
- waveform
- pattern generator
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は、任意波形発生装置に関するものであり、詳し
くは、出力波形の高分解能化に関するものである。
くは、出力波形の高分解能化に関するものである。
＜従来の技術＞ 第４図は、従来の任意波形発生装置の一例を示すブロッ
ク図である。パターン発生器１から出力される複数ビッ
ト（例えば８ビット）の波形データをD/A変換器２に加
えてアナログ信号に変換し、このアナログ信号をローパ
スフィルタ３を介して出力するように構成されている。
ク図である。パターン発生器１から出力される複数ビッ
ト（例えば８ビット）の波形データをD/A変換器２に加
えてアナログ信号に変換し、このアナログ信号をローパ
スフィルタ３を介して出力するように構成されている。
＜発明が解決しようとする課題＞ しかし、このような構成における出力波形の分解能は、
D/A変換器２の分解能で制限されることになり、D/A変換
器２の分解能以上の分解能の出力波形を得ることはでき
なかった。
D/A変換器２の分解能で制限されることになり、D/A変換
器２の分解能以上の分解能の出力波形を得ることはでき
なかった。
本発明は、このような点に着目したものであり、その目
的は、比較的簡単な構成で、D/A変換器の分解能よりも
高い分解能の出力波形が得られる任意波形発生装置を提
供することにある。
的は、比較的簡単な構成で、D/A変換器の分解能よりも
高い分解能の出力波形が得られる任意波形発生装置を提
供することにある。
＜課題を解決するための手段＞ 本発明の任意波形発生装置は、 パターン発生器から出力される波形データをD/A変換器
でアナログ信号に変換し、このアナログ信号をローパス
フィルタを介して出力するように構成された任意波形発
生装置において、 前記パターン発生器から出力される波形データの変化極
性を判別する変化極性判別手段と、 この変化極性判別手段の判別結果に応じて前記パターン
発生器から出力される波形データの最下位ビットデータ
に単調増加または単調減少するパルス幅変調をかけるた
めの変調データを出力する変調データ発生手段と、 この変調データ発生手段から出力される変調データと前
記パターン発生器から出力される波形データを加算して
その出力データを前記D/A変換器に出力する加算手段、 を設けたことを特徴とする。
でアナログ信号に変換し、このアナログ信号をローパス
フィルタを介して出力するように構成された任意波形発
生装置において、 前記パターン発生器から出力される波形データの変化極
性を判別する変化極性判別手段と、 この変化極性判別手段の判別結果に応じて前記パターン
発生器から出力される波形データの最下位ビットデータ
に単調増加または単調減少するパルス幅変調をかけるた
めの変調データを出力する変調データ発生手段と、 この変調データ発生手段から出力される変調データと前
記パターン発生器から出力される波形データを加算して
その出力データを前記D/A変換器に出力する加算手段、 を設けたことを特徴とする。
＜作用＞ 高分解能出力モードにおいて、パターン発生器から出力
される波形データの最下位ビット（LSB）には、波形デ
ータの変化極性に応じたパルス幅変調データが加算され
る。
される波形データの最下位ビット（LSB）には、波形デ
ータの変化極性に応じたパルス幅変調データが加算され
る。
これにより、出力波形の分解能は、パルス幅変調の分解
能分だけ高くなる。
能分だけ高くなる。
＜実施例＞ 以下、図面を用いて本発明の実施例を詳細に説明する。
第１図は本発明の一実施例を示すブロック図であり、第
４図と同一部分には同一符号を付けている。図におい
て、パターン発生器１の出力データはセレクタ４の一方
の入力端子に加えられるとともに、高分解能ブロック５
に加えられている。この高分解能ブロック５は、パター
ン発生器１の出力データのLSBにパルス幅変調をかける
ものである。この高分解能ブロック５は、パターン発生
器１から出力される波形データの変化極性を判別する変
化極性判別回路６と、この変化極性判別回路６の判別結
果に応じてパターン発生器１から出力される波形データ
のLSBに単調増加または単調減少するパルス幅変調をか
けるための変調データを出力する変調データ発生回路７
と、この変調データ発生回路７から出力される変調デー
タとパターン発生器１から出力される波形データを加算
してその出力データをセレクタ４の他方の入力端子に加
える加算器８とで構成されている。なお、セレクタ４は
動作モードに応じてD/A変換器２に入力するデータを選
択するものであり、従来と同様な低分解能出力モードの
場合にはパターン発生器１から出力される波形データを
送出し、本発明に基づく高分解能出力モードの場合には
高分解能ブロック５の加算器８の出力データを送出す
る。高分解能出力モード専用装置として構成する場合に
は、このようなセレクタ４は省略できる。
４図と同一部分には同一符号を付けている。図におい
て、パターン発生器１の出力データはセレクタ４の一方
の入力端子に加えられるとともに、高分解能ブロック５
に加えられている。この高分解能ブロック５は、パター
ン発生器１の出力データのLSBにパルス幅変調をかける
ものである。この高分解能ブロック５は、パターン発生
器１から出力される波形データの変化極性を判別する変
化極性判別回路６と、この変化極性判別回路６の判別結
果に応じてパターン発生器１から出力される波形データ
のLSBに単調増加または単調減少するパルス幅変調をか
けるための変調データを出力する変調データ発生回路７
と、この変調データ発生回路７から出力される変調デー
タとパターン発生器１から出力される波形データを加算
してその出力データをセレクタ４の他方の入力端子に加
える加算器８とで構成されている。なお、セレクタ４は
動作モードに応じてD/A変換器２に入力するデータを選
択するものであり、従来と同様な低分解能出力モードの
場合にはパターン発生器１から出力される波形データを
送出し、本発明に基づく高分解能出力モードの場合には
高分解能ブロック５の加算器８の出力データを送出す
る。高分解能出力モード専用装置として構成する場合に
は、このようなセレクタ４は省略できる。
このように構成された装置の動作を説明する。
第２図は、単調増加する出力波形の分解能を実質的に２
ビット高める場合の動作説明図である。
ビット高める場合の動作説明図である。
この場合、変調データ発生器７は、（ａ）および以下に
示すように、 を単位ブロックとして16クロック単位で周期的に変化す
る変調データを加算器８に出力する。ここで、これら一
連の変調データは、４クロック毎に分割した場合にLSB
の重みが１ビットずつ増加するように設定されている。
すなわち、１〜４クロックの第１の区間におけるLSBは
いずれも０に設定され、５〜８クロックの第２の区間に
おけるLSBは５クロックが１で他のクロックでは０に設
定され、９〜12クロックの第３の区間におけるLSBは9,1
1クロックが１で他のクロックでは０に設定され、13〜1
6クロックの第４の区間におけるLSBは14クロックのみが
０で他のクロックでは１に設定されている。このような
データをD/A変換器２でアナログ信号に変換してローパ
スフィルタ３に加えることにより、第１の区間のアナロ
グ信号の平均値は０、第２の区間のアナログ信号の平均
値は1/4、第３の区間のアナログ信号の平均値は2/4、第
４の区間のアナログ信号の平均値は3/4になって、区間
毎に1/4ずつ単調増加することになる。
示すように、 を単位ブロックとして16クロック単位で周期的に変化す
る変調データを加算器８に出力する。ここで、これら一
連の変調データは、４クロック毎に分割した場合にLSB
の重みが１ビットずつ増加するように設定されている。
すなわち、１〜４クロックの第１の区間におけるLSBは
いずれも０に設定され、５〜８クロックの第２の区間に
おけるLSBは５クロックが１で他のクロックでは０に設
定され、９〜12クロックの第３の区間におけるLSBは9,1
1クロックが１で他のクロックでは０に設定され、13〜1
6クロックの第４の区間におけるLSBは14クロックのみが
０で他のクロックでは１に設定されている。このような
データをD/A変換器２でアナログ信号に変換してローパ
スフィルタ３に加えることにより、第１の区間のアナロ
グ信号の平均値は０、第２の区間のアナログ信号の平均
値は1/4、第３の区間のアナログ信号の平均値は2/4、第
４の区間のアナログ信号の平均値は3/4になって、区間
毎に1/4ずつ単調増加することになる。
一方、パターン発生器１は、（ｂ）および以下に示すよ
うに、 16クロック単位毎に更新される波形データを加算器８に
出力する。このような波形データは、例えば予め演算し
ておいてパターン発生器１に格納しておき、高分解能出
力モードが選択された場合にクロックに従って逐次読み
出すようにする。
うに、 16クロック単位毎に更新される波形データを加算器８に
出力する。このような波形データは、例えば予め演算し
ておいてパターン発生器１に格納しておき、高分解能出
力モードが選択された場合にクロックに従って逐次読み
出すようにする。
加算器８は、これら変調データ発生器７の出力データと
パターン発生器１の出力データを加算して（ｃ）および
以下に示すような波形データを出力する。
パターン発生器１の出力データを加算して（ｃ）および
以下に示すような波形データを出力する。
（ｄ）はD/A変換器２から変換出力されるアナログ信号
を示し、（ｅ）はローパスフィルタ３の出力信号を示し
ている。また、（ｆ）はパターン発生器１の出力データ
をアナログ的に示している。
を示し、（ｅ）はローパスフィルタ３の出力信号を示し
ている。また、（ｆ）はパターン発生器１の出力データ
をアナログ的に示している。
これらから明らかなように、パターン発生器１の出力デ
ータをD/A変換器２に加えてアナログ信号に変換した場
合には０→１→２→…のように１レベルの分解能で大き
く変化するが、加算器８の出力データをD/A変換器２に
加えてアナログ信号に変換した場合には０→1/4→2/4→
…1 3/4→２→…のように1/4レベルの分解能で小さく変
化することになり、D/A変換器２の分解能よりも高い分
解能でレベルが変化する出力信号を得ることができる。
ータをD/A変換器２に加えてアナログ信号に変換した場
合には０→１→２→…のように１レベルの分解能で大き
く変化するが、加算器８の出力データをD/A変換器２に
加えてアナログ信号に変換した場合には０→1/4→2/4→
…1 3/4→２→…のように1/4レベルの分解能で小さく変
化することになり、D/A変換器２の分解能よりも高い分
解能でレベルが変化する出力信号を得ることができる。
具体的には、例えば従来の低分解能出力モードでの動作
が1GHzのクロック周波数で100MHzの周波数波形を８ビッ
トの分解能で２周期分出力するものである場合、上記実
施例の高分解能出力モードによれば、メモリのエリアが
等しいものとすると、100MHzの周波数波形を10ビットの
分解能で1/4周期分出力することができる。
が1GHzのクロック周波数で100MHzの周波数波形を８ビッ
トの分解能で２周期分出力するものである場合、上記実
施例の高分解能出力モードによれば、メモリのエリアが
等しいものとすると、100MHzの周波数波形を10ビットの
分解能で1/4周期分出力することができる。
第３図は本発明の他の実施例を示すブロック図であり、
第２図の動作説明図と同様に動作する回路の例を示して
いる。図において、演算制御部（CPU）９は第１図のパ
ターン発生器１の出力データに相当する８ビットの波形
データの増加または減少を検出し、その結果に応じてLS
Bのパルス幅変調データとして下位２ビットを付加した1
0ビットのデータをメモリ10に出力する。具体的には、
各波形データについて第２図（ｅ）に示すように４段階
で1/4レベルずつ変化させるために４種類の２ビットデ
ータ（00,01,10,11）を付加して４個のデータを出力す
る。メモリ10に書込まれた10ビットの波形データのうち
上位８ビットのデータはラッチ11を介して第２図（ｂ）
に示すデータとしてセレクタ４および加算器14に読み出
される。一方、付加された下位２ビットのデータはデコ
ーダ12に読み出される。デコーダ12は、２ビットの下位
データを第２図（ａ）に示す変調データのLSBのデータ
列にデコードしてシフトレジスタ13に出力する。すなわ
ち、“00"は第１の区間の“0000"に変換し、“01"は第
２の区間の“1000"に変換し、“10"は第３の区間の“10
10"に変換し、“11"は第４の区間の“1011"に変換す
る。シフトレジスタ13の出力データは加算器14に加えら
れ、ラッチ11を介して加えられる８ビットの出力データ
のLSBに加算される。これにより、加算器14から第２図
（ｃ）に示すデータが出力されることになる。なお、D/
A変換器２およびシフトレジスタ13のシフトクロックと
して1GHzのクロック１が加えられ、メモリ10およびシフ
トレジスタ13のロードクロックとしては250MHzのクロッ
ク２が加えられる。
第２図の動作説明図と同様に動作する回路の例を示して
いる。図において、演算制御部（CPU）９は第１図のパ
ターン発生器１の出力データに相当する８ビットの波形
データの増加または減少を検出し、その結果に応じてLS
Bのパルス幅変調データとして下位２ビットを付加した1
0ビットのデータをメモリ10に出力する。具体的には、
各波形データについて第２図（ｅ）に示すように４段階
で1/4レベルずつ変化させるために４種類の２ビットデ
ータ（00,01,10,11）を付加して４個のデータを出力す
る。メモリ10に書込まれた10ビットの波形データのうち
上位８ビットのデータはラッチ11を介して第２図（ｂ）
に示すデータとしてセレクタ４および加算器14に読み出
される。一方、付加された下位２ビットのデータはデコ
ーダ12に読み出される。デコーダ12は、２ビットの下位
データを第２図（ａ）に示す変調データのLSBのデータ
列にデコードしてシフトレジスタ13に出力する。すなわ
ち、“00"は第１の区間の“0000"に変換し、“01"は第
２の区間の“1000"に変換し、“10"は第３の区間の“10
10"に変換し、“11"は第４の区間の“1011"に変換す
る。シフトレジスタ13の出力データは加算器14に加えら
れ、ラッチ11を介して加えられる８ビットの出力データ
のLSBに加算される。これにより、加算器14から第２図
（ｃ）に示すデータが出力されることになる。なお、D/
A変換器２およびシフトレジスタ13のシフトクロックと
して1GHzのクロック１が加えられ、メモリ10およびシフ
トレジスタ13のロードクロックとしては250MHzのクロッ
ク２が加えられる。
このような構成においても、第１図と同様に、高速低分
解能出力と低速高分解能出力を選択的に得ることができ
る。
解能出力と低速高分解能出力を選択的に得ることができ
る。
なお、上記実施例では1/4レベルずつ変化させる例を説
明したが、レベル分解能は用途に応じて適宜設定すれば
よい。
明したが、レベル分解能は用途に応じて適宜設定すれば
よい。
また、波形データが減少する場合には、変調データを所
定のレベル分解能で減少させるようにすればよい。
定のレベル分解能で減少させるようにすればよい。
また、パターン発生器は、予め定められたプログラムに
従って所望のパターンデータを出力するものでもよい
し、デジタルオシロスコープのような測定波形をデジタ
ルデータとして格納するものであってもよい。
従って所望のパターンデータを出力するものでもよい
し、デジタルオシロスコープのような測定波形をデジタ
ルデータとして格納するものであってもよい。
＜発明の効果＞ 以上説明したように、本発明によれば、比較的簡単な構
成で、D/A変換器の分解能よりも高い分解能の出力波形
が得られる任意波形発生装置が実現できる。
成で、D/A変換器の分解能よりも高い分解能の出力波形
が得られる任意波形発生装置が実現できる。
第１図は本発明の一実施例を示すブロック図、第２図は
第１図の動作説明図、第３図は本発明の他の実施例を示
すブロック図、第４図は従来の装置の一例を示すブロッ
ク図である。 １……パターン発生器、２……D/A変換器、３……ロー
パスフィルタ、５……高分解能ブロック、６……変化極
性判別回路、７……変調データ発生器、８……加算器。
第１図の動作説明図、第３図は本発明の他の実施例を示
すブロック図、第４図は従来の装置の一例を示すブロッ
ク図である。 １……パターン発生器、２……D/A変換器、３……ロー
パスフィルタ、５……高分解能ブロック、６……変化極
性判別回路、７……変調データ発生器、８……加算器。
Claims (1)
- 【請求項１】パターン発生器から出力される波形データ
をD/A変換器でアナログ信号に変換し、このアナログ信
号をローパスフィルタを介して出力するように構成され
た任意波形発生装置において、 前記パターン発生器から出力される波形データの変化極
性を判別する変化極性判別手段と、 この変化極性判別手段の判別結果に応じて前記パターン
発生器から出力される波形データの最下位ビットデータ
に単調増加または単調減少するパルス幅変調をかけるた
めの変調データを出力する変調データ発生手段と、 この変調データ発生手段から出力される変調データと前
記パターン発生器から出力される波形データを加算して
その出力データを前記D/A変換器に出力する加算手段、 を設けたことを特徴とする任意波形発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16834389A JPH0736490B2 (ja) | 1989-06-30 | 1989-06-30 | 任意波形発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16834389A JPH0736490B2 (ja) | 1989-06-30 | 1989-06-30 | 任意波形発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0334610A JPH0334610A (ja) | 1991-02-14 |
| JPH0736490B2 true JPH0736490B2 (ja) | 1995-04-19 |
Family
ID=15866303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16834389A Expired - Fee Related JPH0736490B2 (ja) | 1989-06-30 | 1989-06-30 | 任意波形発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0736490B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4527914B2 (ja) | 2001-11-30 | 2010-08-18 | ティアック株式会社 | 光ディスク装置 |
-
1989
- 1989-06-30 JP JP16834389A patent/JPH0736490B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0334610A (ja) | 1991-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3836908A (en) | Digital to analog converter | |
| WO1981003236A1 (en) | Long duration aperiodic musical waveform generator | |
| JP3090200B2 (ja) | パルス幅変調器 | |
| JPH0736490B2 (ja) | 任意波形発生装置 | |
| JP7715751B2 (ja) | 任意波形発生装置及び任意波形発生方法 | |
| US7499557B1 (en) | Driving method of speaker and the driving circuit thereof | |
| US4851844A (en) | D/A converter with switched capacitor control | |
| JP3142033B2 (ja) | Ｄ／ａ変換回路 | |
| JP3171026B2 (ja) | 周波数スペクトル分析装置 | |
| JP2853723B2 (ja) | パルス幅変調回路 | |
| JP2692289B2 (ja) | 任意波形発生器 | |
| JPH07135469A (ja) | Ｄ／ａ変換器 | |
| JPH06224708A (ja) | パルス幅変調回路 | |
| JPS6352808B2 (ja) | ||
| JPH0983368A (ja) | Ｄ／ａ変換回路 | |
| GB2042838A (en) | Analogue to digital conversion | |
| JP2727508B2 (ja) | 材料試験機 | |
| JPH01241224A (ja) | デジタルアナログ変換器 | |
| JPH0611623Y2 (ja) | デジタル波形発生装置 | |
| JPH05276042A (ja) | アナログ・ディジタル変換装置 | |
| JPH06152426A (ja) | Ｄ／ａ変換器 | |
| JPH01305624A (ja) | Ａ／ｄ変換装置 | |
| JPH0765282A (ja) | 電子式計測器 | |
| JPS6322735B2 (ja) | ||
| JPH02165727A (ja) | 逐次比較型ａ／ｄコンバータ及びそれを備えたマイクロコンピユータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |