JPH0736610B2 - ホワイトクリツプ回路 - Google Patents
ホワイトクリツプ回路Info
- Publication number
- JPH0736610B2 JPH0736610B2 JP59278727A JP27872784A JPH0736610B2 JP H0736610 B2 JPH0736610 B2 JP H0736610B2 JP 59278727 A JP59278727 A JP 59278727A JP 27872784 A JP27872784 A JP 27872784A JP H0736610 B2 JPH0736610 B2 JP H0736610B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- circuit
- video signal
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Picture Signal Circuits (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、映像変調の過変調を防止するためのホワイ
トクリップ回路に関する。
トクリップ回路に関する。
ホワイトクリップ回路は、映像変調における過変調を防
止するものである。このホワイトクリップ回路におい
て、過変調を防止することだけを狙って複合映像（ビデ
オコンポジット）信号のホワイトレベルを前段階処理部
でクリップさせると、画質が低下するおそれがあるの
で、ホワイトクリップ処理は、限られた範囲で行う必要
がある。
止するものである。このホワイトクリップ回路におい
て、過変調を防止することだけを狙って複合映像（ビデ
オコンポジット）信号のホワイトレベルを前段階処理部
でクリップさせると、画質が低下するおそれがあるの
で、ホワイトクリップ処理は、限られた範囲で行う必要
がある。
一般に、ホワイトクリップ回路は、第２図に示すよう
に、複合映像信号のシンクチップレベルを所定レベルに
設定するクランプ回路２の次段に差動増幅器４を設置
し、この差動増幅器４の出力側に、前記複合映像信号の
上限レベルをクリップさせるクリップ回路６を結合した
ものである。
に、複合映像信号のシンクチップレベルを所定レベルに
設定するクランプ回路２の次段に差動増幅器４を設置
し、この差動増幅器４の出力側に、前記複合映像信号の
上限レベルをクリップさせるクリップ回路６を結合した
ものである。
クランプ回路２は、トランジスタ８、コンデンサ10およ
び抵抗12、14、16、18からなり、コンデンサ10および抵
抗12の接続点と接地側ラインとの間に形成された入力端
子20、22には、複合映像信号が加えられる。正側ライン
に形成された電源端子24と接地側ラインとの間には、電
源から駆動電圧ＶCCが印加され、抵抗14、16と抵抗18と
の分圧点で形成されたバイアス電圧がトランジスタ８の
ベースに加えられており、トランジスタ８は入力端子2
0、22に加えられる複合映像信号中のシンクチップレベ
ル区間のみ導通状態となる。
び抵抗12、14、16、18からなり、コンデンサ10および抵
抗12の接続点と接地側ラインとの間に形成された入力端
子20、22には、複合映像信号が加えられる。正側ライン
に形成された電源端子24と接地側ラインとの間には、電
源から駆動電圧ＶCCが印加され、抵抗14、16と抵抗18と
の分圧点で形成されたバイアス電圧がトランジスタ８の
ベースに加えられており、トランジスタ８は入力端子2
0、22に加えられる複合映像信号中のシンクチップレベ
ル区間のみ導通状態となる。
差動増幅器４は、エミッタを共通にした一対のトランジ
スタ26、28のエミッタと接地側ラインとの間に定電流源
30を設置したものであり、トランジスタ28のコレクタ側
から取り出される差動出力はトランジスタ28のベースに
全帰還されている。すなわち、差動増幅器４は全帰還差
動増幅器を構成している。
スタ26、28のエミッタと接地側ラインとの間に定電流源
30を設置したものであり、トランジスタ28のコレクタ側
から取り出される差動出力はトランジスタ28のベースに
全帰還されている。すなわち、差動増幅器４は全帰還差
動増幅器を構成している。
また、クリップ回路６は、トランジスタ32、34、36、3
8、40、42、定電流源44、46、48および抵抗50、51から
なっている。トランジスタ32、34および定電流源44は差
動増幅器を構成し、トランジスタ36、38および抵抗50、
51は電流ミラー回路で構成される能動負荷を構成し、ト
ランジスタ40、42および定電流源46、48はレベルシフト
回路を構成し、複合映像信号中のホワイト信号の上限レ
ベルが規制される。
8、40、42、定電流源44、46、48および抵抗50、51から
なっている。トランジスタ32、34および定電流源44は差
動増幅器を構成し、トランジスタ36、38および抵抗50、
51は電流ミラー回路で構成される能動負荷を構成し、ト
ランジスタ40、42および定電流源46、48はレベルシフト
回路を構成し、複合映像信号中のホワイト信号の上限レ
ベルが規制される。
そして、トランジスタ28、32のベースと接地側ラインと
の間には、出力端子52、54が形成され、このようなホワ
イトクリップ回路によれば、第３図に示すような複合映
像信号において、シンクチップレベルＶSがクランプ回
路２で一定レベルに固定され、ホワイトレベルＶWが一
定のレベルにカットされて出力される。
の間には、出力端子52、54が形成され、このようなホワ
イトクリップ回路によれば、第３図に示すような複合映
像信号において、シンクチップレベルＶSがクランプ回
路２で一定レベルに固定され、ホワイトレベルＶWが一
定のレベルにカットされて出力される。
このホワイトクリップ回路では、入力端子20、22に複合
映像信号を加えた場合、トランジスタ８に流れる電流Ｉ
C1と、トランジスタ26のベース電流ＩBとの間には、Ｉ
C1＝ａ・ＩB（ただしａは定数）の関係がある。ベース
電流ＩBとトランジスタ26のコレクタ電流ＩC2との間に
は、ＩB＝（1/β）ＩC2の関係があり、電流ＩC1と定電
流源30に流れる電流Ｉ1との間には、ＩC2＝Ｉ1/2＝一定
なる関係がある。よって、電流ＩC1、Ｉ1には、ＩC1＝
（a/2β）Ｉ1なる関係があり、電流ＩC1は電流増幅率β
に反比例する。
映像信号を加えた場合、トランジスタ８に流れる電流Ｉ
C1と、トランジスタ26のベース電流ＩBとの間には、Ｉ
C1＝ａ・ＩB（ただしａは定数）の関係がある。ベース
電流ＩBとトランジスタ26のコレクタ電流ＩC2との間に
は、ＩB＝（1/β）ＩC2の関係があり、電流ＩC1と定電
流源30に流れる電流Ｉ1との間には、ＩC2＝Ｉ1/2＝一定
なる関係がある。よって、電流ＩC1、Ｉ1には、ＩC1＝
（a/2β）Ｉ1なる関係があり、電流ＩC1は電流増幅率β
に反比例する。
そして、トランジスタ８のベース・エミッタ間電圧ＶF
は、トランジスタ８のコレクタに流れる電流ＩC1によっ
て決定されるので、電流増幅率βが変化すると、電流Ｉ
C1が変化し、電圧ＶFが変化するため、電流増幅率βが
クランプ回路２のクランプ電位に影響を与えている。
は、トランジスタ８のコレクタに流れる電流ＩC1によっ
て決定されるので、電流増幅率βが変化すると、電流Ｉ
C1が変化し、電圧ＶFが変化するため、電流増幅率βが
クランプ回路２のクランプ電位に影響を与えている。
このため、このようなホワイトクリップ回路を半導体集
積回路で多量生産した場合、トランジスタ26の電流増幅
率βの不均一によってホワイトクリップレベルが不揃い
になる欠点がある。
積回路で多量生産した場合、トランジスタ26の電流増幅
率βの不均一によってホワイトクリップレベルが不揃い
になる欠点がある。
そこで、この発明は、トランジスタの製造上の電流増幅
率βの不均一性を補償してホワイトクリップレベルの均
一化を図ったホワイトクリップ回路を提供することを目
的とする。
率βの不均一性を補償してホワイトクリップレベルの均
一化を図ったホワイトクリップ回路を提供することを目
的とする。
この発明のホワイトクリップ回路は、第１図に例示する
ように、電源電圧（ＶCC）を分圧する分圧回路（抵抗1
4、16、18）によってベース電圧が設定された第１のト
ランジスタ（８）にコンデンサ（10）及び抵抗（12）か
らなる直列回路を接続し、前記コンデンサと前記抵抗の
接続点に複合映像信号を受け、この複合映像信号のシン
クチップレベルを一定レベルにクランプさせ、一定レベ
ルにシンクチップレベルをクランプさせた前記複合映像
信号を前記第１のトランジスタと前記コンデンサの接続
点から取り出すクランプ回路（２）と、エミッタを共通
にした第２及び第３のトランジスタ（26、28）からなる
トランジスタ対を設置し、このトランジスタ対のエミッ
タ側に第１の定電流源（30）を接続し、かつ前記第３の
トランジスタのベースと基準電位点との間に第２の定電
流源（46）を接続し、この第２の定電流源と電源との間
にエミッタを前記第２の定電流源側にして第４のトラン
ジスタ（40）を直列に接続するとともに、この第４のト
ランジスタのベースに前記第３のトランジスタのコレク
タを接続し、前記第２のトランジスタに第５のトランジ
スタ（58）を直列に接続し、この第５のトランジスタを
通して取り出した前記第２のトランジスタのベース電流
と同等の電流を第１の電流ミラー回路（トランジスタ6
0、62）を通して前記第２のトランジスタのベースに流
し込む電流供給回路（56）を設置し、前記第３のトラン
ジスタのベースと共通に接続されている前記第４のトラ
ンジスタのエミッタ側から出力が取り出される全帰還差
動増幅器（４）と、第６及び第７のトランジスタ（32、
34）のエミッタを共通にしてなるトランジスタ対を設置
し、このトランジスタ対のエミッタ側に第３の定電流源
（44）を接続し、前記トランジスタ対に能動負荷として
第２の電流ミラー回路（トランジスタ36、38）を接続
し、前記第７のトランジスタのベースと前記電源との間
に第８のトランジスタ（42）を接続するとともに、前記
第７のトランジスタのベースと基準電位点との間に第４
の定電流源（48）を接続し、前記第６のトランジスタの
ベースと前記電源との間に前記全帰還差動増幅器の前記
第４のトランジスタを共通に接続し、かつこの第４のト
ランジスタのベースに前記第６のトランジスタのコレク
タを接続し、前記第６のトランジスタのベースに前記第
４のトランジスタのエミッタ側から前記全帰還増幅器の
出力である前記複合映像信号が加えられるとともに、前
記第８のトランジスタのベースに前記クランプ回路の前
記分圧回路からクリップ電圧が加えられ、前記複合映像
信号の上限レベルを前記クリップ電圧でクリップさせ、
前記第４のトランジスタのエミッタ側からホワイトレベ
ルが一定レベルに設定された複合映像信号出力を取り出
すようにしたクリップ回路（６）とを備えたことを特徴
とする。
ように、電源電圧（ＶCC）を分圧する分圧回路（抵抗1
4、16、18）によってベース電圧が設定された第１のト
ランジスタ（８）にコンデンサ（10）及び抵抗（12）か
らなる直列回路を接続し、前記コンデンサと前記抵抗の
接続点に複合映像信号を受け、この複合映像信号のシン
クチップレベルを一定レベルにクランプさせ、一定レベ
ルにシンクチップレベルをクランプさせた前記複合映像
信号を前記第１のトランジスタと前記コンデンサの接続
点から取り出すクランプ回路（２）と、エミッタを共通
にした第２及び第３のトランジスタ（26、28）からなる
トランジスタ対を設置し、このトランジスタ対のエミッ
タ側に第１の定電流源（30）を接続し、かつ前記第３の
トランジスタのベースと基準電位点との間に第２の定電
流源（46）を接続し、この第２の定電流源と電源との間
にエミッタを前記第２の定電流源側にして第４のトラン
ジスタ（40）を直列に接続するとともに、この第４のト
ランジスタのベースに前記第３のトランジスタのコレク
タを接続し、前記第２のトランジスタに第５のトランジ
スタ（58）を直列に接続し、この第５のトランジスタを
通して取り出した前記第２のトランジスタのベース電流
と同等の電流を第１の電流ミラー回路（トランジスタ6
0、62）を通して前記第２のトランジスタのベースに流
し込む電流供給回路（56）を設置し、前記第３のトラン
ジスタのベースと共通に接続されている前記第４のトラ
ンジスタのエミッタ側から出力が取り出される全帰還差
動増幅器（４）と、第６及び第７のトランジスタ（32、
34）のエミッタを共通にしてなるトランジスタ対を設置
し、このトランジスタ対のエミッタ側に第３の定電流源
（44）を接続し、前記トランジスタ対に能動負荷として
第２の電流ミラー回路（トランジスタ36、38）を接続
し、前記第７のトランジスタのベースと前記電源との間
に第８のトランジスタ（42）を接続するとともに、前記
第７のトランジスタのベースと基準電位点との間に第４
の定電流源（48）を接続し、前記第６のトランジスタの
ベースと前記電源との間に前記全帰還差動増幅器の前記
第４のトランジスタを共通に接続し、かつこの第４のト
ランジスタのベースに前記第６のトランジスタのコレク
タを接続し、前記第６のトランジスタのベースに前記第
４のトランジスタのエミッタ側から前記全帰還増幅器の
出力である前記複合映像信号が加えられるとともに、前
記第８のトランジスタのベースに前記クランプ回路の前
記分圧回路からクリップ電圧が加えられ、前記複合映像
信号の上限レベルを前記クリップ電圧でクリップさせ、
前記第４のトランジスタのエミッタ側からホワイトレベ
ルが一定レベルに設定された複合映像信号出力を取り出
すようにしたクリップ回路（６）とを備えたことを特徴
とする。
したがって、この発明は、全帰還差動増幅器のクランプ
回路側のトランジスタに、電流供給回路から電流増幅率
βの不揃いによって変化するベース電流分を供給するこ
とにより、クランプ回路側の電位変化を抑制している。
回路側のトランジスタに、電流供給回路から電流増幅率
βの不揃いによって変化するベース電流分を供給するこ
とにより、クランプ回路側の電位変化を抑制している。
以下、この発明の実施例を図面を参照して詳細に説明す
る。
る。
第１図はこの発明のホワイトクリップ回路の実施例を示
し、第２図に示すホワイトクリップ回路と同一部分には
同一符号を付してある。
し、第２図に示すホワイトクリップ回路と同一部分には
同一符号を付してある。
第１図に示すように、このホワイトクリップ回路には、
入力端子20に加えられる複合映像信号のシンクチップレ
ベルを一定レベルにクランプするクランプ回路２、この
このクランプ回路２でシンクチップレベルが一定の設定
された複合映像信号を通過させる全帰還差動増幅器４、
この全帰還差動増幅器４を通して出力される複合映像信
号の上限レベルをクリップさせるクリップ回路６が設置
されている。クランプ回路２では、電源電圧ＶCCを分圧
する抵抗14、16、18からなる分圧回路を通してベース電
圧が設定された第１のトランジスタ８にコンデンサ10及
び抵抗12からなる直列回路が接続され、コンデンサ10と
抵抗12の接続点に入力端子20を通して加えられる複合映
像信号を受け、この複合映像信号のシンクチップレベル
を一定レベルにクランプさせる。
入力端子20に加えられる複合映像信号のシンクチップレ
ベルを一定レベルにクランプするクランプ回路２、この
このクランプ回路２でシンクチップレベルが一定の設定
された複合映像信号を通過させる全帰還差動増幅器４、
この全帰還差動増幅器４を通して出力される複合映像信
号の上限レベルをクリップさせるクリップ回路６が設置
されている。クランプ回路２では、電源電圧ＶCCを分圧
する抵抗14、16、18からなる分圧回路を通してベース電
圧が設定された第１のトランジスタ８にコンデンサ10及
び抵抗12からなる直列回路が接続され、コンデンサ10と
抵抗12の接続点に入力端子20を通して加えられる複合映
像信号を受け、この複合映像信号のシンクチップレベル
を一定レベルにクランプさせる。
また、全帰還差動増幅器４には、エミッタを共通にした
第２及び第３のトランジスタ26、28からなるトランジス
タ対が設置され、このトランジスタ対のエミッタ側には
第１の定電流源30が接続されている。トランジスタ26の
コレクタと電源の正電圧側との間に第５のトランジスタ
58が直列に接続され、トランジスタ26のベース電流と同
等の電流をトランジスタ58を以て取り出し、この電流を
第１の電流ミラー回路を成すトランジスタ60、62を通し
てトランジスタ26のベースに流し込む電流供給回路56が
設置されている。
第２及び第３のトランジスタ26、28からなるトランジス
タ対が設置され、このトランジスタ対のエミッタ側には
第１の定電流源30が接続されている。トランジスタ26の
コレクタと電源の正電圧側との間に第５のトランジスタ
58が直列に接続され、トランジスタ26のベース電流と同
等の電流をトランジスタ58を以て取り出し、この電流を
第１の電流ミラー回路を成すトランジスタ60、62を通し
てトランジスタ26のベースに流し込む電流供給回路56が
設置されている。
また、トランジスタ28のベースと基準電位点との間には
第２の定電流源46が接続されているとともに、そのベー
スには、コレクタ側から取り出された出力信号が第４の
トランジスタ40のベース・エミッタ間を通して全帰還さ
れている。
第２の定電流源46が接続されているとともに、そのベー
スには、コレクタ側から取り出された出力信号が第４の
トランジスタ40のベース・エミッタ間を通して全帰還さ
れている。
そして、クリップ回路６には、第６及び第７のトランジ
スタ32、34のエミッタを共通にしたトランジスタ対が設
置され、このトランジスタ対のエミッタ側には第３の定
電流源44が接続されている。また、トランジスタ対のコ
レクタ側には能動負荷としてトランジスタ36、38からな
る第２の電流ミラー回路が接続されている。さらに、ト
ランジスタ34のベースと電源の正電圧側との間には第８
のトランジスタ42のコレクタ・エミッタ間が直列に接続
されているとともに、トランジスタ34のベースと基準電
位点との間には第４の定電流源48が接続されている。ま
た、トランジスタ42のベースには、クランプ回路２の分
圧回路を成す抵抗14、16の中点から取り出された直流電
圧が加えられ、映像信号のクリップレベルが設定されて
いる。
スタ32、34のエミッタを共通にしたトランジスタ対が設
置され、このトランジスタ対のエミッタ側には第３の定
電流源44が接続されている。また、トランジスタ対のコ
レクタ側には能動負荷としてトランジスタ36、38からな
る第２の電流ミラー回路が接続されている。さらに、ト
ランジスタ34のベースと電源の正電圧側との間には第８
のトランジスタ42のコレクタ・エミッタ間が直列に接続
されているとともに、トランジスタ34のベースと基準電
位点との間には第４の定電流源48が接続されている。ま
た、トランジスタ42のベースには、クランプ回路２の分
圧回路を成す抵抗14、16の中点から取り出された直流電
圧が加えられ、映像信号のクリップレベルが設定されて
いる。
この電流供給回路56は、トランジスタ26のコレクタ側に
トランジスタ26と同一のトランジスタ58を等価素子とし
て設置するとともに、このトランジスタ58で得られる電
流をトランジスタ26のベースに供給するトランジスタ6
0、62からなる電流ミラー回路を設置したものである。
トランジスタ26と同一のトランジスタ58を等価素子とし
て設置するとともに、このトランジスタ58で得られる電
流をトランジスタ26のベースに供給するトランジスタ6
0、62からなる電流ミラー回路を設置したものである。
即ち、全帰還差動増幅器４は、トランジスタ26のベース
にクランプ回路２の出力点であるトランジスタ８のエミ
ッタ側を接続して複合映像信号を受け、トランジスタ28
のベース側にそのコレクタ側から取り出された出力信号
を受けることにより、複合映像信号を通過させる全帰還
増幅器を構成しており、また、この全帰還差動増幅器４
を通して得られる前記複合映像信号は、その上限レベル
をクリップさせるクリップ回路６に加えられている。
にクランプ回路２の出力点であるトランジスタ８のエミ
ッタ側を接続して複合映像信号を受け、トランジスタ28
のベース側にそのコレクタ側から取り出された出力信号
を受けることにより、複合映像信号を通過させる全帰還
増幅器を構成しており、また、この全帰還差動増幅器４
を通して得られる前記複合映像信号は、その上限レベル
をクリップさせるクリップ回路６に加えられている。
以上の構成に基づき、その動作を説明する。
トランジスタ26に流れる電流ＩC2は、トランジスタ58に
流れるので、トランジスタ58には電流ＩC1を流すに必要
なベース電流ＩBが流れる。すなわち、トランジスタ26
と等価なトランジスタ58によって、トランジスタ26に流
れるベース電流ＩBが算出さる。
流れるので、トランジスタ58には電流ＩC1を流すに必要
なベース電流ＩBが流れる。すなわち、トランジスタ26
と等価なトランジスタ58によって、トランジスタ26に流
れるベース電流ＩBが算出さる。
このベース電流ＩBは、トランジスタ60、62で構成され
る電流ミラー回路の電流ミラー効果により、トランジス
タ62に流れ、トランジスタ26のベースに供給される。
る電流ミラー回路の電流ミラー効果により、トランジス
タ62に流れ、トランジスタ26のベースに供給される。
特に、トランジスタ26とトランジスタ58は、同一半導体
チップ上で等価的に形成できるので、各トランジスタ2
6、58のベース電流ＩBを等しくでき、トランジスタ26の
ベース電流を精度よく保証することができる。
チップ上で等価的に形成できるので、各トランジスタ2
6、58のベース電流ＩBを等しくでき、トランジスタ26の
ベース電流を精度よく保証することができる。
この結果、トランジスタ８に流れる電流ＩC1に対するベ
ース電流ＩBの影響が回避され、トランジスタ26の電流
増幅率βによる影響を皆無にすることができ、クランプ
電位の不揃いを保証することができ、均一なホワイトク
リップレベルを維持することができ、映像品質を高める
ことができる。
ース電流ＩBの影響が回避され、トランジスタ26の電流
増幅率βによる影響を皆無にすることができ、クランプ
電位の不揃いを保証することができ、均一なホワイトク
リップレベルを維持することができ、映像品質を高める
ことができる。
その他のクランプ回路２、差動増幅器４およびクリップ
回路６の動作は、第２図に示したホワイトクリップ回路
と同様であるので、その説明を省略する。
回路６の動作は、第２図に示したホワイトクリップ回路
と同様であるので、その説明を省略する。
以上説明したように、この発明によれば、クランプ回路
を以て複合映像信号にシンクチップレベルを一定レベル
にクランプさせた後、この映像信号を全帰還差動増幅器
を通してクリップ回路に加えて、その上限レベルをクリ
ップさせるとともに、全帰還差動増幅器のクランプ回路
側のトランジスタにベース電流を電流供給回路を以て補
償しているので、トランジスタの電流増幅率βの不揃い
によるホワイトクリップレベルの製品間の不揃いを抑制
でき、映像再生機器に用いて画像品質の向上を図ること
ができる。
を以て複合映像信号にシンクチップレベルを一定レベル
にクランプさせた後、この映像信号を全帰還差動増幅器
を通してクリップ回路に加えて、その上限レベルをクリ
ップさせるとともに、全帰還差動増幅器のクランプ回路
側のトランジスタにベース電流を電流供給回路を以て補
償しているので、トランジスタの電流増幅率βの不揃い
によるホワイトクリップレベルの製品間の不揃いを抑制
でき、映像再生機器に用いて画像品質の向上を図ること
ができる。
第１図はこの発明のホワイトクリップ回路の実施例を示
す回路図、第２図は一般的なホワイトクリップ回路を示
す回路図、第３図は複合映像信号を示す説明図である。 ＶCC……電源電圧 ２……クランプ回路、４……全帰還差動増幅器 ６……クリップ回路 ８……第１のトランジスタ 10……コンデンサ 12……抵抗 14、16、18……抵抗（分圧回路） 26……第２のトランジスタ 28……第３のトランジスタ 30……第１の定電流源 32……第６のトランジスタ 34……第７のトランジスタ 36、38……トランジスタ（第２の電流ミラー回路） 40……第４のトランジスタ 42……第８のトランジスタ 44……第３の定電流源 46……第２の定電流源 48……第４の定電流源 56……電流供給回路 58……第５のトランジスタ 60、62……トランジスタ（第１の電流ミラー回路）
す回路図、第２図は一般的なホワイトクリップ回路を示
す回路図、第３図は複合映像信号を示す説明図である。 ＶCC……電源電圧 ２……クランプ回路、４……全帰還差動増幅器 ６……クリップ回路 ８……第１のトランジスタ 10……コンデンサ 12……抵抗 14、16、18……抵抗（分圧回路） 26……第２のトランジスタ 28……第３のトランジスタ 30……第１の定電流源 32……第６のトランジスタ 34……第７のトランジスタ 36、38……トランジスタ（第２の電流ミラー回路） 40……第４のトランジスタ 42……第８のトランジスタ 44……第３の定電流源 46……第２の定電流源 48……第４の定電流源 56……電流供給回路 58……第５のトランジスタ 60、62……トランジスタ（第１の電流ミラー回路）
Claims (1)
- 【請求項１】電源電圧を分圧する分圧回路によってベー
ス電圧が設定された第１のトランジスタにコンデンサ及
び抵抗からなる直列回路を接続し、前記コンデンサと前
記抵抗の接続点に複合映像信号を受け、この複合映像信
号のシンクチップレベルを一定レベルにクランプさせ、
一定レベルにシンクチップレベルをクランプさせた前記
複合映像信号を前記第１のトランジスタと前記コンデン
サの接続点から取り出すクランプ回路と、 エミッタを共通にした第２及び第３のトランジスタから
なるトランジスタ対を設置し、このトランジスタ対のエ
ミッタ側に第１の定電流源を接続し、かつ前記第３のト
ランジスタのベースと基準電位点との間に第２の定電流
源を接続し、この第２の定電流源と電源との間にエミッ
タを前記第２の定電流源側にして第４のトランジスタを
直列に接続するとともに、この第４のトランジスタのベ
ースに前記第３のトランジスタのコレクタを接続し、前
記第２のトランジスタに第５のトランジスタを直列に接
続し、この第５のトランジスタを通して取り出した前記
第２のトランジスタのベース電流と同等の電流を電流ミ
ラー回路を通して前記第２のトランジスタのベースに流
し込む電流供給回路を設置し、前記第３のトランジスタ
のベースと共通に接続されている前記第４のトランジス
タのエミッタ側から出力が取り出される全帰還差動増幅
器と、 第６及び第７のトランジスタのエミッタを共通にしてな
るトランジスタ対を設置し、このトランジスタ対のエミ
ッタ側に第３の定電流源を接続し、前記トランジスタ対
に能動負荷として電流ミラー回路を接続し、前記第７の
トランジスタのベースと前記電源との間に第８のトラン
ジスタを接続するとともに、前記第７のトランジスタの
ベースと基準電位点との間に第４の定電流源を接続し、
前記第６のトランジスタのベースと前記電源との間に前
記全帰還差動増幅器の前記第４のトランジスタを共通に
接続し、かつこの第４のトランジスタのベースに前記第
６のトランジスタのコレクタを接続し、前記第６のトラ
ンジスタのベースに前記第４のトランジスタのエミッタ
側から前記全帰還増幅器の出力である前記複合映像信号
が加えられるとともに、前記第８のトランジスタのベー
スに前記クランプ回路の前記分圧回路からクリップ電圧
が加えられ、前記複合映像信号の上限レベルを前記クリ
ップ電圧でクリップさせ、前記第４のトランジスタのエ
ミッタ側からホワイトレベルが一定レベルに設定された
複合映像信号出力を取り出すようにしたクリップ回路
と、 を備えたことを特徴とするホワイトクリップ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59278727A JPH0736610B2 (ja) | 1984-12-28 | 1984-12-28 | ホワイトクリツプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59278727A JPH0736610B2 (ja) | 1984-12-28 | 1984-12-28 | ホワイトクリツプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61157176A JPS61157176A (ja) | 1986-07-16 |
| JPH0736610B2 true JPH0736610B2 (ja) | 1995-04-19 |
Family
ID=17601355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59278727A Expired - Lifetime JPH0736610B2 (ja) | 1984-12-28 | 1984-12-28 | ホワイトクリツプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0736610B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0828835B2 (ja) * | 1986-08-12 | 1996-03-21 | ソニー株式会社 | ビデオ信号のセットアップ回路 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53126210A (en) * | 1977-04-11 | 1978-11-04 | Hitachi Ltd | Direct current restorer |
| JPS5593376A (en) * | 1979-01-10 | 1980-07-15 | Hitachi Denshi Ltd | White clip circuit |
| JPS568913A (en) * | 1979-07-05 | 1981-01-29 | Matsushita Electric Ind Co Ltd | Signal clamping circuit |
| JPS5761384A (en) * | 1980-09-30 | 1982-04-13 | Toshiba Corp | Image signal processing circuit |
| JPS58159070A (ja) * | 1982-03-16 | 1983-09-21 | Matsushita Electric Ind Co Ltd | クランプ回路 |
| JPS5993376A (ja) * | 1982-11-18 | 1984-05-29 | Matsushita Electric Ind Co Ltd | プリンタ |
-
1984
- 1984-12-28 JP JP59278727A patent/JPH0736610B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61157176A (ja) | 1986-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4004242A (en) | Apparatus for supplying symmetrically limited bidirectional signal currents | |
| US4059808A (en) | Differential amplifier | |
| US4567444A (en) | Current mirror circuit with control means for establishing an input-output current ratio | |
| KR870002693B1 (ko) | 증폭기 장치 | |
| JPS60205618A (ja) | カスコード接続電流源回路配置 | |
| US3909738A (en) | Amplifier device | |
| US3629717A (en) | Circuit arrangement for stabilizing against variations in temperature and supply voltage | |
| US4019121A (en) | Circuit arrangement for producing a compensated current | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH0736610B2 (ja) | ホワイトクリツプ回路 | |
| US3899743A (en) | Biasing circuit for multistage transistor amplifiers | |
| US3876955A (en) | Biasing circuit for differential amplifier | |
| US5376900A (en) | Push-pull output stage for amplifier in integrated circuit form | |
| US4573019A (en) | Current mirror circuit | |
| US4628249A (en) | Power supply having a predetermined value of input impedance | |
| JP2828836B2 (ja) | 帰還型増幅器のバイアス回路 | |
| JP2754824B2 (ja) | 定電圧回路 | |
| JP2557552B2 (ja) | ピーククリップ回路 | |
| EP0099464A1 (en) | High frequency amplifier | |
| JPS6155805B2 (ja) | ||
| JPH0823784B2 (ja) | クランプ回路 | |
| JP3221058B2 (ja) | 整流回路 | |
| JP2931713B2 (ja) | クランプ回路 | |
| JPH06164262A (ja) | 飽和防止回路 | |
| JPH0716138B2 (ja) | 増幅回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |