JPH0736807A - 通信制御方法 - Google Patents

Abstract

(57)【要約】 【構成】 通信データの先頭には、通信データの情報量
を示す長さ情報が付加されている。このような通信デー
タを受信した場合は、先ず、割込みによるデータ転送を
行い、プロセッサ１０が、長さ情報から受信される通信
データの情報量を判定する。その後はＤＭＡ制御回路７
１の指示に基づき、通信制御回路７２が受信データを次
格納部にＤＭＡ転送する。 【効果】 データ転送時のプロセッサの負担が軽減さ
れ、その結果、通信制御部を多重化することも容易とな
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は受信した通信データをメ
モリ等の次格納部に転送する通信制御方法に関する。

【０００２】

【従来の技術】通信制御における送信・受信のデータ転
送は、一般に、プログラム割込みにより実行する方法
と、ＤＭＡ（ダイレクトメモリアクセス）制御を利用し
て実行する方法の２通りの方法がある。先ず、プログラ
ム割込みによるデータ転送では、通信プログラムを実行
するプロセッサが、データの送受信を行う通信制御部を
直接制御する。例えば、データを外部装置より受信した
場合、その受信を行う通信制御部からプロセッサに対し
て割込み信号を送出し、プロセッサは、この割込み信号
によって、受信データを通信制御部から次のデータ格納
部に対してデータ転送するよう制御を行う。即ち、プロ
グラム割込みによるデータ転送は、プロセッサが直接デ
ータ転送を行う方法である。

【０００３】一方、ＤＭＡ制御を利用してデータ転送を
行う方法は、ＤＭＡ制御回路がデータ転送を行う方法で
あり、次にこれを説明する。図２は、このような通信制
御方法を説明するための通信制御部を主体とした情報処
理システムのブロック図である。図のシステムは、ＣＰ
Ｕ（プロセッサ）１０、通信制御部２０、主記憶装置３
０、バス４０、外部装置５０、通信回線６０の構成を示
している。

【０００４】プロセッサ１０は、通信制御等、各種の制
御を行う中央処理装置である。通信制御部２０は、プロ
セッサ１０からの指示により、外部装置４０と主記憶装
置３０等との間の通信データの送受信制御を行う装置で
あり、ＤＭＡ制御回路２１と、通信制御回路２２とで構
成されている。ＤＭＡ制御回路２１は、ＤＭＡ転送制御
を行う機能を有し、通信制御回路２２は、外部装置５０
からの通信データをバッファに受信し、ＤＭＡ転送を行
う機能を有している。

【０００５】主記憶装置３０は、プロセッサ１０の実行
するプログラム等を格納すると共に、通信制御回路２２
のバッファに一時格納された通信データを、バス４０を
介して受け取り、これを格納する通信データの次格納部
を構成している。また、バス４０は、プロセッサ１０と
通信制御部２０および主記憶装置３０を接続し、これら
の間でデータ転送等を行うためのシステムバスである。
外部装置５０は、パーソナルコンピュータやモデム等か
らなり、通信データを通信回線６０を介して通信制御回
路２２に送信したり、通信制御回路２２から通信データ
を受信したりする機能を有している。また、通信回線６
０は、外部装置５０と通信制御部２０を接続するデータ
転送路であり、シリアルデータを転送するよう構成され
ている。

【０００６】次に、このように構成された情報処理シス
テムにおける通信制御動作を説明する。通信プログラム
を実行するプロセッサ１０が、通信制御部２０の通信制
御回路２２をデータ転送可能な状態に設定し、この状態
でデータの転送要求が発生すると、通信制御回路２２
は、データ転送要求信号ＲＥＱ−２をＤＭＡ制御回路２
１に送出する。

【０００７】ＤＭＡ制御回路２１は、このデータ転送要
求信号ＲＥＱ−２を受けて、プロセッサ１０に対し、デ
ータ転送要求信号ＲＥＱ−１を送出する。プロセッサ１
０は、ＤＭＡ転送が可能な場合は、応答信号ＡＣＫ−１
を返し、ＤＭＡ制御回路２１は、この応答信号ＡＣＫ−
１により、通信制御回路２２に対し、応答信号ＡＣＫ−
２を返す。このようなデータ転送のハンドシェークによ
り、通信制御回路２２は、データ送信であれば、データ
転送元からのパラレルデータをバス４０を介して受け取
り、これをシリアルデータとして外部装置５０に送出
し、受信であれば、外部装置５０からのデータをバス４
０を介してデータ転送先に送出する。

【０００８】

【発明が解決しようとする課題】ところで、今日では、
複数の外部装置５０との通信制御、即ち通信制御の多重
化を行うことが行われている。このような場合、通信制
御部２０がその多重化された数だけ備えられ、各自の通
信制御部２０が自分の受け持つ通信制御を行っている。
しかしながら、このように通信制御部２０が複数備えら
れていた場合に、上記のプログラム転送を行うことを考
えた場合、プロセッサ１０への負担が大きく、通信処理
のオーバヘッドが生じ、その結果、通信制御以外の入出
力処理等への妨げとなることから、装置全体の性能低下
となってしまっていた。

【０００９】一方、ＤＭＡ転送による方法では、受信動
作を実行している間は、相手先からのデータ量がどの程
度の大きさかを判断する手段がなく、従って、ＤＭＡ転
送も無駄な余裕時間を必要とし、その結果、この方法で
も通信制御部の多重化は困難であった。

【００１０】即ち、通常、外部装置５０からのデータは
調歩同期方式で受信を行っており、この場合は、一般の
通信プロトコルでは転送の終結が不明である。そのた
め、従来の通信制御方法では、受信データを確実に受け
取れるよう、そのシステム毎に予めＤＭＡ転送時間を設
定し、この設定時間はＤＭＡ転送を行うよう構成してい
た。従って、通常はこの設定時間と実際のデータ転送時
間には本来は無断な余裕時間が存在する。そして、この
ようなＤＭＡ転送を行っている時間はバス４０が占有さ
れるため、通信制御部２０を多重化した場合、一つの通
信制御部２０がＤＭＡ転送を行っている間は他の通信制
御部２０や通信制御以外のアクセス元は処理を行うこと
ができない。その結果、システムとしての性能低下を招
き、上記のように、通信制御部の多重化を行うことは困
難であった。

【００１１】本発明は、上記従来の問題点を解決するた
めになされたもので、通信制御部を多重化した場合のシ
ステムの性能低下を防止することのできる通信制御方法
を提供することを目的とする。

【００１２】

【課題を解決するための手段】第１発明の通信制御方法
は、通信データの先頭に、当該通信データの情報量を示
す長さ情報を付加し、前記通信データを受信した場合、
先ず、前記長さ情報をプロセッサが読込んで、当該通信
データの情報量を判定し、その後は、前記判定した情報
量に基づき、前記通信データを、次格納部にダイレクト
メモリアクセス転送することを特徴とするものである。

【００１３】第２発明の通信制御方法は、通信データの
先頭に、当該通信データの情報量を示す長さ情報を付加
し、前記通信データを受信した場合、前記長さ情報デー
タを含む当該通信データの全てを前記受信部より次格納
部にダイレクトメモリアクセス転送すると共に、前記長
さ情報データを前記次格納部に格納した時点でプロセッ
サに対して割込みを発生する割込み発生回路を設け、前
記割込み発生回路から割込みが発生した場合、前記プロ
セッサは、次格納部より前記長さ情報データを読込むと
共に、当該通信データの情報量から前記割込み発生時よ
り前記通信データのダイレクトメモリアクセス転送終了
時までの転送時間を算出し、前記転送時間に基づき、前
記通信データのダイレクトメモリアクセス転送終了を判
定することを特徴とするものである。

【００１４】第３発明の通信制御方法は、第２発明にお
いて、長さ情報から算出した転送時間が経過した場合、
プロセッサは、当該長さ情報から読取った転送データの
情報量と、実際に転送した情報量とを照合し、前記長さ
情報から読取った転送データの情報量より実際に転送し
た情報量が不足する場合は、その不足分に対応した転送
時間を算出し、再度、この転送時間で不足分の転送デー
タをダイレクトメモリアクセス転送することを特徴とす
るものである。

【００１５】

【作用】第１発明の通信制御方法においては、通信デー
タを外部装置より受信した場合、その受信データは通信
制御回路のバッファに一時格納される。そして、受信デ
ータの、例えば先頭の１バイト目で割込みを発生させ、
これによりプロセッサは割込みによるデータ転送を行
い、受信される通信データの情報量を判定し、その値を
ＤＭＡ制御回路のカウンタにセットする。その後は、通
信制御回路が受信された通信データをＤＭＡ転送し、カ
ウンタが所定の値となった時点で転送終了と判断する。

【００１６】また、第２発明の通信制御方法において
は、通信データを外部装置より受信した場合は、上記第
１発明と同様に、その受信データは通信制御回路のバッ
ファに一時格納される。そして、受信データは最初から
ＤＭＡ転送されて主記憶装置等の次格納部に格納され
る。また、長さ情報が転送されて時点で割込み発生回路
から割込みが発生する。これにより、プロセッサは次格
納部をアクセスし、その長さ情報を読込むと共にソフト
タイマを起動する。そして、長さ情報に基づき転送時間
を算出し、この転送時間をソフトタイマで計測する。所
定の転送時間が経過すると、プロセッサは受信した通信
データのＤＭＡ転送が終了したと判断する。

【００１７】第３発明の通信制御方法においては、上記
第２発明でソフトタイマによる所定の転送時間が経過し
た場合、プロセッサは長さ情報から判定した情報量と、
実際に転送した情報量とを照合する。そして、この照合
で、実際に転送した情報量が不足した場合は、その不足
分に対応する転送時間を算出し、この転送時間に基づ
き、再度不足分の通信データのＤＭＡ転送を行う。

【００１８】

【実施例】以下、本発明の実施例を図面を用いて詳細に
説明する。図１は本発明の通信制御方法を説明するため
のシーケンスチャートであるが、この説明に先立ち、本
発明の通信制御方法を適用する情報処理システムの説明
を行う。

【００１９】図３は、その情報処理システムのブロック
図である。図のシステムは、ＣＰＵ（プロセッサ）１
０、主記憶装置３０、バス４０、外部装置５０、通信回
線６０、通信制御部７０の構成を示しており、プロセッ
サ１０〜通信回線６０の構成は従来と同様であるため、
ここでの説明は省略する。通信制御部７０は、従来と同
様に、ＤＭＡ制御回路７１と、通信制御回路７２とで構
成されている。また、ＤＭＡ制御回路７１には、ＤＭＡ
転送量をカウントするためのカウンタ７１ａが設けら
れ、通信制御回路７２には、外部装置５０からのデータ
を受信するためのバッファ７２ａと、後述する受信デー
タにおける長さ情報の受信時に割込みを発生させる割込
み発生部７２ｂを備えている。

【００２０】次に、本実施例の通信制御方法の前提とな
る受信データのフォーマットを説明する。図４に、その
受信フォーマットを示す。即ち、本実施例では、外部装
置５０から受信するデータには、予めその先頭の２バイ
トは、受信データの情報量を示す長さ情報を示すプロト
コルとなっている。尚、この長さ情報は、実際には、全
受信データから長さ情報の２バイトを引いた値のバイト
数が示されている。本実施例では、受信データはこのよ
うなプロトコルとなっており、このようなデータを受信
した場合の情報処理装置の動作を図１を参照して次に説
明する。

【００２１】先ず、プロセッサ１０により、ＤＭＡ制御
回路７１を設定する。この設定は、システムの初期設定
動作であり、ＤＭＡ転送モードか割込みによる転送モー
ドかを設定するといった処理を指している。ここでは、
ＤＭＡ制御回路７１に対してＤＭＡモードを設定する。
但し、ここでは、まだＤＭＡ制御回路７１から出力され
るリクエスト信号をマスクするよう設定し、プロセッサ
１０へのＤＭＡリクエストを禁止しておく。尚、この理
由は、ノイズ等によってＤＭＡ制御回路７１が誤動作
し、その結果、ＤＭＡリクエストが開始されないように
するためである。

【００２２】次に、プロセッサ１０は通信制御回路７２
の設定を行う。この設定もシステムとしての初期設定で
あり、ここでもモード設定はＤＭＡモードに設定する。
また、プロセッサ１０は、通信制御回路７２を受信可能
とし（図１中、ＲＸ Ｅｎａｂｌｅ）、更に、バッファ
７２ａに受信データが格納された場合、割込み発生部７
２ｂから最初の２バイト分は割込みを発生させ、３バイ
ト目以降は、ＤＭＡ制御回路７１に対してリクエスト信
号を発生させるよう設定する

【００２３】このような設定により、通信制御回路７２
は、受信データを受けた場合、最初の１バイト受信で割
込み発生部７２ｂからプロセッサ１０に対して割込み信
号が発生し（ＲＸ ＩＮＴ）、プロセッサ１０は、この
割込みに基づき、バッファ７２ａに格納されている長さ
情報の読込みを行う（ＲＸ ＲＥＡＤ）。そして、次の
２バイト目でも、割込み発生部７２ｂは割込みを発生し
（ＲＸ ＩＮＴ）、これによりプロセッサ１０は、上記
の場合と同様に、その受信データの読込みを行う（ＲＸ
ＲＥＡＤ）。尚、ここで、２バイトの長さ情報を１バ
イトずつ処理するのは、プロセッサ１０の処理が１バイ
トずつ行われるからである。

【００２４】そして、プロセッサ１０は、読み込んだ２
バイトの長さ情報から、それ以降のデータ量が判明する
ため、その転送バイト数をＤＭＡ制御回路７１のカウン
タ７１ａにセットする。その後、プロセッサ１０は、Ｄ
ＭＡ制御回路７１のＤＭＡリクエスト禁止を解除し（Ｄ
ＭＡ Ｅｎａｂｌｅ）、ＤＭＡ制御回路７１は、通信制
御回路７２からのリクエスト信号（ＲＥＱ ＲＸ）に対
して、応答信号（ＡＣＫ ＲＸ）を返し、それ以降のデ
ータを主記憶装置３０に対してＤＭＡ転送する。

【００２５】また、ＤＭＡ制御回路７１のカウンタ７１
ａは、通信制御回路７２からのリクエスト信号に基づ
き、セットされたカウント値からカウントダウンを行
い、カウント値が“０”になった時点で、通信制御回路
７２に対してカウンタ割込みを発生させる（カウンタ
ＩＰＴ）。通信制御回路７２は、このカウンタ割込みに
より、ＤＭＡデータ転送を終了し、割込み発生部７２ｂ
は、プロセッサ１０に対してＤＭＡ転送終了の割込みを
発生させる（ＩＮＴ）。これにより、プロセッサ１０
は、通信制御回路７２に対して受信禁止状態とする（Ｒ
Ｘ Ｄｉｓａｂｌｅ）と共に、ＤＭＡ制御回路７１に対
しても、ＤＭＡ動作禁止状態とする（ＤＭＡ Ｄｉｓａ
ｂｌｅ）。

【００２６】このように、上記第１実施例では、受信デ
ータの先頭に含まれる長さ情報から受信されるデータの
情報量を判定し、その情報量に基づき、その後のデータ
をＤＭＡ転送するようにしたので、受信データのＤＭＡ
転送を無駄な余裕時間なしに、最短時間で終了させるこ
とができる。その結果、ＤＭＡ転送によるバスの占有時
間を短くすることができるため、通信制御部７０の多重
化も容易に達成することができる。

【００２７】次に、第２の実施例を説明する。図５は、
第２実施例の通信制御方法を実施するための情報処理シ
ステムのブロック図である。図のシステムは、ＣＰＵ
（プロセッサ）１０、主記憶装置３０、バス４０、外部
装置５０、通信回線６０、通信制御部８０の構成を示し
ており、プロセッサ１０〜通信回線６０の構成は上記第
１の実施例および従来と同様であるため、ここでの説明
は省略する。

【００２８】通信制御部８０は、ＤＭＡ制御回路８１
と、通信制御回路８２と、割込み発生回路８３とで構成
されている。また、ＤＭＡ制御回路８１には、ＤＭＡ転
送量をカウントするためのカウンタ８１ａが設けられ、
通信制御回路８２には、外部装置５０からのデータを受
信するためのバッファ８２ａが設けられている。そし
て、割込み発生回路８３は、受信データの先頭に位置す
る長さ情報を主記憶装置３０に転送した時点で、プロセ
ッサ１０に対して割込みを発生させる機能を備えてい
る。尚、この第２の実施例においても、その受信データ
の先頭の２バイトは長さ情報が位置するよう通信プロト
コルに設定されており、これは上記第１の実施例と同様
であるため、ここでの説明は省略する。

【００２９】更に、プロセッサ１０は、割込み発生回路
８３からの割込みを受け付けた場合に、タイマ動作を行
うためのソフトタイマ１０ａを備えている。尚、このソ
フトタイマ１０ａは、プログラム等で構成されているも
のである。

【００３０】次に、上記システムにおける通信制御方法
を説明する。図６は、そのシーケンスチャートである。
先ず、本実施例においても、その受信データは図４に示
すように、先頭の２バイトがデータ量を表す長さ情報と
なっている。

【００３１】このようなデータを受信する場合、プロセ
ッサ１０は、ＤＭＡ制御回路８１をＤＭＡモードにセッ
トし、更に、カウンタ８１ａには、設定可能な最大カウ
ント数をセットする。そして、ＤＭＡ制御回路８１およ
び通信制御回路８２をイネーブルとする。その後、通信
制御回路８２は、ＤＭＡ制御回路８１に対してリクエス
ト信号を送出し（ＲＥＱ ＲＸ）、ＤＭＡ制御回路８１
から応答信号が返されると（ＡＣＫ ＲＸ）、バッファ
８２ａから主記憶装置３０にＤＭＡ転送を開始する。

【００３２】そして、受信データの長さ情報である２バ
イトが転送されると、カウンタ８１ａの値により、ＤＭ
Ａ制御回路８１は、割込み発生回路８３に対して、割込
み信号を発生するよう指示し、割込み発生回路８３は、
これに基づきプロセッサ１０に対して割込み信号（ＩＮ
Ｔ）を送出する。尚、この時点でも、受信データのＤＭ
Ａ転送は継続して行われている。プロセッサ１０は、こ
の割込み信号に基づき、主記憶装置３０をアクセスして
転送されている受信データの長さ情報を読込み、そのデ
ータ内容に基づき、その後転送されるデータ量を判定
し、このデータ量と転送速度に基づいて転送終了までの
時間を算出し、この時間でソフトタイマ１０ａをセット
し、起動する。

【００３３】ソフトタイマ１０ａの設定時間が経過する
と（ステップＳ１）、プロセッサ１０は、ＤＭＡ転送が
終了したと判定し、ＤＭＡ制御回路８１のカウンタ８１
ａの値をリードし、転送前に設定した値より、示してい
る値を引き算し、実際に行われた転送バイト数を計算す
る（ステップＳ２）。そして、その計算結果の値と、最
初の長さ情報の値とを比較し（ステップＳ３）、一致し
ていた場合のみデータ転送終了とみなし、受信動作を終
了させる。即ち、通信制御回路８２の受信動作を禁止す
る（ＲＸ Ｄｉｓａｂｌｅ）と共に、ＤＭＡ制御回路８
１に対してＤＭＡモードを解除する。

【００３４】一方、ステップＳ３において、長さ情報に
より算出したバイト数とカウンタ８１ａでのバイト数が
不足していた場合、プロセッサ１０は、再度ＤＭＡ転送
を行う（ステップＳ４）。即ち、上記の動作を繰り返
す。そして、ステップＳ２に戻って、再度実際の転送バ
イト数を算出し、データが一致するまで、この動作を繰
り返す。

【００３５】このように、上記第２の実施例では、受信
データを全てＤＭＡ転送し、かつ、その転送を行いなが
ら転送時間を算出し、この算出した転送時間に基づき転
送終了を判定するようにしたので、例えば、プロセッサ
１０への割込みが発生した場合に、その割込み処理がリ
アルタイムに実行されないシステムでも適用可能であ
る。即ち、割込み処理が若干遅れた場合でも、その間受
信データの転送処理は行われているため、転送終了まで
の時間には影響がないものである。

【００３６】尚、上記各実施例では、受信データの先頭
２バイトを長さ情報としたが、この値に限定されるもの
ではなく、受信データのデータ量を表せる値であれば、
そのバイト数には特に限定はないものである。また、上
記第２実施例では転送時間の計測にソフトタイマ１０ａ
を用いたが、このタイマに限定されるものではなく、転
送時間の経過が判定できるものであれば、どんなもので
も適用可能である。更に、上記各実施例では、次格納部
として主記憶装置３０の場合を説明したが、この他に
も、外部記憶装置等、種々の転送先であっても同様の効
果を奏する。

【００３７】

【発明の効果】以上説明したように、第１発明の通信制
御方法によれば、通信データの先頭に、その通信データ
の情報量を示す長さ情報を付加し、当該通信データを受
信した場合は、長さ情報を割込みによるデータ転送を行
って、転送する情報量を判定し、それ以降は判定した情
報量に基づきＤＭＡ転送を行うようにしたので、受信デ
ータの転送を最短時間で行うことができ、従って、プロ
セッサの負担も最小限抑えることができる。その結果、
通信制御部の多重化を容易に実現することができる。

【００３８】第２発明の通信制御方法によれば、通信デ
ータの先頭に、通信データの長さ情報を付加し、この通
信データを受信した場合、その全てのデータを次格納部
にＤＭＡ転送すると共に、長さ情報を転送した時点で割
込みを行い、プロセッサはその割込みに基づいて次格納
部から長さ情報を読込み、その情報量から転送時間を算
出し、この転送時間に基づきデータ転送終了を判定する
ようにしたので、上記第１発明と同様に、プロセッサの
負担を軽減し、通信制御部の多重化を容易に実現するこ
とができると共に、割込み処理がリアルタイムに行われ
ないシステムであっても適用可能である。

【００３９】第３発明の通信制御方法によれば、上記第
２発明において、プロセッサは長さ情報から判定した情
報量と、実際に転送した情報量とを照合し、実際に転送
した情報量が不足した場合は、その不足分に対応する転
送時間を算出し、再度、不足分のＤＭＡ転送を行うよう
にしたので、上記第２発明の効果に加えて、何らかの原
因により算出した転送時間内にデータ転送が終了しなか
った場合等でも確実にデータ転送を行うことができる。

【図面の簡単な説明】

【図１】本発明の通信制御方法における第１実施例のシ
ーケンスチャートである。

【図２】従来の通信制御方法を実施するための情報処理
システムの要部ブロック図である。

【図３】本発明の通信制御方法における第１実施例を実
施するための情報処理システムの要部ブロック図であ
る。

【図４】本発明の通信制御方法における通信データの受
信フォーマットを示す説明図である。

【図５】本発明の通信制御方法における第２実施例を実
施するための情報処理システムの要部ブロック図であ
る。

【図６】本発明の通信制御方法における第２実施例のシ
ーケンスチャートである。

【符号の説明】

１０ プロセッサ（ＣＰＵ） １０ａ ソフトタイマ ７１、８１ ＤＭＡ制御回路 ７２、８２ 通信制御回路 ８３ 割込み発生回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】 通信データの先頭に、当該通信データの
   情報量を示す長さ情報を付加し、 前記通信データを受信した場合、先ず、前記長さ情報を
   プロセッサが読込んで、当該通信データの情報量を判定
   し、 その後は、前記判定した情報量に基づき、前記通信デー
   タを、次格納部にダイレクトメモリアクセス転送するこ
   とを特徴とする通信制御方法。
2. 【請求項２】 通信データの先頭に、当該通信データの
   情報量を示す長さ情報を付加し、 前記通信データを受信した場合、前記長さ情報データを
   含む当該通信データの全てを前記受信部より次格納部に
   ダイレクトメモリアクセス転送すると共に、 前記長さ情報データを前記次格納部に格納した時点でプ
   ロセッサに対して割込みを発生する割込み発生回路を設
   け、 前記割込み発生回路から割込みが発生した場合、前記プ
   ロセッサは、次格納部より前記長さ情報データを読込む
   と共に、当該通信データの情報量から前記割込み発生時
   より前記通信データのダイレクトメモリアクセス転送終
   了時までの転送時間を算出し、 前記転送時間に基づき、前記通信データのダイレクトメ
   モリアクセス転送終了を判定することを特徴とする通信
   制御方法。
3. 【請求項３】 長さ情報から算出した転送時間が経過し
   た場合、プロセッサは、当該長さ情報から読取った転送
   データの情報量と、実際に転送した情報量とを照合し、 前記長さ情報から読取った転送データの情報量より実際
   に転送した情報量が不足する場合は、その不足分に対応
   した転送時間を算出し、 再度、この転送時間で不足分の転送データをダイレクト
   メモリアクセス転送することを特徴とする請求項２記載
   の通信制御方法。