JPH0736814A - データ転送制御装置 - Google Patents

Abstract

(57)【要約】 【目的】ＣＰＵの能力を下げることなく、大量の連続デ
ータ転送を行えるデータ転送制御装置の提供する。 【構成】外部記憶装置とのインターフェースと、バッフ
ァメモリとのインターフェースと、データ処理デバイス
へのデータ転送用インターフェースと、バッファメモリ
へのアクセスの調停手段を持ったデータ転送制御装置を
構成する。 【効果】大量のデータ転送を必要とするマルチメディア
機器やＴＶゲーム機等のシステムパフォーマンスを向上
させることができる。また、システムの小型化、低価格
化が実現できる。また、低速のＣＰＵが使用できる。さ
らに、ＴＶのように表示期間と非表示期間が周期的に出
現するような機器と不定期にデータを必要とする機器等
へのデータの振り分けが効率的に行なえる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はマルチメディア機器やＴ
Ｖゲーム機等に使用され、磁気記憶装置や光学記憶装置
等の大容量の外部記憶装置上のデータをバッファリング
して、システム内の各種データ処理装置に分配するデー
タ転送制御装置に関する。

【０００２】

【従来の技術】従来の情報機器では、図１３のように、
ＣＰＵ６０１，ＤＭＡコントローラ７０１，主記憶装置
６０２，入出力装置７０２等がＣＰＵバス６０４に接続
された構成のシステムがある。このようなシステムで
は、ＣＰＵ６０１もしくはＤＭＡコントローラ７０１の
ようなＣＰＵによって許可を与えられた装置が、単一の
ＣＰＵバス６０４を通して入出力装置７０２や主記憶装
置６０２の間でデータ転送を行なっていた。

【０００３】一方、デジタイズされた画像データを画素
単位で受け取ってリアルタイムに再生する画像再生装置
では、画像表示期間中にデータが欠けると画像が不完全
なものになる。従って、画像表示期間の間は画像再生装
置が常にデータを受け取れる状態にある必要がある。そ
のため、従来の手法では、画像再生装置に専用のフレー
ムバッファメモリを持たせて、書き込みはＣＰＵ等によ
り画像表示とは非同期に行ない、読み込みは画像表示に
同期して画像再生装置が行なうような構成をとる必要が
あった。この従来の方法では、マルチメディアシステム
のように、画像再生装置や音声再生装置等のデータ処理
装置において必要とするデータを遅滞なく渡せるように
するには、上述の例のように各々のデータ処理装置に専
用のバッファメモリを設けて、主記憶またはＣＰＵを介
してあらかじめ一括して転送しておき、各データ処理装
置でタイミングを取ってバッファメモリよりデータを抽
出して使用するような手法を取っていた。

【０００４】

【発明が解決しようとする課題】しかしながら、図１３
に示した従来の技術では、データ転送の間、ＣＰＵバス
が占有され続け、他の作業に使用することが出来ないと
いう問題があった。また、各入出力装置へのデータの振
り分けを、ＣＰＵがその都度判断するため、多種のデバ
イス間でダイナミックなデータ転送を頻繁に行なう必要
のあるＴＶゲーム機やマルチメディア機器では、ＣＰＵ
の処理時間がデータ転送及びデータ転送に関わる判断に
支配され、システムの能力が著しく低下する問題があっ
た。

【０００５】さらに、扱うデータ量が多いマルチメディ
アシステムでは、従来の手法ではＣＰＵバスがデータ処
理装置へのデータ転送に占有される時間が過大になり、
システムの運用に支障を来たすため、データを時間的に
間引く等の処理を行なわなければならず、情報の品質を
上げることが難しかった。また、各データ処理装置では
遅滞なくデータを得るために専用のバッファメモリを必
要とし、さらに、データを読み込むタイミングを調節す
る必要があった。特に、マルチメディアシステムでは画
像再生装置と音声再生装置等、他のデータ処理装置とタ
イミングを合わせるなどのより複雑な処理を必要とし
た。また、圧縮画像データを伸張して再生するようなシ
ステムにおいて、メモリアクセスを効率的に行なうに
は、圧縮画像データの圧縮率を多少犠牲にしても、デー
タを固定長にして周期的にデータを読み込む等する必要
があった。

【０００６】そこで、本発明ではＣＰＵの能力を下げる
ことなく大量の連続データ転送を行なえるデータ転送制
御装置の提供を目的とする。また、ＣＰＵバスとは独立
に複数あるデータ処理装置に対して、各データ処理装置
に必要なタイミングに合わせてデータを分配できるデー
タ転送制御装置を提供することを目的とする。

【０００７】

【課題を解決するための手段】本発明のデータ転送制御
装置は、磁気記憶装置等の外部記憶装置を接続してデー
タを授受する外部記憶装置制御手段である外部インタフ
ェースと、前記外部インタフェースより読み込まれたデ
ータを格納する目的の半導体記憶装置であるバッファメ
モリを接続してデータを授受する記憶装置制御手段であ
るバッファインタフェースと、上記バッファメモリとデ
ータを授受する他の半導体装置であるシステムデバイス
とのデータ通信手段であるシステムインタフェースと、
バッファメモリとの間でデータの授受を行なうべくバッ
ファインタフェースに対して発行される、複数あるいは
１つのアクセス要求を調停し、アクセスの許可を与える
要求調停手段であるアービタとからなるデータ転送制御
装置において、該外部インタフェースは外部記憶装置か
らデータを受け取ると前記アービタに対して、前記バッ
ファメモリにデータを書き込むべくアクセス要求及び前
記バッファメモリのアドレスを発行し、該システムイン
タフェースは前記システムデバイスよりデータ授受要求
があると前記アービタに対して、前記バッファメモリか
らデータを読み込むかあるいは前記バッファメモリにデ
ータを書き込むべく、アクセス要求及び前記バッファメ
モリのアドレスを発行し、該アービタは上記のようにし
て発行される各アクセス要求の間での優先順位を定めて
おり、基準信号によって規定する時間間隔おきに、発行
されている全アクセス要求を調停し、優先順位がより高
位である１つのアクセス要求に対して許可を与え、該バ
ッファインタフェースは上記アービタが許可を与えたア
クセス要求に従って、前記バッファメモリにアクセスす
るように構成されることを特徴とする。

【０００８】また、前記バッファメモリに対してリフレ
ッシュを実行すべくアクセス要求を発行するリフレッシ
ュ要求手段であるリフレッシュタイマを内蔵し、該リフ
レッシュタイマは基準信号によって規定する時間間隔お
きに前記アービタに対し、前記バッファメモリをリフレ
ッシュすべくアクセス要求を発行することを特徴とす
る。

【０００９】また、上記アービタが制御信号もしくはレ
ジスタの設定等による外部からの指定によって、各アク
セス要求の間で定める優先順位をプログラマブルに可変
することを特徴とする。

【００１０】また、上記バッファインタフェースと上記
アービタが少なくとも２個ずつそれぞれ同数だけあっ
て、該バッファインタフェースはそれぞれに独立したバ
ッファメモリを接続して独立にアクセスし、特定の１つ
の該アービタは、特定の１つの前記バッファインタフェ
ースを通したバッファメモリへのアクセスに対する許可
を与えられるように１対１に組み合わされ、前記外部イ
ンタフェース及び前記システムインタフェースは、同時
に任意のただ１つのアービタに対してアクセスを要求す
ることを特徴とする。

【００１１】また、上記バッファメモリのアドレスのう
ちの数ビットを記憶する記憶手段である指標レジスタ
を、上記システムインタフェース、あるいは、上記外部
インタフェースおよび上記システムインタフェースと１
対１に対応して同数だけ持ち、前記システムインタフェ
ースによるアクセス要求が前記アービタによって許可さ
れると、前記バッファインタフェースは要求が許可され
た外部インタフェースあるいはシステムインタフェース
によって指示されるアドレスに前記指標レジスタに記憶
されているビットを付加したアドレスで前記バッファメ
モリにアクセスすることを特徴とする。

【００１２】本発明の別のデータ転送制御装置は、磁気
記憶装置や光学記憶装置等の外部記憶装置にデータを置
き、読み出して複数個あるシステムデバイスに分配する
ようにしてなるデータ転送制御装置において、バッファ
メモリと接続してこれを制御し、バッファメモリへのア
クセス指示を受けてアクセスを行なうバッファインタフ
ェースと、バッファメモリへのアクセス要求を受けてこ
れを調停し、アクセス要求の発行元に対してアクセス許
可を、また、前記バッファインタフェースに対してアク
セス指示を発行する要求調停手段であるアービタと、前
記外部記憶装置と接続してデータの授受を行ない、外部
記憶装置より受け取ったデータをバッファメモリへ格納
すべく前記アービタに対してバッファメモリへのアクセ
ス要求とバッファメモリへのアクセスアドレスを発行
し、アクセス許可を受けると前記バッファインタフェー
スとの間でデータの授受を行なう外部インタフェース
と、前記特定複数個あるシステムデバイスと１対１に接
続してデータの授受を行ない、システムデバイスへ引き
渡すデータをバッファメモリより読み込むべく、または
システムデバイスより受け取ったデータをバッファメモ
リへ書き込むべく前記アービタに対してバッファメモリ
へのアクセス要求及びバッファメモリへのアクセスアド
レスを発行し、アクセス許可を受けると前記バッファイ
ンタフェースとの間でデータ授受を行なう複数のシステ
ムインタフェースとを具備し、前記アービタは前記バッ
ファメモリへのアクセスサイクルに同期し、内部に定め
て持つ優先順位に従ってアクセス要求間で調停を行な
い、アクセスサイクルごとに、発行されているうちで優
先順位が最高位の１つのアクセス要求に対してアクセス
許可を発行し、同時に、前記バッファインタフェースに
対してアクセス指示を発行し、前記バッファインタフェ
ースはアクセス指示を受けると、アクセス許可を与えら
れたアクセス要求の発行元よりアドレスを受け取り、そ
のアドレスをもってバッファメモリにアクセスし、アク
セス要求の発行元との間でデータの授受を行なうことを
特徴とする。

【００１３】また、前記アービタは制御信号もしくはレ
ジスタの設定等の外部からの指示により、各アクセス要
求の間で定める優先順位をプログラマブルに変更可能で
あることを特徴とする。

【００１４】また、前記バッファインタフェースを複数
個有し、それぞれ独立にバッファメモリと接続してこれ
を制御し、前記アービタは前記バッファインタフェース
と１対１に対応して同数あり、前記システムインタフェ
ース及び前記外部インタフェースは、任意の１つのアー
ビタに対して選択的にアクセス要求を発行することを特
徴とする。

【００１５】また、バッファメモリへのアクセスアドレ
スのうちの数ビットを記憶する指標レジスタを、前記シ
ステムインタフェース、あるいは、前記システムインタ
フェース及び前記外部インタフェースからなるアクセス
要求の発行元の総数と同じ数だけ、１対１に対応させて
具備し、前記バッファインタフェースは前記アービタに
よるアクセス指示を受けると、アクセス許可を与えられ
たアクセス要求の発行元によって指示されたアドレス
に、対応している前記指標レジスタに記憶されている数
ビットを付加したアドレスでバッファメモリにアクセス
することを特徴とする。

【００１６】また、前記複数のシステムインタフェース
に１対１に接続されるシステムデバイスの少なくとも一
つは、デジタイズされた画像データを画素単位で受け取
ってリアルタイムに再生する画像再生装置であることを
特徴とする。

【００１７】このとき、前記アービタは、少なくとも画
像の表示期間中は前記システムデバイスのうち、画像再
生装置へのデータ転送要求を最優先と定めていることを
特徴とする。

【００１８】本発明のさらに別のデータ転送制御装置
は、磁気記憶装置や光学記憶装置等の外部記憶装置にデ
ータを置き、読み出して特定複数個あるシステムデバイ
スに分配するようにしてなり、前記システムデバイスは
少なくともデジタイズされた画像データを画素単位で受
け取ってリアルタイムに再生する画像再生装置と、デジ
タイズされ圧縮された画像データの１まとまりを受け取
って伸張し前記画像再生装置に画素単位にリアルタイム
に転送する圧縮画像伸張装置と、デジタイズされた音声
データを受け取って再生する音声再生装置とを含んでい
るシステムにおいて、バッファメモリと接続してこれを
制御し、アクセス指示を受けてアクセスを行なうバッフ
ァインタフェースと、バッファメモリへのアクセス要求
を受けてこれを調停し、アクセス要求の発行元に対して
アクセス許可を、また、前記バッファインタフェースに
対してアクセス指示を発行する要求調停手段であるアー
ビタと、前記アービタに対してバッファメモリのリフレ
ッシュを行なうべく、リフレッシュ要求を発行するリフ
レッシュタイマと、外部記憶装置と接続してデータの授
受を行ない、外部記憶装置より受け取ったデータをバッ
ファメモリへ格納すべく前記アービタに対してバッファ
メモリへのアクセス要求とバッファメモリへのアクセス
アドレスを発行し、アクセス許可を受けると前記バッフ
ァインタフェースとの間でデータの授受を行なう外部イ
ンタフェースと、複数個ある前記システムデバイスと１
対１に接続してデータ授受を行ない、システムデバイス
へ引き渡すデータをバッファメモリより読み込むべく、
またはシステムデバイスより受け取ったデータをバッフ
ァメモリへ書き込むべく前記アービタに対してバッファ
メモリへのアクセス要求及びバッファメモリへのアクセ
スアドレスを発行し、アクセス許可を受けると前記バッ
ファインタフェースとの間でデータ授受を行なうシステ
ムインタフェースとを具備し、前記リフレッシュタイマ
は画像の水平同期信号に同期した周期で、バッファメモ
リに必要とされる回数／期間以上となる回数のリフレッ
シュ要求を画像の帰線期間内に発行し、前記アービタは
前記バッファメモリへのアクセスサイクルに同期し、画
像の帰線期間中は少なくとも、バッファメモリのリフレ
ッシュ動作、音声再生装置へのデータ転送、圧縮画像伸
張装置へのデータ転送、外部記憶装置から読み込んだデ
ータの書き込みの順と定めた優先順位に従って、また、
画像の表示期間中は、少なくとも、画像再生装置へのデ
ータ転送、圧縮画像伸張装置へのデータ転送、外部記憶
装置から読み込んだデータの書き込みの順と定めた優先
順位に従って、アクセス要求間で調停を行ない、アクセ
スサイクルごとに、発行されているうちで優先順位が最
高位の１つのアクセス要求に対してアクセス許可を発行
し、同時に、前記バッファインタフェースに対してアク
セス指示を発行し、前記バッファインタフェースは前記
画像再生装置が１画素を表示する基本クロックサイクル
であるドットサイクルをアクセスサイクルとして、アク
セス指示を受けると、アクセス許可を与えられたアクセ
ス要求の発行元よりアドレスを受け取り、そのアドレス
をもってバッファメモリにアクセスし、アクセス要求の
発行元との間でデータの授受を行ない、また、アクセス
許可を与えられたアクセス要求がリフレッシュ要求であ
った場合はリフレッシュ動作を行なうことを特徴とす
る。

【００１９】

【実施例】図１は、本発明のデータ転送制御装置の第１
の実施例を示す構成図である。

【００２０】１０３は、ハードディスクやＣＤ−ＲＯＭ
等のデータ蓄積媒体による外部記憶装置である。この外
部記憶装置１０３には、例えば、システム内で用いるデ
ータ等を格納しておくことができる。

【００２１】１０２は、外部記憶装置１０３とデータを
授受する外部記憶装置制御手段（以下、外部インタフェ
ースと略記する）で、ＳＣＳＩまたはＩＳＤＮ等のイン
タフェース規格に準じている。

【００２２】１０５は、外部記憶装置１０３から読み込
んだデータを記憶しておく目的の半導体記憶装置（以
下、バッファメモリと略記する）である。このバッファ
メモリ１０５は、例えば、外部記憶装置１０３の格納デ
ータをシステムデバイス１０９に転送する目的でバッフ
ァリングするように用いることができる。この場合、バ
ッファメモリ１０５は、半導体記憶装置等の外部記憶装
置に比して、より高速な記憶媒体であり、外部記憶装置
１０３のアクセススピードと、システムデバイス１０９
のアクセススピードとの差を吸収することができる。ま
た、外部記憶装置１０３から読み込んだデータをバッフ
ァメモリ１０５に記憶しておくことで、システムデバイ
ス１０９からのデータ要求に対して高速に対応できるよ
うになる。

【００２３】１０４は、上記バッファメモリ１０５を接
続してデータを授受する記憶装置制御手段（以下、バッ
ファインタフェースと略記する）である。１０９は、バ
ッファメモリ１０５とデータを授受する他の半導体装
置、データ処理装置等（以下、システムデバイスと略記
する）で、バッファメモリ１０５のデータを読み込んで
処理する。１１０は、上記システムデバイス１０９との
通信手段（以下、システムインタフェースと略記する）
である。

【００２４】１０６は、上記バッファメモリ１０５との
間でデータの授受を行なうべく発行されるアクセス要求
を調停し、アクセス許可を与える要求調停手段（以下、
アービタと略記する）である。

【００２５】１０７は、外部インタフェース１０２がア
ービタ１０６に発行するアクセス要求、及び、アービタ
１０６が外部インタフェース１０２に発行するアクセス
許可等の制御信号である。また、１０８は、システムイ
ンタフェース１１０がアービタ１０６に発行するアクセ
ス要求及び、アービタ１０６がシステムインタフェース
１１０に発行するアクセス許可等の制御信号である。

【００２６】１１１は、外部インタフェース１０２とア
ービタ１０６との間でデータ及びアドレスを授受するデ
ータバスである。１１２は、システムインタフェース１
１０とアービタ１０６との間でデータ及びアドレスを授
受するデータバスである。

【００２７】外部インタフェース１０２は、外部記憶装
置１０３からデータを受け取り、かつ、そのデータをバ
ッファメモリ１０５に転送するよう指示されていると、
レジスタに保持されているアドレスでバッファメモリ１
０５にデータを書き込むべく、アービタ１０６にアクセ
ス要求を発行するとともに、アドレス及びデータを発行
する。外部記憶装置１０３から読み込まれたデータは、
バッファメモリ１０５に転送されなくても、ＣＰＵまた
は、ＣＰＵバスを通して他のデバイスに転送されてもよ
いことは明白である。

【００２８】システムデバイス１０９は、データの授受
を必要とするとシステムインタフェース１１０に要求を
発行する。

【００２９】システムインタフェース１１０は、レジス
タに保持されているアドレスで、バッファメモリ１０５
との間でデータを授受するべくアービタ１０６にアクセ
ス要求を発行する。

【００３０】アービタ１０６は、基準信号によって規定
する一定の周期で、外部インタフェース１０２からのア
クセス要求１０７とシステムインタフェース１１０から
のアクセス要求１０８を受け付け、発行されている全要
求を優先順位に従って調停し、最高位の優先度を持つア
クセス要求に対してバッファメモリ１０５へのアクセス
権を与える。以下、アクセス要求の発行元を要求発行
者、要求発行者のうちアクセス許可を与えた特定の一つ
を調停勝利者という。アクセス要求を受けなかった時に
はアクセス許可及びアクセス指示を発行しない。

【００３１】バッファインタフェース１０４は、アクセ
ス指示を受けると、それにしたがってバッファメモリ１
０５に決まったタイミングでアクセスする。例えば、外
部インタフェース１０２にアクセス権が与えられたアク
セスサイクルにおいて書き込みが要求されている場合に
は、バッファインタフェース１０４は、外部インタフェ
ース１０２が発行したアドレスとデータを受け、バッフ
ァメモリ１０５に書き込む。システムインタフェース１
１０がデータを書き込むべくしてアクセス権を得たアク
セスサイクルでも同様の処理を行なう。また、例えば、
システムインタフェース１１０がデータを読み込むべく
してアクセス権を得たアクセスサイクルでは、バッファ
インタフェース１０４は、システムインタフェース１１
０が発行したアドレスで、バッファメモリ１０５よりデ
ータを読み込み、読み込んだデータを転送し、アクセス
権を得たシステムインタフェース１１０は、データを受
け、システムデバイス１０９に転送する。アクセス権が
得られないと、アービタが行なう次の調停に参加すべ
く、再度要求を発行する。

【００３２】外部インタフェース１０２、アービタ１０
６、バッファインタフェース１０４、システムインタフ
ェース１１０が同一の基準信号によって定められるタイ
ミングで動作していれば、互いの間のデータ授受にはハ
ンドシェークは不要であり、アクセス許可信号及びアク
セス指示信号をトリガにして、データ授受を行なうこと
ができる。すなわち、データドリブンのアクセスが行な
える。アクセス要求の発行及び調停及びアクセス許可と
アクセス指示の発行を１アクセスサイクル内で行ない、
次のアクセスサイクルでバッファメモリへのアクセスを
行ない、更に次のアクセスサイクルで調停勝利者との間
でデータ授受を行なうようにして構成し、これらをパイ
プラインで動作させる。すなわち、バッファメモリへの
アクセスを行なっている間に、次のアクセスサイクルの
調停を行なうようにすることも可能であり、このように
すれば、本発明のデータ転送制御装置１０１の動作速度
は、例えば、画像表示サイクルに対してそれ程高速であ
る必要はなく、また、バッファメモリ１０５のアクセス
サイクルは画像表示サイクルと同じでよい。

【００３３】このようにして、本発明のデータ転送制御
装置を用いれば、ＣＰＵバスを経由しないでデータを転
送できるため、ＣＰＵは自身が利用するデータ以外のデ
ータ転送によってバスを占有されることなく、システム
を運用することができる。しかも、バッファメモリ１０
５へのアクセスの調停を行なうことにより、外部記憶装
置１０３またはシステムデバイス１０９と、バッファメ
モリ１０５との間でデータを転送することができる。こ
のとき、アービタ１０６の定める優先順位を適宜に決め
ることで、効率的なデータ転送が行なえ、システム内に
専用の大規模なバッファメモリを持たせることなくシス
テムを運用でき、コストダウンが図れる。また、システ
ムデバイス１０９は専用のメモリを持たないことから、
メモリコントロールを行なう手段が必要なく、回路規模
を縮小できる。

【００３４】また、前述の画像再生装置を実現する場
合、画像再生装置の優先順位を最高位と定め、バッファ
メモリのアクセスサイクルが画像再生装置の画素表示サ
イクルに充分間に合う速度であるように構成することに
より、画像再生装置が必要とする画素データを遅滞なく
転送することができるため、画像再生装置に専用のフレ
ームバッファメモリを持たせる必要がない。

【００３５】さらに、データ転送制御装置１０１でデー
タ送出のタイミングを取るので、システムデバイス１０
９でデータ読み込みのタイミングをとる必要がなく、回
路がさらに単純に構成できる。

【００３６】図２は、アービタ１０６の一構成例であ
る。図２（Ｂ）は、要求調停手段１０６の回路の部分的
な構成例を示しており、２つのアクセス要求信号／Ｒｅ
ｑ１、／Ｒｅｑ２を受けて、Ｃｏｎｔｒｏｌ信号によっ
て可変の優先順位により調停を行ない、アクセス許可及
びアクセス指示を兼ねる信号／Ａｃｋ１または／Ａｃｋ
２の一方を発行する場合の例である。２０１は、Ｄ−フ
リップフロップで、クロック信号Ｃｌｋ１の立上がりエ
ッジで／Ｒｅｑ１及び／Ｒｅｑ２をラッチする。２０２
は、Ｄ−フリップフロップで、クロック信号Ｃｌｋ１の
立上がりエッジでＣｏｎｔｒｏｌ信号をラッチする。２
０３は、調停回路である。２０４は、Ｄ−フリップフロ
ップであり、クロック信号Ｃｌｋ２の立上がりエッジで
調停回路２０３の出力をラッチし、／Ａｃｋ１及び／Ａ
ｃｋ２を出力する。全体として、Ｃｌｋ１でアクセス要
求／Ｒｅｑ１、／Ｒｅｑ２及び、Ｃｏｎｔｒｏｌを取り
込み、Ｃｏｎｔｒｏｌで定める優先順位によって調停を
行ない、Ｃｌｋ２で調停結果を／Ａｃｋ１または／Ａｃ
ｋ２に発行する。ここで、／Ｒｅｑ１、／Ｒｅｑ２、／
Ａｃｋ１及び／Ａｃｋ２は、ローアクティブの信号であ
る。図２（Ｂ）では、Ｃｏｎｔｒｏｌがハイレベルの時
は／Ｒｅｑ１が、Ｃｏｎｔｒｏｌがローレベルの時は／
Ｒｅｑ２が優先順位が高い。

【００３７】図２（Ａ）は、調停を行なう様子の１例で
ある。ドットクロックは、例えば、画像再生装置におい
て画素を表示するサイクルに同期したクロック信号で、
ここではドットクロックの１サイクルをバッファのアク
セスサイクルとする。Ｃｌｋ１及びＣｌｋ２は、ドット
クロックに同期したクロック信号で、ここではドットク
ロックをシフトして生成している。Ｃｌｋ１は、アクセ
スサイクルの前半に、Ｃｌｋ２は、アクセスサイクルの
後半に立ち上がる。各サイクルに図のとおりに〜の
名前を付け、これにしたがって流れを説明する。のサ
イクルでは、／Ｒｅｑ１と／Ｒｅｑ２が同時に発行され
ていて、Ｃｌｋ１で取り込まれる。この時Ｃｏｎｔｒｏ
ｌはハイレベルであるから、／Ｒｅｑ１が優位となり、
Ｃｌｋ２で／Ａｃｋ１が発行される。この例では、／Ｒ
ｅｑ１はデータ読み込み要求である。／Ｒｅｑ１を発行
した要求発行者（以下、要求発行者１という）は、／Ａ
ｃｋ１を受けてアクセス許可が出たことを知り、バッフ
ァインタフェース１０４は、／Ａｃｋ１を受けて要求発
行者１にデータを転送するアクセス指示が出たことを知
る。また、／Ｒｅｑ２を発行した要求発行者（以下、要
求発行者２という）は、／Ａｃｋ２を受けて、アクセス
許可が出なかったことを知る。のサイクルにおける調
停結果に従って、のサイクルでバッファアクセスが行
なわれる。また、そのデータは、のサイクルで要求発
行者１に、Ｄａｔａ１に示すように転送される。

【００３８】また、のサイクルでは、次ののサイク
ルの調停が行なわれる。ここでは、／Ｒｅｑ２のみが発
行されており、Ｃｌｋ１で取り込まれる。この時、／Ｒ
ｅｑ１は発行されていないから、Ｃｏｎｔｒｏｌ信号の
レベルに関係なくＣｌｋ２で／Ａｃｋ２が発行される。
この例では、／Ｒｅｑ２はデータ書き込み要求である。
要求発行者２は、／Ｒｅｑ２と同時にデータをＤａｔａ
２に示すように発行する。バッファインタフェース１０
４は、／Ａｃｋ２によりアクセス指示を受けるとＤａｔ
ａ２を取り込み、のサイクルでバッファメモリに書き
込む。

【００３９】また、のサイクルでは、次ののサイク
ルの調停が行なわれる。ここでは、のサイクルと同じ
ことが行なわれている。調停の結果、のサイクルでバ
ッファアクセスが行なわれ、のサイクルで要求発行者
１にデータが転送される。ここでは、調停とバッファア
クセスとデータ転送をパイプラインで構成しているた
め、バッファメモリのアクセスサイクルは、ドットクロ
ックと同じサイクルで実現できている。この程度の速度
であれば、バッファメモリをダイナミックＲＡＭで構成
することが可能である。また、アクセス要求間の優先順
位を可変としているので、システムにより柔軟性を持た
せることができる。

【００４０】図３は、上述の第１の実施例に示した本発
明のデータ転送制御装置を使用した情報機器の構成例で
ある。１０１は本発明のデータ転送制御装置である。６
０１は情報機器を制御するＣＰＵである。６０２はシス
テムを構成するその他の周辺装置である。このシステム
は、周辺装置６０２を通して他のバスに接続されていて
もよい。６０３はシステムの主記憶装置である。ここで
は、ＣＰＵバスに接続しているが、いわゆるＣＰＵバス
とは別に、直接ＣＰＵに接続されていてもよい。６０４
はＣＰＵバスである。１０３は、データ転送制御装置１
０１の外部インタフェースに接続した外部記憶装置であ
る。１０５は、データ転送制御装置１０１のバッファイ
ンタフェースに接続したバッファメモリである。１０９
は、データ転送制御装置１０１のシステムインタフェー
スに接続したシステムデバイスである。

【００４１】ＣＰＵ６０１は、システムデバイス１０９
にデータ処理を指示し、データ転送制御装置１０１に外
部記憶装置１０３上のデータ読み込みアドレスとバッフ
ァメモリ１０５へのデータ格納先アドレスを指定し、デ
ータのバッファリングを指示する。また、システムデバ
イス１０９のデータ要求に対するバッファメモリ１０５
のデータ読み込み先アドレスを指定し、データバッファ
リングを指示する。データ転送制御装置１０１は、外部
記憶装置１０３にアクセスして、データを読み込み、バ
ッファメモリ１０５に書き込むことでデータをバッファ
リングする。

【００４２】システムデバイス１０９は、データを必要
とすると、データ転送制御装置１０１にバッファメモリ
１０５上のデータを要求する。データ転送制御装置１０
１は、システムデバイス１０９からデータの要求を受け
ると、内部で調停後、アクセス権を与えられた場合にお
いて、バッファメモリ１０５からデータを読み込んでシ
ステムデバイス１０９に転送する。

【００４３】データバッファリングのためのバッファメ
モリ１０５へのデータ書き込み要求とシステムデバイス
１０９へのデータ転送のためのバッファメモリ１０５か
らのデータ読み込み要求が重複する場合においても、内
部で調停を行ない優先順位の高位の要求に対してバッフ
ァメモリ１０５へのアクセス権を与えるため、外部記憶
装置１０３及びバッファメモリ１０５及びシステムデバ
イス１０９の相互の間でのタイミング設計を行なう必要
はなく、それぞれとデータ転送制御装置１０１との間で
タイミング設計を行なうことのみが必要である。

【００４４】このようにして、本発明のデータ転送制御
装置を制御すべきＣＰＵ及びＣＰＵバスとは独立に、外
部記憶装置とシステムデバイスの間でデータの授受を行
なうことができ、ＣＰＵは自身が利用するデータ以外の
データの転送によって処理時間を占有されることなくシ
ステムを運用することができる。このような構成によ
り、アービタ１０６での調停における優先順位を適当に
定めることで効率的なデータ転送が可能になる。

【００４５】具体的な例として、システムデバイス１０
９として、デジタイズされた画像データを画素単位で受
け取ってリアルタイムに再生する画像再生装置とするこ
とができる。ここで、画素単位の画像データはＲＧＢ方
式あるいはＹＵＶ等のデジタイズ方式は限定されず、ま
た、データの形式は画像再生装置が記憶している画像デ
ータに対応したパレット番号等、間接的に１つの画素情
報を示すデータであってもよいことは自明である。画像
再生装置は前述のとおり、画素単位の画像データを受け
取ってリアルタイムに再生するので、本例の如くこれに
対してバッファメモリ上のデータを直接転送する場合、
その格納データ形態は主として背景画像等の静止画であ
り、圧縮しないかまたは圧縮されていたとしてもそれは
リアルタイムに伸張可能な圧縮法によってであり、表示
期間中にデータが欠けると画像が不完全なものになる。

【００４６】図４は画像表示の周期を説明するための図
である。図４（Ａ）は１フレーム期間中の、画像表示期
間と帰線期間を画面イメージで図示したもので、斜線が
走査線を表わす。４０１は１フレーム期間を表わす。Ｈ
Ａ及びＨＣは水平帰線期間である。ＨＢは水平表示期間
である。ＶＡ及びＶＣは垂直帰線期間である。ＶＢは垂
直表示期間である。つまり、１フレーム期間４０１のう
ち、４０２の実線範囲が画像表示期間であり、その他の
部分は画像非表示期間である。画像再生装置は前述のと
おり、画像表示期間４０２の間にデータが欠けると画像
が不完全なものになるため、画像表示期間の間は常にデ
ータを受け取れる状態にある必要がある。本具体例にお
いては、画像表示期間４０２中は画像再生装置へのデー
タ転送要求を最優先と定める。これにより、画像再生装
置のデータを欠けさせないようにできる。ここで定める
画像表示期間の優先順位とは、画像再生装置が画像表示
期間中の任意の画素に画像表示を行なえるために行なう
データ転送のための調停にかかわる優先順位のことを意
味し、システムの構成によっては画面に画像が表示され
る時間に対して数画素分の時間前後することがあること
は自明である。優先順位の指定は、例えば、図２（Ｂ）
に示すＣｏｎｔｒｏｌ信号により行なうことができる。

【００４７】図４（Ｂ）は水平方向の表示同期をとる水
平同期信号（ＨＳＹＮＣ）の１例を表している。ＨＳＹ
ＮＣの立ち下がりから立ち下がりまでで１水平期間とな
る。この例では１水平期間は３４１．２５画素分の表示
時間で１水平期間になっている。そのうち、画素が２５
６画素であるとすると、前後に８５．２５画素分の時間
が非表示期間になる。この場合、少なくとも２５６画素
の画像表示期間は画像再生装置へのデータ転送が最優先
となる。この例では、１画素の表示サイクルは１８６ｎ
ｓであり、ダイナミックＲＡＭのアクセスサイクルとし
て決して高速ではなくバッファメモリをダイナミックＲ
ＡＭで構成し、画像表示と同期してバッファアクセスを
行なうことができる。

【００４８】図５は本発明のデータ転送制御装置の第２
の実施例を示す構成図であり、バッファメモリに対して
リフレッシュを実行すべくアクセス要求を発行するリフ
レッシュ要求手段（以下、リフレッシュタイマと略記す
る）を持つ場合の構成図である。

【００４９】３０１はリフレッシュタイマで、基準信号
によって規定する周期でアービタ１０６に対してバッフ
ァメモリ１０５のリフレッシュを要求する。

【００５０】アービタ１０６は、基準信号によって規定
する一定の周期で、外部インタフェース１０２からのア
クセス要求１０７とシステムインタフェース１１０から
のアクセス要求１０８とリフレッシュタイマ３０１から
のアクセス要求３０２のうちで、発行されている全要求
を優先順位に従って調停し、最高位の優先度を持つアク
セス要求に対してバッファメモリ１０５へのアクセス権
を与える。

【００５１】バッファインタフェース１０４は、アービ
タ１０６によってアクセス権を与えられたアクセス要求
がリフレッシュタイマ３０１によるリフレッシュ要求３
０２であった場合、バッファメモリ１０５をリフレッシ
ュする。

【００５２】このようにして、バッファメモリがダイナ
ミックＲＡＭである場合でも、リフレッシュを行ないな
がらデータバッファリングを行なうことができる。した
がって、バッファメモリをダイナミックＲＡＭにするこ
とで、システムの低価格化、小型化が実現できる。

【００５３】図６は本発明のデータ転送制御装置の第３
の実施例を示す構成図であり、バッファインタフェース
及びアービタを２つずつ持つ場合の例である。

【００５４】バッファインタフェース１０４１，１０４
２には、それぞれ独立してアクセスされるバッファメモ
リ１０５１，１０５２を接続し、それぞれに接続したバ
ッファメモリ１０５１または１０５２へのアクセスを行
なう。１つのアービタは、ただ１つのバッファインタフ
ェースが行なうバッファメモリへのアクセスに対するア
クセス権を発行する。

【００５５】外部インタフェース１０２及び、システム
インタフェース１１０はバッファメモリへのアクセスを
必要とすると、１回につきただ１つのアービタ１０６１
または１０６２に対してアクセス要求を発行する。アー
ビタ１０６１，１０６２は、基準信号で規定する一定周
期で、全ての発行要求の間で裁定を行ない、優先順位に
従ってアクセス権を与える。

【００５６】これにより、２つのバッファメモリを並行
して使用できる。マルチメディアシステムなど、ダイナ
ミックにデータの更新と再生を繰り返す場合、一方のバ
ッファメモリ内のデータを再生中にもう一方のバッファ
メモリ内のデータを次の再生サイクルで再生するデータ
に更新するような利用方法が可能になる。本例では、２
つのバッファメモリを並行利用する構成について説明し
たが、アービタとバッファインタフェース及び、これに
接続するバッファメモリを３つ以上持つような構成をと
ることができることは明白である。また、一つのバッフ
ァインタフェースに接続するバッファメモリは、メモリ
空間として１つであり、個体としての個数は限定されな
いことは明白である。

【００５７】図７は本発明のデータ転送制御装置の第４
の実施例を示す構成図であり、前記バッファメモリのア
ドレス内の数ビットを記憶する目的の記憶手段（以下、
指標レジスタと略記する）を持つ場合の例である。

【００５８】５０１は指標レジスタで、システムインタ
フェース１１０と１対１に対応して同数だけあり、バッ
ファメモリ１０５のアドレスの一部の数ビットを記憶す
る。

【００５９】５０２は、システムインタフェース１１０
が発行したアドレスに指標レジスタ５０１が記憶してい
るビットをつけ加えて構成したバッファメモリ１０５の
アドレスである。システムインタフェース１１０がアー
ビタ１０６によってアクセス権を与えられると、バッフ
ァインタフェース１０４はアドレス５０２によってバッ
ファメモリ１０５との間でデータ授受を行なう。

【００６０】このような構成をとることにより、バッフ
ァメモリ１０５のメモリ空間を拡張するような場合に、
システムインタフェース１１０に保持するメモリアドレ
スのビット数を拡張する必要がなくなり、既に作成され
ているソフトウェア資産の変更を最小限にしてより大き
なメモリ空間を扱うことができるようになる。また、指
標レジスタ５０１を書き換えることで、バッファメモリ
１０５のメモリ空間をブロック単位に切り替えて使用で
きるようになるため、特にマルチメディアシステムの場
合など、多種のメディアでデータを再生するような用途
で、メモリをそれぞれの用途別に明確に分割できるよう
になる。

【００６１】上述の例では、システムデバイスを１つ有
する構成例について説明した。しかし、システムデバイ
スを複数有する構成とすることも可能である。以下、シ
ステムデバイスを複数有する構成について説明する。

【００６２】図８は、本発明のデータ転送制御装置の第
５の実施例を示す構成図であり、システムインタフェー
スを２系統持つ場合の例を示している。システムインタ
フェース１１０１及び１１０２には、それぞれ独立して
動作する別個のシステムデバイス１０９１，１０９２を
接続している。システムインタフェース１１０１，１１
０２は、それぞれに接続したシステムデバイス１０９１
または１０９２との間でデータの授受の必要が生じる
と、アービタ１０６にアクセス要求を行なうとともに、
システムデバイス１０９１または１０９２が必要として
いるデータが存在するバッファメモリ１０５内のアドレ
スを発行する。

【００６３】アービタ１０６は、バッファメモリ１０５
のアクセスサイクルに同期したタイミングで、外部イン
タフェース１０２及びシステムインタフェース１０９
１，１０９２からのアクセス要求を受け、内部に定めて
持つ優先順位に従って、調停を行ない、アクセスサイク
ルごとに、発行されている内で優先順位が最高位である
１つの要求発行者に対してアクセス許可を発行し、同時
に、バッファインタフェース１０４に対して、調停勝利
者とデータ授受を行なうようアクセス指示を発行する。
また、アクセス要求を受けなかった時には、アクセス許
可及びアクセス指示を発行しない。バッファインタフェ
ース１０４は、アクセス指示を受けると、それにしたが
ってバッファメモリ１０５に決まったタイミングでアク
セスする。

【００６４】これにより、ある１回のバッファメモリ１
０５とのアクセスに付き、外部インタフェース１０２、
システムデバイス１０９１，１０９２のうちのただ１つ
とデータを授受することにより、システムデバイスが複
数であっても、それぞれが必要とするデータを転送する
ことができる。

【００６５】図９は、本発明のデータ転送制御装置の第
５の実施例の変形例を示す構成図である。この例では、
アービタ１０６は、外部インタフェース１０２及びシス
テムインタフェース１１０１及び１１０２のうちのアク
セス要求の発行元、すなわち、要求発行者のうち、アー
ビタ１０６がアクセス許可を与えた調停勝利者とバッフ
ァメモリ１０５との間でデータの授受を行なうよう指示
するアクセス指示信号１１３を、バッファインタフェー
ス１０４に対して発行する。

【００６６】また、外部インタフェース１０２からのデ
ータバス１１１と、システムインタフェース１１０１，
１１０２からのデータバス１１２１，１１２２は、バッ
ファインタフェース１０４と接続され、直接、データ及
びアドレスを授受する。このとき、どのバスとデータ及
びアドレスを授受するかは、アービタ１０６からのアク
セス指示信号１１３に従って、バッファインタフェース
１０４がバスを選択する。

【００６７】上述の第５の実施例およびその変形例で
は、システムインタフェース１１０及びそれと接続する
システムデバイス１０９が２つずつある場合を述べた
が、さらに多数のシステムインタフェースを持って、同
数のシステムデバイスと接続できることは明らかであ
る。

【００６８】上述のように、複数のシステムインタフェ
ースを有するデータ転送制御装置を用いることにより、
例えば、図３に示した情報機器の構成例において、ＣＰ
Ｕ６０１をシステムデバイス１０９１，１０９２の１種
とみなし、システムインタフェースに接続することがで
きる。このような構成とすることにより、ＣＰＵ６０１
とバッファメモリ１０５の間でデータの授受が行なえる
ようになる。

【００６９】このようにして、本発明のデータ転送制御
装置を用いれば、ＣＰＵバスを経由しないでデータを転
送できるため、ＣＰＵは、自身が利用するデータ以外の
データ転送によってバスを占有されることなくシステム
を運用することができる。しかも、バッファメモリ１０
５へのアクセスの調停を行なうことにより、複数のシス
テムデバイス１０９１及び１０９２に対してデータを転
送することができる。これにより、アービタ１０６の定
める優先順位を適宜に決めることで、効率的なデータ転
送が行なえ、システム内に特定複数個あるシステムデバ
イス１０９１及び１０９２の各々に、専用の大規模なバ
ッファメモリを持たせることなく、システムを運用で
き、コストダウンが図れる。また、システムデバイス１
０９１及び１０９２は専用のメモリを持たないことか
ら、メモリコントロールを行なう手段が必要なく、回路
規模を縮小できる。

【００７０】また、第１の実施例において具体例として
述べたように、画像再生装置をシステムデバイス１０９
１または１０９２の１つとして用いる場合では、画素単
位の画像データを受け取ってリアルタイムに再生するの
で、表示期間中にデータが欠けると画像が不完全なもの
になる。しかし、例えば、画像表示期間中は、画像再生
装置の優先順位を最高位と定めることにより、バッファ
メモリのアクセスサイクルが画像再生装置の画素表示サ
イクルに充分間に合う速度である場合、画像再生装置が
必要とする画素データを遅滞なく転送することができ
る。これにより、画像再生装置に専用のフレームバッフ
ァメモリを持たせる必要がない。また、データ転送制御
装置１０１でデータ送出のタイミングを取るので、シス
テムデバイス１０９１及び１０９２でデータ読み込みの
タイミングをとる必要がなく、回路がさらに単純に構成
できる。

【００７１】また、別の具体例としては、システムデバ
イスとして、例えば、ＴＶ受像機とＡＤＰＣＭ音声再生
装置を接続することも考えられる。このような場合、こ
れらはそれぞれ異なるフォーマットを持つデータを異な
るタイミングで必要とする。しかし、２つのシステムイ
ンタフェース１０９１，１０９２に別々に接続すること
で、タイミング設計が容易になる。

【００７２】さらに別の具体例として、アービタの優先
順位をプログラマブルに可変できる場合に付いて説明す
る。例えば、外部インタフェースに接続したＣＤ−ＲＯ
Ｍに記憶しているデジタル画像データとデジタル圧縮画
像データをバッファメモリにバッファリングして、それ
ぞれデジタル画像データは、一つのシステムインタフェ
ースに接続したビデオ信号の再生デバイスに、また、デ
ジタル圧縮画像データは、もう一つのシステムインタフ
ェースに接続したデータ伸張デバイスに転送し、データ
伸張後ビデオ信号再生デバイスに送られて画面に表示さ
れるという構成を例にあげる。

【００７３】ＴＶ受像機は、すでに図４を用いて説明し
たように、１画面を表示する表示期間と表示期間の間に
帰線期間が存在し、表示期間では連続してデータを必要
とするが、帰線期間ではデータを必要としない。この場
合、ビデオ信号再生デバイスは、ＴＶ受像機と同期して
動作するが、データ伸張デバイスは、随時データ伸張を
行なう。

【００７４】従って、ＴＶ受像機の表示期間中はデジタ
ル画像データの優先順位が最上位である必要がある。こ
れに対して、デジタル圧縮画像データは、いったんデー
タ伸張デバイスに転送されて随時伸張されるため、非表
示期間にまとめて転送するのが効率的である。そのた
め、非表示期間はデジタル圧縮画像データの優先順位を
最上位にする。

【００７５】一方、ＣＤ−ＲＯＭからのデータのバッフ
ァリングは、表示期間は画像データよりも優先順位は低
く、また、非表示期間は圧縮画像データよりも優先度は
低くすると、画像再生を途絶えることなく行なうことが
できる。しかし、データ伸張デバイスからバッファメモ
リへのデータの書き込みが、裁定によって常にデータの
読み込み要求に負けていては、再生するためのデータの
バッファリングが行なえなくなる。そのため、表示期間
に圧縮画像データの優先順位をデータバッファリングの
優先順位よりも下位に位置させるようにすると、画像デ
ータの転送の合間にデータバッファリングが行なえるよ
うになる。

【００７６】このように、システムの動作状況によって
アービタで行なう裁定の優先順位を最適な状態になるよ
うに可変させることによって、マルチメディアシステム
のように多種類のデータを遅滞なく転送する必要がある
システムのデータ転送を効率的に制御することができ
る。

【００７７】図１０は、本発明のデータ転送制御装置の
第６の実施例を示す構成図である。この実施例では、バ
ッファメモリ１０５１及びバッファメモリ１０５２から
なる２系統のバッファメモリを持ち、それと１対１に対
応して、バッファインタフェース１０４１及び１０４２
と、アービタ１０６１及び１０６２を持っている。ここ
で、アービタ１０６１及び１０６２、及びバッファイン
タフェース１０４１及び１０４２、及びバッファメモリ
１０５１及び１０５２の構成は、図９と同じであっても
よい。１０２は外部インタフェースで、１回のバッファ
アクセスにつき、バッファメモリ１０５１または１０５
２の一方に対してデータを書き込むべくアクセス要求を
発行する。１０４１，１０４２はシステムインタフェー
スで１回のバッファアクセスにつき、バッファメモリ１
０５１または１０５２の一方とデータを授受すべくアク
セス要求を発行する。１０７，１０８１，１０８２はア
クセス要求及びアクセス許可の制御信号である。１１
１，１１２１，１１２２はデータ及びアドレスのバスで
ある。

【００７８】外部インタフェース１０２は、外部記憶装
置１０３からデータを受け取り、かつ、そのデータをバ
ッファメモリ１０５１または１０５２に転送するよう指
示されていると、レジスタに保持されているアドレスで
バッファメモリ１０５１または１０５２にデータを書き
込むべくアクセス要求と、アドレス及びデータを発行す
る。この時、バッファメモリ１０５１または１０５２の
どちらに書き込むべきかをレジスタに保持していて、１
回のアクセスにつき１つのバッファメモリに対してのみ
書き込みを要求する。

【００７９】システムインタフェース１１０１，１１０
２は、各々データ処理デバイス１０９１，１０９２との
間でデータを授受する必要が発生すると、レジスタに保
持しているアドレスでバッファメモリ１０５１または１
０５２との間でデータを授受すべくアクセス要求と、ア
ドレスを発行する。この時、バッファメモリ１０５１ま
たは１０５２のどちらとデータを授受すべきかをレジス
タに保持していて、１回のアクセスにつき１つのバッフ
ァメモリに対してのみデータ授受を要求する。

【００８０】アービタ１０６１及び１０６２は、各々バ
ッファメモリ１０５１及び１０５２のアクセスサイクル
に同期したタイミングでアクセス要求を受け、内部に定
めて持つ優先順位に従って、調停を行ない、毎アクセス
サイクルにつき、発行されているうちで、優先順位が最
高位である１つの要求発行者に対してアクセス許可を発
行し、同時に、バッファインタフェース１０４１及び１
０４２に対して、調停勝利者とデータ授受を行なうよう
アクセス指示を発行する。

【００８１】バッファインタフェース１０４１及び１０
４２は、アクセス指示を受けると、それに従って各々バ
ッファメモリ１０５１及び１０５２に決まったタイミン
グでアクセスする。

【００８２】このように、アービタ１０６１及び１０６
２と、バッファインタフェース１０４１及び１０４２
は、１対１に対応しているので、図９のものと同様に構
成することができる。従って、その動作は図９で説明し
たとおりである。本例ではバッファメモリが２系統の場
合を説明しているが、２系統以上の複数系統あってもよ
いことは明白である。

【００８３】このようにして、第６の実施例として示し
た本発明のデータ転送制御装置を用いれば、異なる要求
発行者が別々のバッファメモリと同時にデータを授受で
きるため、より効率的にシステムを運用することができ
る。例えば、データ処理デバイス１０９１の一つとして
画像再生装置を接続した場合、画像再生装置が画像を表
示している最中は、データを欠けさせると画面表示が不
完全になるため、最優先的にデータを転送する必要があ
るが、１つのバッファメモリを占有させたとしても、そ
の間もう一方のバッファメモリは他の装置とのデータの
授受に使用できる。１画面表示中に、次に表示すべき画
面のデータをバッファリングしておくなどして、切り替
えて使うことで動画を再生することも可能である。

【００８４】図１１は、本発明のデータ転送制御装置の
第７の実施例を示す構成図である。５０１１乃至５０１
３は指標レジスタで、外部インタフェース１０２とシス
テムインタフェース１１０１及び１１０２を合わせた総
数と同じ数だけあって、それぞれ１対１に対応し、バッ
ファメモリ１０５へのアクセスアドレスの数ビットを記
憶している。ここでは、仮に、バッファメモリ１０５の
アドレスを１７ビットとし、指標レジスタ５０１１〜５
０１３がそのうちの１ビットを記憶しているとして説明
する。指標レジスタ５０１１は、外部インタフェース１
０２に、指標レジスタ５０１２はシステムインタフェー
ス１１０１に、指標レジスタ５０１３はシステムインタ
フェース１１０２に対応している。

【００８５】要求発行者は、１６ビットのアドレスで、
バッファメモリ１０５にアクセスすべく、アクセス要求
とアドレスを発行する。指標レジスタ５０１１〜５０１
３は、その対応する各要求発行者が発行するアドレス
に、その保持するところの１ビットを付加する。例え
ば、指標レジスタ５０１２は、システムインタフェース
１１０１が発行するアドレス１６ビットに、その保持す
るところの１ビットを付加して１７ビットにする。バッ
ファインタフェース１０４には、１７ビットのアドレス
が指示されるので、１７ビットアドレスのバッファメモ
リを制御することができる。ところが、要求発行者にと
っては、バッファメモリは１６ビットアドレスの空間で
ある。その一つ一つの空間は、もともと１７ビットアド
レス空間を指標レジスタ５０１１〜５０１３によってペ
ージングされているので、主としてＣＰＵにより指標レ
ジスタ５０１１〜５０１３を書き換えることで、全空間
にアクセスすることができる。

【００８６】このように、第７の実施例によれば、シス
テムを大幅に変更することなくバッファメモリ空間を広
げることができ、システムの拡張が容易になる。

【００８７】図１２は、本発明のデータ転送制御装置の
第８の実施例を示す構成図である。この実施例では、シ
ステムインタフェースが少なくとも３つ設けられてお
り、各システムインタフェースには、少なくとも画像再
生装置と、圧縮画像伸張装置と、音声再生装置がデータ
処理デバイスとして接続されている。１１０１〜１１０
３はシステムインタフェースである。１０９１〜１０９
３はシステムデバイスである。１０９１は画像再生装置
であり、システムインタフェース１１０１と接続してい
る。１０９２は圧縮画像伸張装置であり、システムイン
タフェース１１０２と接続してデータを受け取り、伸張
した画像データを画像再生装置１０９１に転送する。１
０９３は音声再生装置であり、システムインタフェース
１１０３と接続している。この例では、システムデバイ
スが上記３つの場合を図示しているが、その以上のシス
テムデバイスをそれと１対１に対応するシステムインタ
フェースを設けて接続することが可能であることは明白
である。

【００８８】圧縮画像伸張装置１０９２は、デジタイズ
され、主として、ランレングスやハフマン符号化等の手
法により高度に圧縮された画像データを、画像再生装置
１０９１が再生可能な画素単位のデータに伸張し、画像
再生装置１０９１にリアルタイムに転送する装置であ
る。前述のような手法で、高度に圧縮された画像データ
は、画素単位で圧縮されることは少なく、ある程度以上
のデータを１ブロックとして、ブロックごとに圧縮され
ている。従って、圧縮画像伸張装置１０９２は、少なく
とも圧縮画像データの１ブロック分のバッファメモリを
持つ。従って、圧縮画像伸張装置１０９２へのデータ転
送は画素単位に行なう必要はなく、１ブロックの圧縮画
像データを伸張するより前に、１ブロック分の圧縮画像
データを転送しておけばよい。例えば、１水平期間のデ
ータを１ラインとして１６ラインの画像データを１ブロ
ックとして圧縮した圧縮画像データを扱う場合、圧縮画
像データの転送は１６水平期間中に行なえば、遅滞なく
データを伸張し表示することができる。また、データ転
送を行なうタイミングを、例えば表示を開始する１６水
平期間前から開始するような方法をとれば、圧縮画像伸
張装置１０９２は水平同期信号に同期して画像再生装置
１０９１にデータを転送開始できるので、垂直方向の同
期をとる必要がなくなる。

【００８９】音声再生装置１０９３は、デジタイズされ
た音声データを受け取って再生する装置である。音声デ
ータの場合、画像データに比してデータ転送の頻度は少
なくてよい。例えば、サンプリング周波数３２ｋＨｚで
ＡＤＰＣＭ手法でサンプリングした４ビットの音声デー
タを扱うとすると、データ転送レートは１２８ｋｂｉｔ
／ｓｅｃ必要である。ここで、１６ビット転送を行なう
と、８ｋＨｚの周期でよいことになる。前述の図４
（Ｂ）の例で、水平同期信号が１５ｋＨｚであるから、
２水平期間に１回程度のデータ転送を行なえばよいこと
になる。この場合、音声再生装置１０９３にはデータを
バッファリングしておく手段が必要であるが、その容量
は１６ビット程度であるため、特に専用のバッファメモ
リは必要ない。

【００９０】バッファメモリ１０５は、ダイナミックＲ
ＡＭにより構成することができる。ダイナミックＲＡＭ
は、その構造上、あるレートでのリフレッシュ動作が必
要である。例えば、１６ビット×６５５３６ワード（１
Ｍビット）のダイナミックＲＡＭで、２５６回／４ｍｓ
のリフレッシュレートを必要とする製品があるが、この
場合、毎水平期間に５回のリフレッシュを行なえばよ
い。

【００９１】バッファインタフェース１０４は、画像再
生装置１０９１が１画素を表示する基本クロックサイク
ルであるドットサイクルをアクセスサイクルとして、バ
ッファメモリ１０５にアクセスする。調停勝利者のアク
セス要求がデータの授受を行なう要求であった場合は、
バッファメモリ１０５と調停勝利者の間でデータを授受
し、また、調停勝利者がリフレッシュタイマ３０１であ
った場合は、バッファメモリ１０５に対してリフレッシ
ュ動作を行なう。リフレッシュ動作は、アドレスを受け
て行なう、いわゆるＲＡＳオンリーリフレッシュサイク
ルや、ダイナミックＲＡＭに内蔵しているカウンターを
用いて行なういわゆるＣＡＳビフォアＲＡＳリフレッシ
ュサイクルなど、その方法は限定しないことは明白であ
る。

【００９２】外部インタフェース１０２及びシステムイ
ンタフェース１１０１〜１１０３の構成は、図９で説明
したものと同じである。

【００９３】リフレッシュタイマ３０１は、水平同期信
号に同期して、バッファメモリ１０５に必要とされる回
数／期間以上となる回数のリフレッシュ要求を、アービ
タ１０６に対して、画像の帰線期間内に発行する。例え
ば、前出のダイナミックＲＡＭの場合、５回／水平期間
のリフレッシュレートで充分であったから、毎水平期間
に５回のリフレッシュ要求を帰線期間に発行する。例え
ば、図４（Ｂ）で、水平同期信号の立ち下がりから６
６．２５画素分の期間は帰線期間であったから、水平同
期信号の立ち下がりに同期して、そこから５回のサイク
ルにわたってリフレッシュ要求を発行する。

【００９４】アービタ１０６は、バッファインタフェー
ス１０４がバッファメモリ１０５にアクセスするサイク
ル、すなわち、ドットサイクルに同期して、各アクセス
サイクルの調停を行ない、画像の帰線期間中は、少なく
とも、 １．バッファメモリ１０５のリフレッシュ動作、 ２．音声再生装置１０９３へのデータ転送、 ３．圧縮画像再生装置１０９２へのデータ転送、 ４．外部記憶装置１０３から読み込んだデータの書き込
み、 の順に、また、画像の表示期間中は、少なくとも １．画像再生装置１０９１へのデータ転送、 ２．圧縮画像伸張装置１０９２へのデータ転送、 ３．外部記憶装置１０３から読み込んだデータの書き込
み、 の順に優先順位を定めている。

【００９５】リフレッシュ要求は、前述のとおり、帰線
期間中に必要回数が発行されているので、調停に勝てば
必要回数のリフレッシュが行なわれる。従って、アービ
タ１０６が帰線期間中の優先順位を上記のように定めて
いることにより、必要回数のリフレッシュ動作が行なえ
る。

【００９６】音声再生装置１０９３へのデータ転送は前
述のとおり、頻度が２水平期間に１回程度行なえればよ
いため、帰線期間中にアクセス要求を発行すれば、リフ
レッシュと重なっていないサイクルにアクセス許可が発
行され、データを転送できる。例えば、毎水平期間の始
まり５回のサイクルにリフレッシュを行なう上述の例で
は、その次のサイクルにアクセス要求を発行する等のよ
うにすればよく、また、非同期にアクセス要求を発行し
アクセス許可が発行されるのを待つようにしても、帰線
期間になれば必ずデータを転送することができる。

【００９７】画像再生装置１０９１へのデータ転送は前
述のように、画像表示期間中は欠けさせることができな
いが、アービタ１０６が画像表示期間中の優先順位を上
記のように定めていることにより、画像表示期間中はど
のサイクルでも必要とされる時にデータを転送すること
ができる。

【００９８】圧縮画像再生装置１０９２へのデータ転送
は、上述の例では１６水平期間内に次に表示する１６ラ
インすなわち１ブロックの圧縮画像データを転送すれば
よい。つまり、適宜空き時間に転送すればよく、また、
データ自体が高度に圧縮されているため、画像再生装置
１０９１ほどの頻度でデータ転送を行なう必要はなく、
アービタ１０６が画像の表示期間中及び帰線期間中の優
先順位を上記のように定めていることにより、よりリア
ルタイムであることが要求される他のシステムデバイス
へのデータ転送及びリフレッシュを阻害することなく、
データを転送することができる。

【００９９】また、本発明の他の実施例の構成と組み合
わせて、例えば、バッファメモリ１０５を２系統以上持
つことも可能であり、この場合、画像再生装置１０９１
と圧縮画像伸張装置１０９２のデータを別々のバッファ
メモリにおけば、圧縮画像伸張装置１０９２へのデータ
転送には充分以上の期間が開放されることになる。外部
記憶装置１０３から読み込んだデータの書き込みは、リ
アルタイムである必要はなく、適宜空いているサイクル
に行なえばよく、アービタ１０６が画像の表示期間中及
び帰線期間中の優先順位を上述のように定めていること
により、他のシステムデバイスへのデータ転送及びリフ
レッシュを阻害することなくバッファメモリ１０５への
書き込みを行なうことができる。

【０１００】また、上述のようにバッファメモリ１０５
を２系統以上持つ構成では、複数のバッファメモリのう
ちの一つ以上において、他のアクセス要求が発行されて
いないというアクセスサイクルの頻度が多くなるため、
適宜空いているバッファメモリを選択することにより、
より、効率的にデータを書き込むことができる。

【０１０１】

【発明の効果】以上説明したように、本発明のデータ転
送制御装置は、外部記憶装置から読み込んだデータをバ
ッファメモリに格納し、各デバイスより発行されるバッ
ファメモリへのアクセス要求を調停し、各デバイスとの
間でデータを授受することにより、ＣＰＵがデータ転送
を制御せずにすみ、また、ＣＰＵバスがデータ転送に占
有されることがなくなるため、大量のデータ転送を必要
とするマルチメディア機器やＴＶゲーム機等のシステム
パフォーマンスを向上させることができる。

【０１０２】また、バッファメモリに安価で小型なＤＲ
ＡＭを使用することができるため、本データ転送制御装
置を持つシステムの小型化、低価格化が実現できる。ま
た、システムを制御するＣＰＵはバスサイクルがバッフ
ァメモリのアクセスサイクル程度のものを用いることが
できるため、低速のＣＰＵが使用できる。

【０１０３】さらに、複数のバッファメモリに同時アク
セスできることで、データの連続した更新と利用が可能
になる。また、アクセス権の優先順位を可変にできるこ
とで、ＴＶのように表示期間と非表示期間が周期的に出
現するような機器と不定期にデータを必要とする機器等
へのデータの振り分けが効率的に行なえる。さらに、指
標レジスタの利用により、用途別のメモリ空間を構築で
きる等のことにより、マルチメディアシステムが容易に
構築できる。

【０１０４】また、データ長が可変長または、データ読
み込みタイミングが周期的でない圧縮画像データの伸張
を行なうシステムにおいても、調停を行なうことでデー
タドリブンにメモリアクセスが行なえるため、メモリア
クセスの効率が良く、画像圧縮率を犠牲にしなくても済
むという効果がある。

【図面の簡単な説明】

【図１】 本発明によるデータ転送制御装置の第１の実
施例を示す構成図。

【図２】 本発明を構成する要求調停手段の一例を示す
構成図と各部の波形図。

【図３】 本発明のデータ転送制御装置を使用した情報
機器の構成図。

【図４】 画像表示の周期を説明するための図。

【図５】 本発明によるデータ転送制御装置の第２の実
施例を示す構成図。

【図６】 本発明によるデータ転送制御装置の第３の実
施例を示す構成図。

【図７】 本発明によるデータ転送制御装置の第４の実
施例を示す構成図。

【図８】 本発明によるデータ転送制御装置の第５の実
施例を示す構成図。

【図９】 本発明のデータ転送制御装置の第５の実施例
における変形例を示す構成図。

【図１０】 本発明のデータ転送制御装置の第６の実施
例を示す構成図。

【図１１】 本発明のデータ転送制御装置の第７の実施
例を示す構成図。

【図１２】 本発明のデータ転送制御装置の第８の実施
例を示す構成図。

【図１３】 従来の一般的な情報機器の構成図。

【符号の説明】

１０１ データ転送制御装置 １０２ 外部インタフェース １０３ 外部記憶装置 １０４，１０４１，１０４２ バッファインタフェース １０５，１０５１，１０５２ バッファメモリ １０６，１０６１，１０６２ アービタ １０７ 外部インタフェースによるアクセス要求 １０８，１０８１，１０８２，１０８３ システムイン
タフェースによるアクセス要求 １０９，１０９１，１０９２，１０９３ システムデバ
イス １１０，１１０１，１１０２，１１０３ システムイン
タフェース １１１，１１２，１１２１，１１２２，１１２３ デー
タバス １１３，１１３１，１１３２ アクセス指示信号 ２０１，２０２，２０４ Ｄ−フリップフロップ ２０３ 調停回路 ３０１ リフレッシュタイマ ３０２ リフレッシュタイマによるリフレッシュ要求 ４０１ １フレーム期間 ４０２ 画像表示期間 ５０１，５０１１，５０１２，５０１３ 指標レジスタ ５０２，５０３ アクセスアドレス ６０１ ＣＰＵ ６０２ 主記憶装置 ６０３ 周辺装置 ６０４ ＣＰＵバス ７０１ ＤＭＡコントローラ ７０２ 入出力装置

Claims (14)

【特許請求の範囲】
1. 【請求項１】 磁気記憶装置等の外部記憶装置を接続し
   てデータを授受する外部記憶装置制御手段である外部イ
   ンタフェースと、 前記外部インタフェースより読み込まれたデータを格納
   する目的の半導体記憶装置であるバッファメモリを接続
   してデータを授受する記憶装置制御手段であるバッファ
   インタフェースと、 上記バッファメモリとデータを授受する他の半導体装置
   であるシステムデバイスとのデータ通信手段であるシス
   テムインタフェースと、 バッファメモリとの間でデータの授受を行なうべくバッ
   ファインタフェースに対して発行される、複数あるいは
   １つのアクセス要求を調停し、アクセスの許可を与える
   要求調停手段であるアービタとからなるデータ転送制御
   装置において、 該外部インタフェースは外部記憶装置からデータを受け
   取ると前記アービタに対して、前記バッファメモリにデ
   ータを書き込むべくアクセス要求及び前記バッファメモ
   リのアドレスを発行し、 該システムインタフェースは前記システムデバイスより
   データ授受要求があると前記アービタに対して、前記バ
   ッファメモリからデータを読み込むかあるいは前記バッ
   ファメモリにデータを書き込むべく、アクセス要求及び
   前記バッファメモリのアドレスを発行し、 該アービタは上記のようにして発行される各アクセス要
   求の間での優先順位を定めており、基準信号によって規
   定する時間間隔おきに、発行されている全アクセス要求
   を調停し、優先順位がより高位である１つのアクセス要
   求に対して許可を与え、 該バッファインタフェースは上記アービタが許可を与え
   たアクセス要求に従って、前記バッファメモリにアクセ
   スするように構成されることを特徴とするデータ転送制
   御装置。
2. 【請求項２】 前記バッファメモリに対してリフレッシ
   ュを実行すべくアクセス要求を発行するリフレッシュ要
   求手段であるリフレッシュタイマを内蔵し、 該リフレッシュタイマは基準信号によって規定する時間
   間隔おきに前記アービタに対し、前記バッファメモリを
   リフレッシュすべくアクセス要求を発行することを特徴
   とする請求項１記載のデータ転送制御装置。
3. 【請求項３】 上記アービタが制御信号もしくはレジス
   タの設定等による外部からの指定によって、各アクセス
   要求の間で定める優先順位をプログラマブルに可変する
   ことを特徴とする請求項１記載のデータ転送制御装置。
4. 【請求項４】 上記バッファインタフェースと上記アー
   ビタが少なくとも２個ずつそれぞれ同数だけあって、 該バッファインタフェースはそれぞれに独立したバッフ
   ァメモリを接続して独立にアクセスし、 特定の１つの該アービタは、特定の１つの前記バッファ
   インタフェースを通したバッファメモリへのアクセスに
   対する許可を与えられるように１対１に組み合わされ、 前記外部インタフェース及び前記システムインタフェー
   スは、同時に任意のただ１つのアービタに対してアクセ
   スを要求することを特徴とする請求項１記載のデータ転
   送制御装置。
5. 【請求項５】 上記バッファメモリのアドレスのうちの
   数ビットを記憶する記憶手段である指標レジスタを、上
   記システムインタフェースと１対１に対応して同数だけ
   持ち、 前記システムインタフェースによるアクセス要求が前記
   アービタによって許可されると、前記バッファインタフ
   ェースは要求が許可されたシステムインタフェースによ
   って指示されるアドレスに前記指標レジスタに記憶され
   ているビットを付加したアドレスで前記バッファメモリ
   にアクセスすることを特徴とする請求項１記載のデータ
   転送制御装置。
6. 【請求項６】 上記バッファメモリのアドレスのうちの
   数ビットを記憶する記憶手段である指標レジスタを、上
   記外部インタフェースおよび上記システムインタフェー
   スと１対１に対応して同数だけ持ち、 前記外部インタフェースまたは前記システムインタフェ
   ースによるアクセス要求が前記アービタによって許可さ
   れると、前記バッファインタフェースは要求が許可され
   た外部インタフェースまたはシステムインタフェースに
   よって指示されるアドレスに前記指標レジスタに記憶さ
   れているビットを付加したアドレスで前記バッファメモ
   リにアクセスすることを特徴とする請求項１記載のデー
   タ転送制御装置。
7. 【請求項７】 磁気記憶装置や光学記憶装置等の外部記
   憶装置にデータを置き、読み出して複数個あるシステム
   デバイスに分配するようにしてなるデータ転送制御装置
   において、 バッファメモリと接続してこれを制御し、バッファメモ
   リへのアクセス指示を受けてアクセスを行なうバッファ
   インタフェースと、バッファメモリへのアクセス要求を
   受けてこれを調停し、アクセス要求の発行元に対してア
   クセス許可を、また、前記バッファインタフェースに対
   してアクセス指示を発行する要求調停手段であるアービ
   タと、 前記外部記憶装置と接続してデータの授受を行ない、外
   部記憶装置より受け取ったデータをバッファメモリへ格
   納すべく前記アービタに対してバッファメモリへのアク
   セス要求とバッファメモリへのアクセスアドレスを発行
   し、アクセス許可を受けると前記バッファインタフェー
   スとの間でデータの授受を行なう外部インタフェース
   と、 前記特定複数個あるシステムデバイスと１対１に接続し
   てデータの授受を行ない、システムデバイスへ引き渡す
   データをバッファメモリより読み込むべく、またはシス
   テムデバイスより受け取ったデータをバッファメモリへ
   書き込むべく前記アービタに対してバッファメモリへの
   アクセス要求及びバッファメモリへのアクセスアドレス
   を発行し、アクセス許可を受けると前記バッファインタ
   フェースとの間でデータ授受を行なう複数のシステムイ
   ンタフェースとを具備し、 前記アービタは前記バッファメモリへのアクセスサイク
   ルに同期し、内部に定めて持つ優先順位に従ってアクセ
   ス要求間で調停を行ない、アクセスサイクルごとに、発
   行されているうちで優先順位が最高位の１つのアクセス
   要求に対してアクセス許可を発行し、同時に、前記バッ
   ファインタフェースに対してアクセス指示を発行し、 前記バッファインタフェースはアクセス指示を受ける
   と、アクセス許可を与えられたアクセス要求の発行元よ
   りアドレスを受け取り、そのアドレスをもってバッファ
   メモリにアクセスし、アクセス要求の発行元との間でデ
   ータの授受を行なうことを特徴とするデータ転送制御装
   置。
8. 【請求項８】 前記アービタは制御信号もしくはレジス
   タの設定等の外部からの指示により、各アクセス要求の
   間で定める優先順位をプログラマブルに変更可能である
   ことを特徴とする請求項７に記載のデータ転送制御装
   置。
9. 【請求項９】 前記バッファインタフェースを複数個有
   し、それぞれ独立にバッファメモリと接続してこれを制
   御し、前記アービタは前記バッファインタフェースと１
   対１に対応して同数あり、前記システムインタフェース
   及び前記外部インタフェースは、任意の１つのアービタ
   に対して選択的にアクセス要求を発行することを特徴と
   する請求項７に記載のデータ転送制御装置。
10. 【請求項１０】 バッファメモリへのアクセスアドレス
    のうちの数ビットを記憶する指標レジスタを、前記シス
    テムインタフェースと同じ数だけ、１対１に対応させて
    具備し、 前記バッファインタフェースは前記アービタによるアク
    セス指示を受けると、アクセス許可を与えられた前記シ
    ステムインタフェースによって指示されたアドレスに、
    対応する前記指標レジスタに記憶されている数ビットを
    付加したアドレスでバッファメモリにアクセスすること
    を特徴とする請求項７に記載のデータ転送制御装置。
11. 【請求項１１】 バッファメモリへのアクセスアドレス
    のうちの数ビットを記憶する指標レジスタを、前記シス
    テムインタフェース及び前記外部インタフェースからな
    るアクセス要求の発行元の総数と同じ数だけ、１対１に
    対応させて具備し、 前記バッファインタフェースは前記アービタによるアク
    セス指示を受けると、アクセス許可を与えられたアクセ
    ス要求の発行元によって指示されたアドレスに、対応す
    る前記指標レジスタに記憶されている数ビットを付加し
    たアドレスでバッファメモリにアクセスすることを特徴
    とする請求項７に記載のデータ転送制御装置。
12. 【請求項１２】 前記複数のシステムインタフェースに
    １対１に接続されるシステムデバイスの少なくとも一つ
    は、デジタイズされた画像データを画素単位で受け取っ
    てリアルタイムに再生する画像再生装置であることを特
    徴とする請求項７に記載のデータ転送制御装置。
13. 【請求項１３】 前記アービタは、少なくとも画像の表
    示期間中は前記システムデバイスのうち、画像再生装置
    へのデータ転送要求を最優先と定めていることを特徴と
    する請求項１２に記載のデータ転送制御装置。
14. 【請求項１４】 磁気記憶装置や光学記憶装置等の外部
    記憶装置にデータを置き、読み出して特定複数個あるシ
    ステムデバイスに分配するようにしてなり、前記システ
    ムデバイスは少なくともデジタイズされた画像データを
    画素単位で受け取ってリアルタイムに再生する画像再生
    装置と、デジタイズされ圧縮された画像データの１まと
    まりを受け取って伸張し前記画像再生装置に画素単位に
    リアルタイムに転送する圧縮画像伸張装置と、デジタイ
    ズされた音声データを受け取って再生する音声再生装置
    とを含んでいるシステムにおいて、 バッファメモリと接続してこれを制御し、アクセス指示
    を受けてアクセスを行なうバッファインタフェースと、 バッファメモリへのアクセス要求を受けてこれを調停
    し、アクセス要求の発行元に対してアクセス許可を、ま
    た、前記バッファインタフェースに対してアクセス指示
    を発行する要求調停手段であるアービタと、 前記アービタに対してバッファメモリのリフレッシュを
    行なうべく、リフレッシュ要求を発行するリフレッシュ
    タイマと、 外部記憶装置と接続してデータの授受を行ない、外部記
    憶装置より受け取ったデータをバッファメモリへ格納す
    べく前記アービタに対してバッファメモリへのアクセス
    要求とバッファメモリへのアクセスアドレスを発行し、
    アクセス許可を受けると前記バッファインタフェースと
    の間でデータの授受を行なう外部インタフェースと、 複数個ある前記システムデバイスと１対１に接続してデ
    ータ授受を行ない、システムデバイスへ引き渡すデータ
    をバッファメモリより読み込むべく、またはシステムデ
    バイスより受け取ったデータをバッファメモリへ書き込
    むべく前記アービタに対してバッファメモリへのアクセ
    ス要求及びバッファメモリへのアクセスアドレスを発行
    し、アクセス許可を受けると前記バッファインタフェー
    スとの間でデータ授受を行なうシステムインタフェース
    とを具備し、 前記リフレッシュタイマは画像の水平同期信号に同期し
    た周期で、バッファメモリに必要とされる回数／期間以
    上となる回数のリフレッシュ要求を画像の帰線期間内に
    発行し、 前記アービタは前記バッファメモリへのアクセスサイク
    ルに同期し、画像の帰線期間中は少なくとも、バッファ
    メモリのリフレッシュ動作、音声再生装置へのデータ転
    送、圧縮画像伸張装置へのデータ転送、外部記憶装置か
    ら読み込んだデータの書き込みの順と定めた優先順位に
    従って、また、画像の表示期間中は、少なくとも、画像
    再生装置へのデータ転送、圧縮画像伸張装置へのデータ
    転送、外部記憶装置から読み込んだデータの書き込みの
    順と定めた優先順位に従って、アクセス要求間で調停を
    行ない、アクセスサイクルごとに、発行されているうち
    で優先順位が最高位の１つのアクセス要求に対してアク
    セス許可を発行し、同時に、前記バッファインタフェー
    スに対してアクセス指示を発行し、 前記バッファインタフェースは前記画像再生装置が１画
    素を表示する基本クロックサイクルであるドットサイク
    ルをアクセスサイクルとして、アクセス指示を受ける
    と、アクセス許可を与えられたアクセス要求の発行元よ
    りアドレスを受け取り、そのアドレスをもってバッファ
    メモリにアクセスし、アクセス要求の発行元との間でデ
    ータの授受を行ない、また、アクセス許可を与えられた
    アクセス要求がリフレッシュ要求であった場合はリフレ
    ッシュ動作を行なうことを特徴とするデータ転送制御装
    置。