JPH0738054A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【目的】 特性を変化させずにサージ電流などの過大電
流から入力回路を保護する。 【構成】 接地電位に導通した第１導電型の半導体基板
の主面に、第１導電型とは反対導電型の第２導電型領域
を有する半導体装置において、他の領域とは電気的に分
離し半導体基板とは導通する領域に、信号入力と導通す
る電極を設け、該電極と半導体基板とをＰＮ接合を介し
て接続する保護回路を設ける。 【効果】 保護回路によってサージ電流などの過大入力
による回路破壊を防止できる。過大入力時にのみ保護回
路が作動するので、抵抗入力式の回路の特性を変化させ
ない。他の回路とは電気的に分離した領域に、保護回路
を設けるので、他の回路に影響を与えない。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置に関し、特
に、抵抗入力式の回路を有する半導体装置に適用して有
効な技術に関するものである。

【０００２】

【従来の技術】半導体装置には、組立プロセス中に、人
為的な取り扱いによって、或いは、パッケージもしくは
デバイスの帯電によって過大な静電気が、外部端子から
回路にサージ電流となって流れ込むことがある。このよ
うなサージ電流が流れると、過大な電流によって回路を
構成する素子が破壊されてしまう。そのため、サージ電
流による素子破壊を防止するために、通常は、回路の入
力段に入力保護回路が設けられている。

【０００３】このような保護回路は、外部端子と入力回
路との間に設けられ、入力端子と接地端子との間にダイ
オードを設けることによって、サージ電圧を接地電位に
逃がすもの等がある。

【０００４】

【発明が解決しようとする課題】図１に示すのは、抵抗
入力回路を有する半導体装置の入力段を例示する要部断
面図である。

【０００５】回路の入力段は、単結晶シリコンからなる
Ｐ型の半導体基板１の主面部にＮ＋型埋込層２を設け、
Ｎ＋型の埋込層の主面部にＮ型のウエル３を設け、Ｎ型
のウエルの主面部にＰ型の拡散層４，５を入力抵抗とし
て形成する。入力抵抗であるＰ型の拡散層４，５は、そ
の両端が、オーミックコンタクトを取るためのＰ＋型領
域６，７，８，９を介して、各々電極１０，１１，１２
に接続する。電極１０，１１，１２にはアルミニウムな
どの導電材を用い、電極１０が入力端子１３と接続し、
電極１１が抵抗であるＰ型の拡散層４，５を接続する内
部配線を兼ねており、かつ以降の回路（図示せず）につ
ながっている。電極１２は接地電位１４に接続する。な
お、半導体基板１は、裏面にて接地電位１５と導通す
る。

【０００６】入力抵抗回路の各素子は、素子間分離絶縁
膜１６によって分離した素子形成領域に設け、表面を絶
縁膜１７で覆った後に、エッチング等によって絶縁膜１
７を部分的に開口し、蒸着等によって電極１０，１１，
１２を形成する。

【０００７】図２に示すのは、前記回路の入力段を示す
等価回路図であり、相当する図１の符号を付してある。

【０００８】入力端子１３からの電流は、通常は、電極
１０からＰ＋型領域６を経て、抵抗（Ｐ型拡散層４）を
通りＰ＋型領域７を経て電極１１から回路（図示せず）
に流れ、一部がＰ＋型領域８を経て抵抗（Ｐ型拡散層
５）を通り、Ｐ＋型領域９を経て電極１２に流れ接地電
位１４に抜けていく。

【０００９】外部から入力端子１３にサージノイズのよ
うな高電圧の信号が加わった場合には、入力端子１３か
ら差動入力抵抗（Ｐ型拡散層４，５）を通って接地電位
に過大電流が抜けていく。この時に、過大電流によって
抵抗（Ｐ型拡散層４，５）の接合面が破壊されてしま
う。入力端子１３に入ったサージ電流は入力抵抗（Ｐ型
拡散層４，５）でエネルギーが消費されるために、入力
抵抗（Ｐ型拡散層４，５）やオーミックコンタクトを取
るためのＰ＋型領域６，７，８，９の接合面の破壊を引
き起こす。

【００１０】また、サージ電流などの過大電流が回路に
流れた際には、前記通常の経路以外に、破線で示すよう
に、電極１０からＰ＋型領域６を経てＮ型のウエル３か
ら低抵抗のＮ＋型の埋込層２に流れ、再びＮ型のウエル
３を経てＰ＋型領域９から電極１２につながる接地電位
１４に流れることがある。

【００１１】通常は、Ｐ＋型領域６とＮ型のウエル３と
の接合面或いはＮ型のウエル３とＰ＋型領域９との接合
面に形成されたＰＮ接合がダイオードとして作用し、電
流を通さないが、サージ電流による過大電圧が加わった
ときには、電圧の正負に応じて該ダイオードの何れかに
逆電流が流れることとなり、過大な逆電流によって接合
面が破壊されてしまう。その結果、該接合部にてダイオ
ードが破壊されたことによって、破壊された部分から常
時容易に電流が流れることとなり入力段の抵抗特性が変
化してしまう。

【００１２】しかし、このような差動入力回路等の抵抗
入力式回路の入力段に前記のような保護回路を設けたの
では、入力端子に抵抗が接続されているために、通常の
状態でもダイオードを通って電流が接地電位に流れてし
まう。そのために、特性が変化してしまうので、入力抵
抗式の回路では前記のような保護回路を適用することに
は問題がある。

【００１３】本発明の目的は、特性を変化させずにサー
ジ電流などの過大電流から入力回路を保護することが可
能な技術を提供することにある。

【００１４】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。

【００１５】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。

【００１６】接地電位に導通した第１導電型の半導体基
板の主面に、第１導電型とは反対導電型の第２導電型領
域を有する半導体装置において、他の領域とは電気的に
分離し半導体基板とは導通する領域に、信号入力と導通
する電極を設け、該電極と半導体基板とをＰＮ接合を介
して接続する保護回路を設ける。

【００１７】

【作用】上述した手段によれば、サージ電流などの過大
入力が加わった際に、保護回路に過大電流が流れるの
で、回路破壊を防止できる。

【００１８】また、前記の保護回路は他の領域から電気
的に分離しているので、他の回路に影響を与えることが
ない。

【００１９】更に、前記の保護回路を設けても、過大入
力時のみ保護回路に電流が流れるので、抵抗入力式の回
路の特性を変化させない。

【００２０】以下、本発明の構成について、実施例とと
もに説明する。

【００２１】なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。

【００２２】

【実施例】図１に示すのは、本発明の一実施例である半
導体装置の抵抗入力回路を示す要部断面図である。図
中、Ａは入力抵抗回路、Ｂは保護回路である。

【００２３】入力抵抗回路Ａは、次のように形成する。

【００２４】１は単結晶シリコンからなり第１導電型で
あるＰ型の半導体基板である。半導体基板１を不純物源
とともに拡散炉中にて加熱して、半導体基板１の主面部
に第２導電型であるＮ＋型の埋込層２を設ける。

【００２５】次に、高周波誘導加熱装置中にてドーパン
トを混入した反応ガスを流しながら加熱して、Ｎ＋型の
埋込層２の主面部にエピタキシャル層を成長させてＮ型
のウエル３を設ける。

【００２６】次に、熱拡散によってＮ型のウエル３の主
面部にＰ型の拡散層４，５（入力抵抗）を形成する。入
力抵抗（Ｐ型の拡散層４，５）の両端には、オーミック
コンタクトを取るためのＰ＋型領域６，７，８，９を形
成し、Ｐ＋型領域６，７，８，９を介して、電極１１，
１２，２０に入力抵抗（Ｐ型の拡散層４，５）を接続す
る。

【００２７】電極１１，１２，２０にはアルミニウムな
どの導電材を用い、電極２０が入力端子１３と接続し、
電極１１が抵抗（Ｐ型の拡散層４）と抵抗（Ｐ型の拡散
層５）とを接続しかつ以降の回路（図示せず）につなが
っている。電極１２は接地電位１４に接続し、半導体基
板１の裏面を接地電位１５に接続する。

【００２８】なお、入力抵抗回路Ａの各素子は、素子間
分離絶縁膜１６によって、他の素子形成領域と分離し、
表面を絶縁膜１７で覆った後に、エッチング等によって
絶縁膜１７を開口し、蒸着等によって電極１１，１２，
２０を形成する。

【００２９】保護回路Ｂは、前記入力回路Ａと略同様の
プロセスで形成する。即ち、単結晶シリコンからなるＰ
型の半導体基板１の主面部にＮ＋型の埋込層２を設け、
Ｎ＋型の埋込層２の主面部にＮ型のウエル３を設け、Ｎ
型のウエル３の主面部に設けたＰ＋型の領域２１を、電
極２０によって入力端子１３に接続する。Ｐ＋型の領域
２１は、他のＰ＋領域６，７，８，９の面積よりも広く
（本実施例では２倍程度）形成し、Ｎ型のウエル３との
接合面を広くしておく。

【００３０】保護回路Ｂは、素子間分離絶縁膜１６及び
Ｐ型の分離用拡散層２２によって、他の素子形成領域と
電気的に分離する。

【００３１】図４に示すのは、前記抵抗入力回路部を示
す等価回路図であり、相当する図３の符号を付してあ
る。

【００３２】本入力回路では、入力端子１３からの電流
は、通常は、電極２０からＰ＋型領域６を経て、抵抗
（Ｐ型の拡散層４）を通りＰ＋型領域７を経て電極１１
から回路（図示せず）に流れ、一部がＰ＋型領域８を経
て抵抗（Ｐ型の拡散層５）を通り、Ｐ＋型領域９を経て
電極１２に流れ接地電位１４に抜けていく。

【００３３】しかし、サージ電流などの過大電流が回路
に流れた際には、通常の経路以外に、破線で示すよう
に、電極２０からＰ＋型領域２１を経てＮ型のウエル３
からＮ＋型の埋込層２に流れ、Ｐ型の半導体基板１を通
って接地電位１５に流れる。

【００３４】Ｐ＋型領域２１とＮ型ウエル３との間のＰ
Ｎ接合によってダイオードが形成されるので、このＰＮ
接合の破壊を防止するためにＰ＋領域２１とＮ型拡散層
３との接合面を広く取るために、Ｐ＋領域２１を広く形
成し、耐圧を高くしておく。また、Ｐ＋型領域２１の不
純物濃度を調整し、逆耐圧を低くしておくことも可能で
ある。

【００３５】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。

【００３６】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。

【００３７】（１）本発明によれば、保護回路によって
サージ電流などの過大入力による回路破壊を防止できる
という効果がある。

【００３８】（２）本発明によれば、過大入力時にのみ
保護回路が作動するので、抵抗入力式の回路の特性を変
化させないという効果がある。

【００３９】（３）本発明によれば、他の回路とは電気
的に分離した領域に、保護回路を設けるので、他の回路
に影響を与えないという効果がある。

【図面の簡単な説明】

【図１】従来の半導体装置の抵抗入力回路部を示す要部
断面図、

【図２】従来の半導体装置の抵抗入力回路部を示す等価
回路図、

【図３】本発明の一実施例である半導体装置の抵抗入力
回路部を示す要部断面図、

【図４】本発明の一実施例である半導体装置の抵抗入力
回路部を示す等価回路図である。

【符号の説明】

１…Ｐ型（第１導電型）半導体基板、２…Ｎ型（第２導
電型）埋込層、３…Ｎ型（第２導電型）ウエル、４，５
…Ｐ型（第１導電型）拡散層（抵抗）、６，７，８，
９，２１…Ｐ＋型（第２導電型）領域、１０，１１，１
２，２０…電極、１３…入力端子、１４，１５…接地電
位、１６…素子間分離絶縁膜、１７…絶縁膜、２２…分
離用拡散層。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 接地電位に導通した第１導電型の半導体
   基板の主面に、第１導電型とは反対導電型の第２導電型
   領域を有する半導体装置において、他の領域とは電気的
   に分離し半導体基板とは導通する領域を設け、該領域に
   信号入力と導通する電極を設け、該電極と半導体基板と
   をＰＮ接合を介して接続する保護回路を設けたことを特
   徴とする半導体装置。
2. 【請求項２】 前記信号入力が抵抗入力式の回路への信
   号入力であることを特徴とする請求項１に記載の半導体
   装置。