JPH0738489B2 - 電子材料セラミツク及びこれを用いた電子回路用基体 - Google Patents
電子材料セラミツク及びこれを用いた電子回路用基体Info
- Publication number
- JPH0738489B2 JPH0738489B2 JP60171862A JP17186285A JPH0738489B2 JP H0738489 B2 JPH0738489 B2 JP H0738489B2 JP 60171862 A JP60171862 A JP 60171862A JP 17186285 A JP17186285 A JP 17186285A JP H0738489 B2 JPH0738489 B2 JP H0738489B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- molded body
- electronic
- dielectric
- electronic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Structure Of Printed Boards (AREA)
- Insulating Bodies (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は磁気コンデンサー乃至はこの様なコンデンサー
を内蔵した磁気基板等として利用し得る電子材料セラミ
ック、及びこれを用いて構成さる電子回路用基体に関す
る。
を内蔵した磁気基板等として利用し得る電子材料セラミ
ック、及びこれを用いて構成さる電子回路用基体に関す
る。
従来、電子回路用基体は、導体回路のみ、導体回路と抵
抗、もしくは導体回路と抵抗と限られた範囲のコンデン
サーを具備して構成され、その他の機能部分は、素子と
して分離して基体に装着されていた。
抗、もしくは導体回路と抵抗と限られた範囲のコンデン
サーを具備して構成され、その他の機能部分は、素子と
して分離して基体に装着されていた。
即ち、例えば、従来の磁器基板においては、導体と抵抗
体の内蔵基板が中心であり、コンデンサーはチップ部品
等としてはんだ付により装着していた。この為、電子回
路の小型化には限界があった。第８図にその１例を示
す。51は磁器基板、52は導体回路、53は抵抗体、54はチ
ップコンデンサーである。
体の内蔵基板が中心であり、コンデンサーはチップ部品
等としてはんだ付により装着していた。この為、電子回
路の小型化には限界があった。第８図にその１例を示
す。51は磁器基板、52は導体回路、53は抵抗体、54はチ
ップコンデンサーである。
近年、同一の磁器基板内で誘電率を変化させる事によ
り、基板内に複数個のコンデンサーを内蔵させようとす
る試みがなされている。つまり第９図に示すように、高
誘電率ε１の部分61と低誘電率ε２の部分62を分離する
事により同一基板上に複数個のコンデンサーを形成させ
ようとする試みである。しかしながら、従来、同一基板
内に異なった誘電体部分を形成する方法が非常に難し
く、例えば積層セラミックコンデンサーを作製する場合
の煩雑さを考えれば自明である様に、複数個のコンデン
サーを内蔵する基板は、未だ実現乃至実用化されていな
いのが現状である。
り、基板内に複数個のコンデンサーを内蔵させようとす
る試みがなされている。つまり第９図に示すように、高
誘電率ε１の部分61と低誘電率ε２の部分62を分離する
事により同一基板上に複数個のコンデンサーを形成させ
ようとする試みである。しかしながら、従来、同一基板
内に異なった誘電体部分を形成する方法が非常に難し
く、例えば積層セラミックコンデンサーを作製する場合
の煩雑さを考えれば自明である様に、複数個のコンデン
サーを内蔵する基板は、未だ実現乃至実用化されていな
いのが現状である。
本発明は、従来の問題点を解決し、複数の高誘電体部分
を画成し得る電子材料セラミックを提供すべくなされた
ものである。
を画成し得る電子材料セラミックを提供すべくなされた
ものである。
本発明は、また、この様な電子材料セラミックを用いる
ことにより、複数個のコンデンサーを内蔵し得る電子回
路用基体を提供すべくなされたものである。
ことにより、複数個のコンデンサーを内蔵し得る電子回
路用基体を提供すべくなされたものである。
本発明は、更に、誘電体をはじめとする多くの機能部分
を備えしかも小型化され安価な電子回路用基体を提供す
べくなされたものである。
を備えしかも小型化され安価な電子回路用基体を提供す
べくなされたものである。
即ち、本発明によって提供される電子材料セラミック
は、誘電体乃至はその前駆体を含む成形体であり、該成
形体は、該成形体材料の一次焼成体の表面に金属又は金
属酸化物を塗布し、二次焼成して粒界絶縁層を形成せし
めた成形体であり、前記成形体に設けられた凹部に誘電
率の異なる物質が充填されて形成される誘電率の異なる
部分を有していることを特徴とするものであり、また、
本発明によって提供される電子回路用基体は、上記電子
材料セラミックにより構成されていることを特徴とする
ものである。
は、誘電体乃至はその前駆体を含む成形体であり、該成
形体は、該成形体材料の一次焼成体の表面に金属又は金
属酸化物を塗布し、二次焼成して粒界絶縁層を形成せし
めた成形体であり、前記成形体に設けられた凹部に誘電
率の異なる物質が充填されて形成される誘電率の異なる
部分を有していることを特徴とするものであり、また、
本発明によって提供される電子回路用基体は、上記電子
材料セラミックにより構成されていることを特徴とする
ものである。
本発明において前記成形体とは、例えば圧粉体（原料と
なる例えば金属酸化物類の圧粉状の固体）、焼成体又は
焼結体（磁器類等）などを言い、本発明の電子材料セラ
ミックを構成する誘電体乃至は誘電体を形成するための
前駆体（例えば前述の圧粉状の固体や、高誘電体を合成
するときに一次焼成により得られる半導体磁器や半導体
粒子群から成る固体等）を含むものを言う。
なる例えば金属酸化物類の圧粉状の固体）、焼成体又は
焼結体（磁器類等）などを言い、本発明の電子材料セラ
ミックを構成する誘電体乃至は誘電体を形成するための
前駆体（例えば前述の圧粉状の固体や、高誘電体を合成
するときに一次焼成により得られる半導体磁器や半導体
粒子群から成る固体等）を含むものを言う。
本発明の電子材料セラミックの特徴は、前記成形体に設
けられた凹部に誘電率の異なる物質を充填し、必要に応
じて焼成等の工程を経て誘電率の異なる部分を形成せし
めたことにある。従って、成形体に単一もしくは複数の
凹部を設け、例えば低誘電率の物質を充填することによ
り、凹部の周囲で高誘電率化されるべき部分を２つ以上
に分離して、互いに離隔した２つ以上の高誘電体部分を
画成せしめることができる。
けられた凹部に誘電率の異なる物質を充填し、必要に応
じて焼成等の工程を経て誘電率の異なる部分を形成せし
めたことにある。従って、成形体に単一もしくは複数の
凹部を設け、例えば低誘電率の物質を充填することによ
り、凹部の周囲で高誘電率化されるべき部分を２つ以上
に分離して、互いに離隔した２つ以上の高誘電体部分を
画成せしめることができる。
１つの例として、粒界絶縁型の高誘電体で構成される磁
器基板は、通常例えばBaTiO3にDy2O3、SiO2等の成分を
添加し混合した圧粉状の成形体を、一次焼成して半導体
化し、次いで焼成体表面に金属又は金属酸化物（例えば
Cu,CuO,MnO2，Tl2O3等）を塗布し、二次焼成して粒界絶
縁層を形成せしめることにより得られる。この例におい
て本発明を実施する場合、まず前記圧粉状の成形体、一
次焼成後の焼成体、金属又は金属酸化物を表面に塗布し
た焼成体、又は二次焼成後の焼成体の所望の部位に所望
の形状の凹部（例えば表層部分に穿たれた凹所等）を設
ける。凹部の数は画成すべき誘電体の数によって適宜決
められる。凹部を設ける方法としては、例えば圧粉体の
プレス成形、レーザー加工、機械加工（例えばダイヤモ
ンド切削）、超音波加工等による方法が挙げられる。
器基板は、通常例えばBaTiO3にDy2O3、SiO2等の成分を
添加し混合した圧粉状の成形体を、一次焼成して半導体
化し、次いで焼成体表面に金属又は金属酸化物（例えば
Cu,CuO,MnO2，Tl2O3等）を塗布し、二次焼成して粒界絶
縁層を形成せしめることにより得られる。この例におい
て本発明を実施する場合、まず前記圧粉状の成形体、一
次焼成後の焼成体、金属又は金属酸化物を表面に塗布し
た焼成体、又は二次焼成後の焼成体の所望の部位に所望
の形状の凹部（例えば表層部分に穿たれた凹所等）を設
ける。凹部の数は画成すべき誘電体の数によって適宜決
められる。凹部を設ける方法としては、例えば圧粉体の
プレス成形、レーザー加工、機械加工（例えばダイヤモ
ンド切削）、超音波加工等による方法が挙げられる。
次いで、この様にして設けられる凹部に、例えば低誘電
率の物質を充填し、その後の磁器基板を得るための工
程、あるいは必要に応じて行なわれる三次焼成を経て、
高誘電体部分を複数画成した磁器基板を得る。画成され
る高誘電体部分の誘電率は互いに同じであっても異なっ
ていてもよい。異ならせしむる方法としては、例えば塗
布添加剤の種類を変える方法等が挙げられる。なお、こ
の例の磁器基板を得るために用いられる前記低誘電率物
質としては、融点が磁器本体より低いものがなお更よ
く、例えばPbSiO3、BSiO3、LiSiO3、各種結晶化ガラス
等が好適である。
率の物質を充填し、その後の磁器基板を得るための工
程、あるいは必要に応じて行なわれる三次焼成を経て、
高誘電体部分を複数画成した磁器基板を得る。画成され
る高誘電体部分の誘電率は互いに同じであっても異なっ
ていてもよい。異ならせしむる方法としては、例えば塗
布添加剤の種類を変える方法等が挙げられる。なお、こ
の例の磁器基板を得るために用いられる前記低誘電率物
質としては、融点が磁器本体より低いものがなお更よ
く、例えばPbSiO3、BSiO3、LiSiO3、各種結晶化ガラス
等が好適である。
かくして得られる磁器基板には、各々の高誘電体部分の
表面上に導体部分（電極、引出し部等）を設けることに
より、複数個のコンデンサーを内蔵させることができ
る。また更に、磁器基板の内部乃至は周囲に、導体部分
（例えばスルホール状の導体）、抵抗体乃至は絶縁体部
分（例えば通常の薄膜乃至は厚膜形成法により形成され
る）を形成して、多くの機能部分を備えた基板とするこ
とができる。
表面上に導体部分（電極、引出し部等）を設けることに
より、複数個のコンデンサーを内蔵させることができ
る。また更に、磁器基板の内部乃至は周囲に、導体部分
（例えばスルホール状の導体）、抵抗体乃至は絶縁体部
分（例えば通常の薄膜乃至は厚膜形成法により形成され
る）を形成して、多くの機能部分を備えた基板とするこ
とができる。
以下、具体的実施例を示して、本発明を更に詳しく説明
するが、本発明の実施の態様はこれにより限定されな
い。
するが、本発明の実施の態様はこれにより限定されな
い。
実施例１ 第１図に本発明の実施例である磁器基板の製造工程を示
す。本実施例においては、第２図（ａ）に示すようにプ
レス成形時に成形体１に凹部２を形成する。次に通常の
磁器コンデンサーを作製するのと同様な工程でBaTiO3−
Dy2O3−SiO2系の誘電体磁器を形成する。すなわち成形
体を所定の雰囲気において一次焼成を行い、次にCuO等
添加剤の塗布を行ない、酸化雰囲気中において二次焼成
を行い、誘電体磁器基板を得る。前記誘電体磁器基板の
凹部に例えばPbSiO3の粉末３を第２図（ｂ）に示す様に
充填した後、三次焼成を行う。更に磁器基板に所定の導
体部分、抵抗体部分、及び絶縁体部分を形成する事によ
り、C,R内蔵基板が得られる。
す。本実施例においては、第２図（ａ）に示すようにプ
レス成形時に成形体１に凹部２を形成する。次に通常の
磁器コンデンサーを作製するのと同様な工程でBaTiO3−
Dy2O3−SiO2系の誘電体磁器を形成する。すなわち成形
体を所定の雰囲気において一次焼成を行い、次にCuO等
添加剤の塗布を行ない、酸化雰囲気中において二次焼成
を行い、誘電体磁器基板を得る。前記誘電体磁器基板の
凹部に例えばPbSiO3の粉末３を第２図（ｂ）に示す様に
充填した後、三次焼成を行う。更に磁器基板に所定の導
体部分、抵抗体部分、及び絶縁体部分を形成する事によ
り、C,R内蔵基板が得られる。
実施例２ 第３図に本発明の実施例である磁器基板の他の製造工程
を示す。本実施例においては、成形により所望形状の成
形体21を得（第４図（ａ））、一次焼成によって半導体
化した磁器基板22においてレーザー照射により凹部23を
形成する（第４図（ｂ））。次に添加剤の塗布を行い、
二次焼成して誘電体磁器基板を得る。前記磁器基板の凹
部に例えばPbSiO3の粉末24を第４図（ｃ）に示す様に充
填する。次に三次焼成を行う。更に、この基板に所定の
導体部分、抵抗体部分、及び絶縁体部分を形成する事に
より、C,R内蔵基板が得られる。
を示す。本実施例においては、成形により所望形状の成
形体21を得（第４図（ａ））、一次焼成によって半導体
化した磁器基板22においてレーザー照射により凹部23を
形成する（第４図（ｂ））。次に添加剤の塗布を行い、
二次焼成して誘電体磁器基板を得る。前記磁器基板の凹
部に例えばPbSiO3の粉末24を第４図（ｃ）に示す様に充
填する。次に三次焼成を行う。更に、この基板に所定の
導体部分、抵抗体部分、及び絶縁体部分を形成する事に
より、C,R内蔵基板が得られる。
実施例３ 第５図に本発明の実施例である磁器基板の他の製造工程
を示す。本実施例においては、成形により所望形状の成
形体31を得（第６図（ａ））、一次焼成により半導体化
した磁器基板に添加剤を塗布後、二次焼成を行い誘電体
磁器基板32を得る。この磁器基板にダイヤモンド工具を
使用した機械加工により凹部33を形成し（第６図
（ｂ））、その凹部に例えばPbSiO3の粉末34を第６図
（ｃ）に示す様に充填する。次に三次焼成を行う。前記
基板に所定の導体部分、抵抗体部分、及び絶縁体部分を
形成する事により、C,R内蔵基板が得られる。
を示す。本実施例においては、成形により所望形状の成
形体31を得（第６図（ａ））、一次焼成により半導体化
した磁器基板に添加剤を塗布後、二次焼成を行い誘電体
磁器基板32を得る。この磁器基板にダイヤモンド工具を
使用した機械加工により凹部33を形成し（第６図
（ｂ））、その凹部に例えばPbSiO3の粉末34を第６図
（ｃ）に示す様に充填する。次に三次焼成を行う。前記
基板に所定の導体部分、抵抗体部分、及び絶縁体部分を
形成する事により、C,R内蔵基板が得られる。
なお、第７図に前記実施例に示した様な工程により得ら
れる本発明の磁器基板の例を示す。第７図（ａ）及び
（ｂ）は、それぞれ磁器基板の平面図及び断面図であ
り、41が高誘電体部分、42が低誘電体部分である。また
第７図（ｃ）は、更に導体部分43、抵抗体部分44、及び
絶縁体部分45を形成した磁器基板を示している。
れる本発明の磁器基板の例を示す。第７図（ａ）及び
（ｂ）は、それぞれ磁器基板の平面図及び断面図であ
り、41が高誘電体部分、42が低誘電体部分である。また
第７図（ｃ）は、更に導体部分43、抵抗体部分44、及び
絶縁体部分45を形成した磁器基板を示している。
〔発明の効果〕 本発明の電子材料セラミックは、各種誘電率の異なる誘
電体を複数画成し得る。従って、これを用いて構成され
る本発明の電子回路用基体は、各種容量のコンデンサー
を複数内蔵することができ、またこの基板に導体、抵抗
体、絶縁体等の各種機能部分を形成することにより、多
くの機能部分を備え、しかも小型化され安価な電子回路
用基体となる。また、この様に基体内でのコンデンサ
ー、抵抗等の設計の自由度を大幅に向上させることがで
きる。
電体を複数画成し得る。従って、これを用いて構成され
る本発明の電子回路用基体は、各種容量のコンデンサー
を複数内蔵することができ、またこの基板に導体、抵抗
体、絶縁体等の各種機能部分を形成することにより、多
くの機能部分を備え、しかも小型化され安価な電子回路
用基体となる。また、この様に基体内でのコンデンサ
ー、抵抗等の設計の自由度を大幅に向上させることがで
きる。
なお、本発明においては、成形体に設けられた凹部に誘
電率の異なる物質を充填するが、例えば充填材なし、す
なわち空気相のみでも低誘電率化を達成する事が可能で
あるが、基板の一部が極端に薄くなる事により、基板自
体の強度が問題となる。従って、凹部に充填材を充填す
る事により強度の向上という効果をも達成し得るもので
ある。
電率の異なる物質を充填するが、例えば充填材なし、す
なわち空気相のみでも低誘電率化を達成する事が可能で
あるが、基板の一部が極端に薄くなる事により、基板自
体の強度が問題となる。従って、凹部に充填材を充填す
る事により強度の向上という効果をも達成し得るもので
ある。
また、本発明では、成形体に凹部を形成するため、底部
又は中心部は一体となっている。このため、従来の貫通
穴を開ける構造に比較して基板の強度が保たれるという
効果もある。
又は中心部は一体となっている。このため、従来の貫通
穴を開ける構造に比較して基板の強度が保たれるという
効果もある。
第１図は、本発明の１実施例である磁器基板の製造工程
を説明するための工程説明図であり、第２図の（ａ）は
このときの凹部を形成したプレス成形体の断面図、
（ｂ）は凹部に誘電率の異なる物質を充填した磁器基板
の断面図を示している。 第３図は、本発明の１実施例である磁器基板の他の製造
工程を説明するための工程説明図であり、第４図の
（ａ）はこのときの成形体、（ｂ）は凹部を形成した半
導体磁器基板、（ｃ）は凹部に誘電率の異なる物質を充
填した磁器基板のそれぞれの断面図を示している。 第５図は、本発明の１実施例である磁器基板の更に他の
製造工程を説明するための工程説明図であり、第６図の
（ａ）はこのときの成形体、（ｂ）は凹部を形成した誘
電体磁器基板、（ｃ）は凹部に誘電率の異なる物質を充
填した誘電体磁器基板のそれぞれの断面図を示してい
る。 第７図の（ａ）は、本発明の１実施例である磁器基板の
平面図、（ｂ）は（ａ）中Ａ−Ａ断面図であり、（ｃ）
は更にこの磁器基板に導体、抵抗体、絶縁体等の機能部
分を形成したR,C内蔵の磁器基板の断面図である。 第８図は、従来の磁器基板の断面図である。 第９図は、従来試みられている方法による複数の高誘電
体部分を有する磁器基板の断面図である。 1,21,31……成形体,2,23,32,41……誘電体磁器,3,24,3
3,42……低誘電率物質,22……半導体磁器,43……導体,4
4……抵抗体,45……絶縁体。
を説明するための工程説明図であり、第２図の（ａ）は
このときの凹部を形成したプレス成形体の断面図、
（ｂ）は凹部に誘電率の異なる物質を充填した磁器基板
の断面図を示している。 第３図は、本発明の１実施例である磁器基板の他の製造
工程を説明するための工程説明図であり、第４図の
（ａ）はこのときの成形体、（ｂ）は凹部を形成した半
導体磁器基板、（ｃ）は凹部に誘電率の異なる物質を充
填した磁器基板のそれぞれの断面図を示している。 第５図は、本発明の１実施例である磁器基板の更に他の
製造工程を説明するための工程説明図であり、第６図の
（ａ）はこのときの成形体、（ｂ）は凹部を形成した誘
電体磁器基板、（ｃ）は凹部に誘電率の異なる物質を充
填した誘電体磁器基板のそれぞれの断面図を示してい
る。 第７図の（ａ）は、本発明の１実施例である磁器基板の
平面図、（ｂ）は（ａ）中Ａ−Ａ断面図であり、（ｃ）
は更にこの磁器基板に導体、抵抗体、絶縁体等の機能部
分を形成したR,C内蔵の磁器基板の断面図である。 第８図は、従来の磁器基板の断面図である。 第９図は、従来試みられている方法による複数の高誘電
体部分を有する磁器基板の断面図である。 1,21,31……成形体,2,23,32,41……誘電体磁器,3,24,3
3,42……低誘電率物質,22……半導体磁器,43……導体,4
4……抵抗体,45……絶縁体。
Claims (9)
- 【請求項１】誘電体乃至はその前駆体を含む成形体であ
り、該成形体は、該成形体材料の一次焼成体の表面に金
属又は金属酸化物を塗布し、二次焼成して粒界絶縁層を
形成せしめた成形体であり、前記成形体に設けられた凹
部に、前記成形体の誘電率とは異なる誘電率の物質を充
填して形成したことを特徴とする電子材料セラミック。 - 【請求項２】凹部に低誘電率の物質が充填されて低誘電
率化されている特許請求の範囲第（１）項記載の電子材
料セラミック。 - 【請求項３】前記成形体は、BaTiO3−Dy2O3−SiO2系の
材料からなる特許請求の範囲第（１）項記載の電子材料
セラミック。 - 【請求項４】前記物質は、PbSiO3からなる特許請求の範
囲第（１）項記載の電子材料セラミック。 - 【請求項５】誘電体乃至はその前駆体を含む成形体であ
り、該成形体は、該成形体材料の一次焼成体の表面に金
属又は金属酸化物を塗布し、二次焼成して粒界絶縁層を
形成せしめた成形体であり、前記成形体に設けられた凹
部に、前記成形体の誘電率とは異なる誘電率の物質を充
填して形成した電子材料セラミックにより構成されてい
ることを特徴とする電子回路用基体。 - 【請求項６】凹部に低誘電率物質が充填されて低誘電率
化された部分を挟んで、互いに離隔した２つ以上の高誘
電体部分を有している特許請求の範囲第（５）項記載の
電子回路用基体。 - 【請求項７】セラミック内部乃至は周囲に、更に、導
体、抵抗体及び絶縁体のうち少なくとも１種類の機能部
分を有している特許請求の範囲第（５）項又は特許請求
の範囲第（６）項記載の電子回路用基体。 - 【請求項８】前記成形体は、BaTiO3−Dy2O3−SiO2系の
材料からなる特許請求の範囲第（５）項記載の電子回路
用基体。 - 【請求項９】前記物質は、PbSiO3からなる特許請求の範
囲第（５）項記載の電子回路用基体。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60171862A JPH0738489B2 (ja) | 1985-08-06 | 1985-08-06 | 電子材料セラミツク及びこれを用いた電子回路用基体 |
| US06/892,320 US4759965A (en) | 1985-08-06 | 1986-08-04 | Ceramic, preparation thereof and electronic circuit substrate by use thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60171862A JPH0738489B2 (ja) | 1985-08-06 | 1985-08-06 | 電子材料セラミツク及びこれを用いた電子回路用基体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6232681A JPS6232681A (ja) | 1987-02-12 |
| JPH0738489B2 true JPH0738489B2 (ja) | 1995-04-26 |
Family
ID=15931162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60171862A Expired - Fee Related JPH0738489B2 (ja) | 1985-08-06 | 1985-08-06 | 電子材料セラミツク及びこれを用いた電子回路用基体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0738489B2 (ja) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5017946U (ja) * | 1973-06-12 | 1975-02-27 | ||
| JPS5917860B2 (ja) * | 1976-04-20 | 1984-04-24 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JPS5519075A (en) * | 1978-07-31 | 1980-02-09 | Touyoko Shokuhin Kogyo Kk | Preparation of coating chocolate for ice cream comprising fruit juice and natural pigment |
| JPS57177589A (en) * | 1981-04-27 | 1982-11-01 | Hitachi Electronics | Composite board |
| JPS5858702A (ja) * | 1981-10-05 | 1983-04-07 | 松下電器産業株式会社 | セラミックバリスタ等の電極構造 |
| JPS5867089A (ja) * | 1981-10-19 | 1983-04-21 | 株式会社日立製作所 | 高周波回路板 |
-
1985
- 1985-08-06 JP JP60171862A patent/JPH0738489B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6232681A (ja) | 1987-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4759965A (en) | Ceramic, preparation thereof and electronic circuit substrate by use thereof | |
| JPH10130051A (ja) | 誘電性ペースト、セラミック多層回路の高誘電率領域の製造のための該ペーストの使用及び該ペーストの製造方法 | |
| US5102719A (en) | Ceramic, circuit substrate and electronic circuit substrate by use thereof and process for producing ceramic | |
| US4654750A (en) | Functional substrate and electronic circuit substrate using the same | |
| JP2608288B2 (ja) | セラミツク及びこれを用いた回路基体と電子回路基体 | |
| JP2568204B2 (ja) | セラミツク及びこれを用いた回路基体と電子回路基体 | |
| JPH0738489B2 (ja) | 電子材料セラミツク及びこれを用いた電子回路用基体 | |
| JPS6129133B2 (ja) | ||
| JP2608289B2 (ja) | セラミツク及びこれを用いた回路基体と電子回路基体並びにセラミツクの製造方法 | |
| JPH11354924A (ja) | 多層セラミック基板の製造方法 | |
| JPH0646525B2 (ja) | 電子材料セラミツクの製造法 | |
| JPH0797450B2 (ja) | セラミックの製造方法、及びセラミック基板の製造方法 | |
| JPH0797451B2 (ja) | セラミック、及びその製造方法、及びそれを用いた電子回路用基体、及び電子回路 | |
| JPH02230798A (ja) | 複合積層セラミック部品 | |
| US6002578A (en) | Ceramic substrate, circuit substrate and electronic circuit substrate by use thereof and method for preparing ceramic substrate | |
| JPS6242368B2 (ja) | ||
| JPH0646621B2 (ja) | セラミツク、この製造法及びこれを用いた電子回路用基体 | |
| JPS62136703A (ja) | セラミツク、この製造法及びこれを用いた電子回路用基体 | |
| JPS6089995A (ja) | 複合積層セラミツク部品 | |
| JP4623851B2 (ja) | 多層配線基板 | |
| JPS632311A (ja) | セラミツクの製造法 | |
| JPH08273979A (ja) | セラミックスコンデンサアレイ | |
| JPS6342517Y2 (ja) | ||
| JPS6232604A (ja) | 電子材料セラミツク及びこれを用いた電子回路用基体 | |
| JPH0214876A (ja) | 誘電体磁器基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |