JPH0738558B2 - モノリシツク位相器 - Google Patents
モノリシツク位相器Info
- Publication number
- JPH0738558B2 JPH0738558B2 JP60201742A JP20174285A JPH0738558B2 JP H0738558 B2 JPH0738558 B2 JP H0738558B2 JP 60201742 A JP60201742 A JP 60201742A JP 20174285 A JP20174285 A JP 20174285A JP H0738558 B2 JPH0738558 B2 JP H0738558B2
- Authority
- JP
- Japan
- Prior art keywords
- phase shift
- phase
- shift circuit
- circuit
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明はモノリシツクIC化に適した互いに直交した２つ
の出力が得られる位相器に関するものである。
の出力が得られる位相器に関するものである。
（発明の概要） 本発明は、１つの入力信号に対して２つの出力信号の位
相差を制御電圧により可変できる可変移相回路と、該可
変移相回路の第１および第２の出力端子に第１および第
２の入力端子を夫夫接続した位相比較器と、該位相比較
器の出力端子に入力端子を接続し、かつ出力端子を前記
可変移相回路の制御端子に接続したローパスフイルタと
を備え、前記可変移相回路の第１および第２の出力端子
から互いに90°位相が正確にシフトした出力信号を得る
ようにしたモノリシツク位相器である。
相差を制御電圧により可変できる可変移相回路と、該可
変移相回路の第１および第２の出力端子に第１および第
２の入力端子を夫夫接続した位相比較器と、該位相比較
器の出力端子に入力端子を接続し、かつ出力端子を前記
可変移相回路の制御端子に接続したローパスフイルタと
を備え、前記可変移相回路の第１および第２の出力端子
から互いに90°位相が正確にシフトした出力信号を得る
ようにしたモノリシツク位相器である。
（従来の技術） 従来の90°位相器を第８図に示す。第８図（ａ）は平行
板線路の導体パタンを、第８図（ｂ）は第８図（ａ）に
おけるA-A′断面図を示す。図において、１は入力端
子、2,3,4は第1,第２および第３の出力端子、５は導体
パタン、６は誘電体基板、７は接地導体を夫々示す。
板線路の導体パタンを、第８図（ｂ）は第８図（ａ）に
おけるA-A′断面図を示す。図において、１は入力端
子、2,3,4は第1,第２および第３の出力端子、５は導体
パタン、６は誘電体基板、７は接地導体を夫々示す。
しかして、第８図（ａ）は４本の長さλg/4の線路を環
状に結合した方向性結合器を構成している。ここでλｇ
は信号の波長であり と表わされる。なお、λ０は真空中の波長、εeffはマ
イクロストリツプの実効誘電率を示す。
状に結合した方向性結合器を構成している。ここでλｇ
は信号の波長であり と表わされる。なお、λ０は真空中の波長、εeffはマ
イクロストリツプの実効誘電率を示す。
いま、この方向性結合器の各線路の方向性アドミタンス
Y0,Ya,Ybが ▲Y2 0▼＝▲Y2 a▼−▲Y2 b▼ なる関係を満たすように設定すると、入力端子１から信
号を入力した場合、出力端子2,3に互いに直交した出力
信号が現われ、端子４には信号が生じない。なお、この
90°位相器は一般に90°ハイブリツドと称されている。
Y0,Ya,Ybが ▲Y2 0▼＝▲Y2 a▼−▲Y2 b▼ なる関係を満たすように設定すると、入力端子１から信
号を入力した場合、出力端子2,3に互いに直交した出力
信号が現われ、端子４には信号が生じない。なお、この
90°位相器は一般に90°ハイブリツドと称されている。
（発明が解決しようとする問題点） ところで、第８図に示すようなストリツプ線路を使用し
た90°位相器をGHz帯の周波数領域で使用する場合、次
に述べるような問題が生ずる。すなわち、 例えば周波数＝1GHzとし、アルミナ基板を用いて90
°ハイブリツドを形成した場合、実効誘電率εeffを９
（通常６〜10ぐらいの値）とすると、λg/42.5cmと与
えられ、集積化する場合、非常に大きな面積を占有す
る。
た90°位相器をGHz帯の周波数領域で使用する場合、次
に述べるような問題が生ずる。すなわち、 例えば周波数＝1GHzとし、アルミナ基板を用いて90
°ハイブリツドを形成した場合、実効誘電率εeffを９
（通常６〜10ぐらいの値）とすると、λg/42.5cmと与
えられ、集積化する場合、非常に大きな面積を占有す
る。
出力信号2,3の位相差を精度良く得るためにはλg/4線
路を高精度に製作する必要がある。
路を高精度に製作する必要がある。
各端子間のアイソレーシヨンは各線路の特性インピー
ダンスの値に大きく依存し、ストリツプ線路の製作技術
に大きく左右される。
ダンスの値に大きく依存し、ストリツプ線路の製作技術
に大きく左右される。
等の点である。
（問題点を解決するための手段） 本発明はこれらの欠点を解決するため、１つの入力信号
に対して２つの出力信号の位相差を制御電圧により可変
できる可変移相回路と、位相比較器およびローパスフイ
ルタにより90°位相器を構成したもので、以下図面に沿
つて詳細に説明する。
に対して２つの出力信号の位相差を制御電圧により可変
できる可変移相回路と、位相比較器およびローパスフイ
ルタにより90°位相器を構成したもので、以下図面に沿
つて詳細に説明する。
なお、以下の説明において端子を示す符号をその端子に
生ずる信号を指す場合にも使用することにする。
生ずる信号を指す場合にも使用することにする。
第１図は本発明の基本構成を示すものであつて、１は入
力端子、10は可変移相回路、11は位相比較器、12はロー
パスフイルタ、13,14は第１および第２の出力端子、15
は位相比較器11の出力端子、16はローパスフイルタ12の
出力端子でかつ可変移相回路10の制御端子である。この
回路は位相比較器11の出力信号がループフイルタとして
のローパスフイルタ12を介して可変移相回路10に帰還さ
れ、いわゆる位相同期ループを形成している。
力端子、10は可変移相回路、11は位相比較器、12はロー
パスフイルタ、13,14は第１および第２の出力端子、15
は位相比較器11の出力端子、16はローパスフイルタ12の
出力端子でかつ可変移相回路10の制御端子である。この
回路は位相比較器11の出力信号がループフイルタとして
のローパスフイルタ12を介して可変移相回路10に帰還さ
れ、いわゆる位相同期ループを形成している。
以下、この回路の動作を説明する。可変移相回路10の第
１および第２の出力信号をsinωCtおよびsin（ωCt＋
φ）とし、位相比較器11をアナログ乗算器形の位相比較
器とすると、その出力信号VPは、 となる。ここでｋは比例定数を示し、アナログ乗算器の
特性によつて決められる。この位相比較器11の出力信号
はローパスフイルタ12に入力されると、２ωCtの高調波
成分が除去されて、 となる。そして、この位相同期ループが同期する場合、
位相比較器11の出力信号が０となるように制御されるか
ら、安定点における位相は より、 となる。すなわち、可変移相回路10の位相可変範囲がπ
/2あるいは３π/2の位相を含んでいれば、90°位相がシ
フトした直交する信号が得られる。
１および第２の出力信号をsinωCtおよびsin（ωCt＋
φ）とし、位相比較器11をアナログ乗算器形の位相比較
器とすると、その出力信号VPは、 となる。ここでｋは比例定数を示し、アナログ乗算器の
特性によつて決められる。この位相比較器11の出力信号
はローパスフイルタ12に入力されると、２ωCtの高調波
成分が除去されて、 となる。そして、この位相同期ループが同期する場合、
位相比較器11の出力信号が０となるように制御されるか
ら、安定点における位相は より、 となる。すなわち、可変移相回路10の位相可変範囲がπ
/2あるいは３π/2の位相を含んでいれば、90°位相がシ
フトした直交する信号が得られる。
次に、第１図に示す可変移相回路10の第１の具体的実施
例を第２図に示す。第２図において、１は入力端子、1
3,14は第１および第２の出力端子、20,22,23は直流レベ
ルシフト回路、21は可変移相回路10の基本構成部分であ
る移相回路、24は直流バイアス回路、25,26は差動増幅
回路、27,28は差動増幅回路25,26の利得調整端子を示
す。
例を第２図に示す。第２図において、１は入力端子、1
3,14は第１および第２の出力端子、20,22,23は直流レベ
ルシフト回路、21は可変移相回路10の基本構成部分であ
る移相回路、24は直流バイアス回路、25,26は差動増幅
回路、27,28は差動増幅回路25,26の利得調整端子を示
す。
次にこの回路の動作について説明する。まず、可変移相
回路10の基本構成部分である移相回路21について述べ
る。30,32はトランジスタによりダイオードを構成して
いる。このダイオード30,32を常に逆バイアス状態に保
ちながら制御端子16に印加する電圧の値を変化させるこ
とにより、逆バイアス状態のダイオード30,32で形成さ
れる容量の値を可変にしている。すなわち抵抗29とダイ
オード30および抵抗31とダイオード32によりRC移相回路
を構成しており、制御端子16に印加する電圧の値を変え
ることにより、RC移相回路の出力ノード37,38間の位相
を調整できる。ここで、入力信号のDC成分がダイオード
30,32の逆バイアス特性に影響を与えないようにするた
め、すなわち逆バイアス状態のダイオード30,32の容量
値は制御電圧源と接地間の電位に依存しており、入力信
号のDCレベルでこの電位差が変わらないようにするた
め、容量33によりDC的にカツトしている。またダイオー
ド30側への信号の伝達は容量34を介して行われる。容量
33,34の容量値は入力信号周波数に対して十分低インピ
ーダンスとなるように与え、出力振幅レベル，位相シフ
トへの影響を小さくしている。またダイオード30,32の
バイアス方法は、制御電圧源，接地電位のインピーダン
スが移相回路特性へ影響を与えないようにするため、抵
抗35,36を介してダイオード30,32にDCバイアスを与えて
いる。ここで抵抗35,36の値はRC移相回路部分のインピ
ーダンス（抵抗29とダイオード30の直列インピーダンス
あるいは抵抗31とダイオード32の直列インピーダンス）
より大きな値を与えている。
回路10の基本構成部分である移相回路21について述べ
る。30,32はトランジスタによりダイオードを構成して
いる。このダイオード30,32を常に逆バイアス状態に保
ちながら制御端子16に印加する電圧の値を変化させるこ
とにより、逆バイアス状態のダイオード30,32で形成さ
れる容量の値を可変にしている。すなわち抵抗29とダイ
オード30および抵抗31とダイオード32によりRC移相回路
を構成しており、制御端子16に印加する電圧の値を変え
ることにより、RC移相回路の出力ノード37,38間の位相
を調整できる。ここで、入力信号のDC成分がダイオード
30,32の逆バイアス特性に影響を与えないようにするた
め、すなわち逆バイアス状態のダイオード30,32の容量
値は制御電圧源と接地間の電位に依存しており、入力信
号のDCレベルでこの電位差が変わらないようにするた
め、容量33によりDC的にカツトしている。またダイオー
ド30側への信号の伝達は容量34を介して行われる。容量
33,34の容量値は入力信号周波数に対して十分低インピ
ーダンスとなるように与え、出力振幅レベル，位相シフ
トへの影響を小さくしている。またダイオード30,32の
バイアス方法は、制御電圧源，接地電位のインピーダン
スが移相回路特性へ影響を与えないようにするため、抵
抗35,36を介してダイオード30,32にDCバイアスを与えて
いる。ここで抵抗35,36の値はRC移相回路部分のインピ
ーダンス（抵抗29とダイオード30の直列インピーダンス
あるいは抵抗31とダイオード32の直列インピーダンス）
より大きな値を与えている。
いま、2GHz帯での適用を考え、入力に対して90°位相が
シフトした出力を得る場合に必要な抵抗，ダイオードの
等価容量Ｃの概算値について考える。例えば抵抗を500
Ω程度に与えると、必要な容量Ｃの値は90℃位相シフト
の条件 （ωCR）２＝１ より約0.16PFとなり、十分集積化できる値であり、マイ
クロ波帯で可変移相回路のモノリシツク化が可能であ
る。
シフトした出力を得る場合に必要な抵抗，ダイオードの
等価容量Ｃの概算値について考える。例えば抵抗を500
Ω程度に与えると、必要な容量Ｃの値は90℃位相シフト
の条件 （ωCR）２＝１ より約0.16PFとなり、十分集積化できる値であり、マイ
クロ波帯で可変移相回路のモノリシツク化が可能であ
る。
次いで、移相回路21の２つの出力信号37,38は直流レベ
ルシフト回路22,23を介して差動増幅回路25に入力され
る。したがつて差動増幅回路25の出力信号13の入力信号
１に対する位相シフト量は移相回路21による位相シフト
量に更に差動増幅回路25による位相シフト分だけ付加さ
れる。そのため、差動増幅回路25の位相シフト分の影響
をなくすために差動増幅回路26を設け、入力信号１を差
動増幅回路26の入力端子に与える。また、差動増幅回路
26の他の入力端子はバイアス回路24によりDCバイアスを
与えている。したがつて差動増幅回路26の出力信号14の
位相は入力信号１に対して差動増幅回路26による位相シ
フト分だけずれる。なお、差動増幅回路25,26の入力に
は同じDCレベルで信号を与えるように直流レベルシフト
回路20,22,23,直流バイアス回路24を構成する。このよ
うな構成になつているので差動増幅回路25,26による位
相シフト分はほとんど等しい値に保つことができる。し
たがつて、差動増幅回路26の出力信号14に対する差動増
幅回路25の出力信号13の位相はほぼ移相回路21によりシ
フトされた位相量だけシフトされる。なお、差動増幅回
路25,26の利得調整端子27,28のうち少なくともどちらか
一方の端子電圧を制御することにより差動増幅回路25,2
6の出力信号13,14の振幅レベルを等しくすることができ
る。
ルシフト回路22,23を介して差動増幅回路25に入力され
る。したがつて差動増幅回路25の出力信号13の入力信号
１に対する位相シフト量は移相回路21による位相シフト
量に更に差動増幅回路25による位相シフト分だけ付加さ
れる。そのため、差動増幅回路25の位相シフト分の影響
をなくすために差動増幅回路26を設け、入力信号１を差
動増幅回路26の入力端子に与える。また、差動増幅回路
26の他の入力端子はバイアス回路24によりDCバイアスを
与えている。したがつて差動増幅回路26の出力信号14の
位相は入力信号１に対して差動増幅回路26による位相シ
フト分だけずれる。なお、差動増幅回路25,26の入力に
は同じDCレベルで信号を与えるように直流レベルシフト
回路20,22,23,直流バイアス回路24を構成する。このよ
うな構成になつているので差動増幅回路25,26による位
相シフト分はほとんど等しい値に保つことができる。し
たがつて、差動増幅回路26の出力信号14に対する差動増
幅回路25の出力信号13の位相はほぼ移相回路21によりシ
フトされた位相量だけシフトされる。なお、差動増幅回
路25,26の利得調整端子27,28のうち少なくともどちらか
一方の端子電圧を制御することにより差動増幅回路25,2
6の出力信号13,14の振幅レベルを等しくすることができ
る。
次に可変移相回路10の第２の具体的実施例を第３図に示
す。第３図において、１は入力端子、21,37は第１およ
び第２の移相回路、22,23,38,39は第１〜第４の直流レ
ベルシフト回路、25,26は第１および第２の差動増幅回
路、27,28は第１および第２の差動増幅回路25,26の利得
調整端子、40,41は第１の差動増幅回路25の第１および
第２の出力端子、42,43は第２の差動増幅回路26の第１
および第２の出力端子を示す。
す。第３図において、１は入力端子、21,37は第１およ
び第２の移相回路、22,23,38,39は第１〜第４の直流レ
ベルシフト回路、25,26は第１および第２の差動増幅回
路、27,28は第１および第２の差動増幅回路25,26の利得
調整端子、40,41は第１の差動増幅回路25の第１および
第２の出力端子、42,43は第２の差動増幅回路26の第１
および第２の出力端子を示す。
ここで第１の移相回路21は第２図に示した移相回路21の
ダイオード30,32をトランジスタのベース・コレクタ間
接合容量で実現したもので、回路の機能，動作，効果は
同じである。また、第２の移相回路37は第１の移相回路
21の構成と全く同じで、電圧の印加条件が異なるのみで
ある。すなわち第２の移相回路37は第１の移相回路21の
制御電圧VC端子側を電源電圧VCCに接続し、接地端子側
を制御電圧VCに接続した構成となつている。
ダイオード30,32をトランジスタのベース・コレクタ間
接合容量で実現したもので、回路の機能，動作，効果は
同じである。また、第２の移相回路37は第１の移相回路
21の構成と全く同じで、電圧の印加条件が異なるのみで
ある。すなわち第２の移相回路37は第１の移相回路21の
制御電圧VC端子側を電源電圧VCCに接続し、接地端子側
を制御電圧VCに接続した構成となつている。
次に第３図で用いられる第１および第２の移動回路21,3
7の動作について説明する。いま制御電圧VCの値を正の
状態で可変する場合を考える。この場合、ダイオード3
0′,32′,30″,32″を逆バイアス状態で作動させるに
は、制御電圧VCを ０＜VC＜VCC ……（１） なる関係を満たすように与える必要がある。ここでダイ
オードを例えばバイポーラトランジスタのPN接合で実現
した場合、PN接合の等価容量Cjは一般的に、 と与えられる。なお、VBiasはPN接合間のバイアス電圧
で、順方向バイアスでは正、逆方向バイアスでは負とな
る。Cj0はVBias＝０の時の接合容量を示す。φ０はビル
トインポテンシヤルで、 と与えられる。ｋはボルツマン定数、Ｔは絶対温度、ｑ
は電荷、ni真性キヤリア濃度、ND,NAはｎおよびｐ形半
導体の不純物濃度を示す。またｍはPN接合状態によつて
決まる定数で通常1/3〜1/2の値となる。
7の動作について説明する。いま制御電圧VCの値を正の
状態で可変する場合を考える。この場合、ダイオード3
0′,32′,30″,32″を逆バイアス状態で作動させるに
は、制御電圧VCを ０＜VC＜VCC ……（１） なる関係を満たすように与える必要がある。ここでダイ
オードを例えばバイポーラトランジスタのPN接合で実現
した場合、PN接合の等価容量Cjは一般的に、 と与えられる。なお、VBiasはPN接合間のバイアス電圧
で、順方向バイアスでは正、逆方向バイアスでは負とな
る。Cj0はVBias＝０の時の接合容量を示す。φ０はビル
トインポテンシヤルで、 と与えられる。ｋはボルツマン定数、Ｔは絶対温度、ｑ
は電荷、ni真性キヤリア濃度、ND,NAはｎおよびｐ形半
導体の不純物濃度を示す。またｍはPN接合状態によつて
決まる定数で通常1/3〜1/2の値となる。
（２）式の関係より、バイポーラトランジスタのベース
・コレクタ間接合容量Cjの電圧依存性を求めた一例を第
４図に示す。図中のトランジスタQA,QB,QCは適用電流に
対応してそれぞれエミツタサイズを変えたものである。
QA,QBの適用電流はQCの適用電流に対して約３倍および
２倍の値である。第４図からも明らかなように逆バイア
ス電圧が大きくなる程、接合容量Gjは小さくなる。
・コレクタ間接合容量Cjの電圧依存性を求めた一例を第
４図に示す。図中のトランジスタQA,QB,QCは適用電流に
対応してそれぞれエミツタサイズを変えたものである。
QA,QBの適用電流はQCの適用電流に対して約３倍および
２倍の値である。第４図からも明らかなように逆バイア
ス電圧が大きくなる程、接合容量Gjは小さくなる。
しかして、このようなGjの電圧依存性を利用すると、第
３図における第１の移相回路21では制御電圧VCを増加す
るとダイオード30′,32′の逆バイアス電位VCは大きく
なりCjの値は減少する。一方、第２の移相回路37では制
御電圧VCを増加すると、ダイオード30,32の逆バイアス
電位（VCC-VC）は小さくなりCjの値は増加する。ここ
で、第１および第２の移相回路21,37の夫々の２つの出
力信号間の位相差θは で与えられる。なお、Ｃはダイオードの等価容量、Ｒは
ダイオードに直列に接続された抵抗、ωは入力信号の角
周波数を示す。従つて（３）式より制御電圧VCの増加に
対して第１の移相回路21の出力位相は増加し、第２の移
相回路37の出力位相は減少する。制御電圧VCの減少に対
しては増加の場合と逆の動作をする。
３図における第１の移相回路21では制御電圧VCを増加す
るとダイオード30′,32′の逆バイアス電位VCは大きく
なりCjの値は減少する。一方、第２の移相回路37では制
御電圧VCを増加すると、ダイオード30,32の逆バイアス
電位（VCC-VC）は小さくなりCjの値は増加する。ここ
で、第１および第２の移相回路21,37の夫々の２つの出
力信号間の位相差θは で与えられる。なお、Ｃはダイオードの等価容量、Ｒは
ダイオードに直列に接続された抵抗、ωは入力信号の角
周波数を示す。従つて（３）式より制御電圧VCの増加に
対して第１の移相回路21の出力位相は増加し、第２の移
相回路37の出力位相は減少する。制御電圧VCの減少に対
しては増加の場合と逆の動作をする。
以上の移相回路21,37の位相関係を第５図に示す。横軸
はωCR、縦軸は入力信号に対する位相を示す。θA,θＢ
はそれぞれ第１および第２の移相回路21,37の出力位相
を示す。図の実線で示した矢印は制御電圧VCの値を増加
した場合の推移を、破線で示した矢印は制御電圧VCの値
を小さくした場合の推移を示す。第２の移相回路37の各
素子定数は前記第１の移相回路21と同様の定数で良い。
ただし位相条件を決めるダイオード30″,32″あるいは
抵抗29″,31″の定数値については第１の移相回路21の
定数と異なる値を与え、第１の移相回路21と第２の移相
回路37の夫々の位相範囲をシフトさせておく。
はωCR、縦軸は入力信号に対する位相を示す。θA,θＢ
はそれぞれ第１および第２の移相回路21,37の出力位相
を示す。図の実線で示した矢印は制御電圧VCの値を増加
した場合の推移を、破線で示した矢印は制御電圧VCの値
を小さくした場合の推移を示す。第２の移相回路37の各
素子定数は前記第１の移相回路21と同様の定数で良い。
ただし位相条件を決めるダイオード30″,32″あるいは
抵抗29″,31″の定数値については第１の移相回路21の
定数と異なる値を与え、第１の移相回路21と第２の移相
回路37の夫々の位相範囲をシフトさせておく。
上記のように第１および第２の移相回路を構成すると２
つの移相回路21,37の後段の回路による位相シフト分を
ほぼ等しくできるので、出力信号40と42あるい41と43か
ら位相差がθA-θＢでそれぞれの振幅レベルがほぼ等し
い２信号が得られる。なお、直流レベルシフト回路22,2
3,38,39は移相回路21,37の交流信号のみを次段の差動増
幅回路25,26へ伝達するためのもので、差動増幅回路25,
26の動作条件を同一にするため直流レベルは同一に与え
ている。すなわち、直流レベルシフト回路22,23,38,39
では容量結合により直流分をカツトし、ブリーダ抵抗に
より直流レベルを与える構成となつている。ここで直流
レベルシフト回路22,23,38,39のブリーダ抵抗を数十Ｋ
Ω程度に与えれば、＝2GHzでの適用を考えると第１お
よび第２の移相回路21,37の位相条件はほとんど変わら
ない。また直流レベルシフト回路22,23,38,39の容量を
例えば10PF程度に与えれば、＝2GHzでの等価抵抗は８
Ω程度であり、振幅ロスがほとんどなく差動増幅回路に
信号が伝達される。
つの移相回路21,37の後段の回路による位相シフト分を
ほぼ等しくできるので、出力信号40と42あるい41と43か
ら位相差がθA-θＢでそれぞれの振幅レベルがほぼ等し
い２信号が得られる。なお、直流レベルシフト回路22,2
3,38,39は移相回路21,37の交流信号のみを次段の差動増
幅回路25,26へ伝達するためのもので、差動増幅回路25,
26の動作条件を同一にするため直流レベルは同一に与え
ている。すなわち、直流レベルシフト回路22,23,38,39
では容量結合により直流分をカツトし、ブリーダ抵抗に
より直流レベルを与える構成となつている。ここで直流
レベルシフト回路22,23,38,39のブリーダ抵抗を数十Ｋ
Ω程度に与えれば、＝2GHzでの適用を考えると第１お
よび第２の移相回路21,37の位相条件はほとんど変わら
ない。また直流レベルシフト回路22,23,38,39の容量を
例えば10PF程度に与えれば、＝2GHzでの等価抵抗は８
Ω程度であり、振幅ロスがほとんどなく差動増幅回路に
信号が伝達される。
また、寄生素子による２信号の振幅レベルのズレは第１
あるいは第２の差動増幅回路25,26の利得調整素子27,28
により０とすることが可能であり、作動増幅回路25,26
の出力振幅は利得調整素子に加える電圧により差動増幅
回路に流れる電流を変えることにより調整している。
あるいは第２の差動増幅回路25,26の利得調整素子27,28
により０とすることが可能であり、作動増幅回路25,26
の出力振幅は利得調整素子に加える電圧により差動増幅
回路に流れる電流を変えることにより調整している。
したがつて出力端子40と42あるいは41と43から互いに位
相がθ（第１および第２の移相回路21,37による位相シ
フト量の差にほぼ等しい）シフトし、振幅レベルの等し
い出力信号が得られる。
相がθ（第１および第２の移相回路21,37による位相シ
フト量の差にほぼ等しい）シフトし、振幅レベルの等し
い出力信号が得られる。
ここで第１の移相回路21の出力位相θＡの可変範囲を 第２の移相回路37の出力位相θＢの可変範囲を とすると、第３図に示す可変移相回路10の出力信号40と
42あるいは41と43の位相差θの可変範囲は となる。したがつて、第１あるいは第２の移相回路21,3
7のうち１つで構成した第２図の可変移相回路10の場合
よりも位相可変範囲を２倍近くとることができる。
42あるいは41と43の位相差θの可変範囲は となる。したがつて、第１あるいは第２の移相回路21,3
7のうち１つで構成した第２図の可変移相回路10の場合
よりも位相可変範囲を２倍近くとることができる。
なお、上記説明では制御電圧VCの範囲をダイオードが逆
バイアス状態となるように限定しているが、実際には順
方向バイアス領域に入つても高抵抗の35′,36′あるい
は35″,36″により順方向に流れる電流は小さくでき、
移相回路としての動作は可能である。
バイアス状態となるように限定しているが、実際には順
方向バイアス領域に入つても高抵抗の35′,36′あるい
は35″,36″により順方向に流れる電流は小さくでき、
移相回路としての動作は可能である。
一方、本発明の可変移相回路10はGaAsデバイスでも同様
に構成でき、第６図にGaAs MESFETデバイスによる本発
明の具体的実施例を示す。ダイオードはゲートのシヨツ
トキ接合容量により実現している。
に構成でき、第６図にGaAs MESFETデバイスによる本発
明の具体的実施例を示す。ダイオードはゲートのシヨツ
トキ接合容量により実現している。
次に、第１図に示すアナログ乗算器形の位相比較器はバ
イポーラデバイスにより具体的に第７図のように構成で
き、またGaAs FETでも同様に構成できる。したがつて本
発明の回路はローパスフイルタを除き、モノリシツクIC
化が可能である。
イポーラデバイスにより具体的に第７図のように構成で
き、またGaAs FETでも同様に構成できる。したがつて本
発明の回路はローパスフイルタを除き、モノリシツクIC
化が可能である。
（発明の効果） 以上説明したように、本発明の回路では互いに90°位相
の異なる直交した出力が得られ、また差動増幅回路の利
得調整端子に加える電圧を制御することにより直交波の
それぞれの振幅レベルを等しくできるので、マイクロ波
帯で適用される直交位相変復調器のモノリシツクIC化に
有効な回路を提供できる利点がある。
の異なる直交した出力が得られ、また差動増幅回路の利
得調整端子に加える電圧を制御することにより直交波の
それぞれの振幅レベルを等しくできるので、マイクロ波
帯で適用される直交位相変復調器のモノリシツクIC化に
有効な回路を提供できる利点がある。
第１図は本発明のモロリシツク位相器の基本構成を示す
ブロック図、第２図は本発明に適用される可変移相回路
の第１の具体的実施例を示す回路構成図、第３図は可変
移相回路の第２の具体的実施例を示す回路構成図、第４
図はバイポーラトランジスタのベース・コレクタ間接合
容量Cjの電圧依存性を示す図、第５図は可変移相回路の
位相とωCRとの関係を示す図、第６図は本発明に適用さ
れる可変移相回路の第３の具体的実施例を示す回路構成
図、第７図は位相比較器の具体的実施例を示す回路構成
図、第８図は従来の90°位相器の構成図である。 １……入力端子 2,3,4……出力端子 ５……導体パタン ６……誘電体基板 ７……接地導体 10……可変移相回路 11……位相比較器 12……ローパスフイルタ 13,14……出力端子 15……位相比較器の出力端子 16……可変移相回路の制御端子 20,22,23,38,39……直流レベルシフト回路 21,37……位相回路 25,26……差動増幅回路 27,28……差動増幅回路の利得調整端子 29,29′,29″,31,31′,31″,35,35′,35″,36,36′,3
6″……抵抗 30,30′,30″,32,32′,32″……ダイオード 33,33′,33″,34,34′,34″……容量 37,38……位相回路の出力ノード 40〜43……可変位相回路の出力端子
ブロック図、第２図は本発明に適用される可変移相回路
の第１の具体的実施例を示す回路構成図、第３図は可変
移相回路の第２の具体的実施例を示す回路構成図、第４
図はバイポーラトランジスタのベース・コレクタ間接合
容量Cjの電圧依存性を示す図、第５図は可変移相回路の
位相とωCRとの関係を示す図、第６図は本発明に適用さ
れる可変移相回路の第３の具体的実施例を示す回路構成
図、第７図は位相比較器の具体的実施例を示す回路構成
図、第８図は従来の90°位相器の構成図である。 １……入力端子 2,3,4……出力端子 ５……導体パタン ６……誘電体基板 ７……接地導体 10……可変移相回路 11……位相比較器 12……ローパスフイルタ 13,14……出力端子 15……位相比較器の出力端子 16……可変移相回路の制御端子 20,22,23,38,39……直流レベルシフト回路 21,37……位相回路 25,26……差動増幅回路 27,28……差動増幅回路の利得調整端子 29,29′,29″,31,31′,31″,35,35′,35″,36,36′,3
6″……抵抗 30,30′,30″,32,32′,32″……ダイオード 33,33′,33″,34,34′,34″……容量 37,38……位相回路の出力ノード 40〜43……可変位相回路の出力端子
Claims (2)
- 【請求項１】１つの入力信号に対して２つの出力信号の
位相差を制御電圧により可変できる可変移相回路と、該
可変移相回路の第１および第２の出力端子に第１および
第２の入力端子を夫々接続した位相比較器と、該位相比
較器の出力端子に入力端子を接続し、かつ出力端子を前
記可変移相回路の制御端子に接続したローパスフイルタ
とを備えた位相器において、前記可変移相回路は、入力
信号に対して２つの出力信号相互間の位相差を制御信号
に応じて可変する移相回路と、該移相回路の２つの出力
信号を夫々第1,第２の直流レベルシフト回路を介して入
力し、かつ利得調整端子を有する第１の差動増幅回路
と、前記入力信号と直流バイアス信号とを入力し、かつ
利得調整端子を有する第２の差動増幅回路とからなり、
前記第1,第２の差動増幅回路の出力端子から夫々直交し
た２組の信号を得ることを特徴とするモノリシツク位相
器。 - 【請求項２】１つの入力信号に対して２つの出力信号の
位相差を制御電圧により可変できる可変移相回路と、該
可変移相回路の第１および第２の出力端子に第１および
第２の入力端子を夫々接続した位相比較器と、該位相比
較器の出力端子に入力端子を接続し、かつ出力端子を前
記可変移相回路の制御端子に接続したローパスフイルタ
とを備えた位相器において、前記可変移相回路は、入力
信号に対して２つの出力信号相互間の位相差を制御信号
に応じて可変し、かつ互いに逆極性の制御信号が与えら
れる第1,第２の移相回路と、前記第１の移相回路の２つ
の出力信号を夫々第1,第２の直流レベルシフト回路を介
して入力し、かつ利得調整端子を有する第１の差動増幅
回路と、前記第２の移相回路の２つの出力信号を夫々第
3,第４の直流レベルシフト回路を介して入力し、かつ利
得調整端子を有する第２の差動増幅回路とからなり、前
記第1,第２の差動増幅回路の出力端子から夫々直交した
２組の信号を得ることを特徴とするモノリシツク位相
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60201742A JPH0738558B2 (ja) | 1985-09-13 | 1985-09-13 | モノリシツク位相器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60201742A JPH0738558B2 (ja) | 1985-09-13 | 1985-09-13 | モノリシツク位相器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6262609A JPS6262609A (ja) | 1987-03-19 |
| JPH0738558B2 true JPH0738558B2 (ja) | 1995-04-26 |
Family
ID=16446183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60201742A Expired - Fee Related JPH0738558B2 (ja) | 1985-09-13 | 1985-09-13 | モノリシツク位相器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0738558B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2609851B1 (fr) * | 1987-01-20 | 1989-04-21 | Labo Electronique Physique | Dephaseur large bande |
| JP2568571B2 (ja) * | 1987-08-05 | 1997-01-08 | 松下電器産業株式会社 | 帯域除去周波数制御装置 |
| JPH0748646B2 (ja) * | 1987-12-24 | 1995-05-24 | 富士通株式会社 | 移相器およびてい倍回路 |
| JP2517048B2 (ja) * | 1988-02-24 | 1996-07-24 | 松下電器産業株式会社 | ▲ろ▼波周波数制御装置 |
| JPH0735452Y2 (ja) * | 1988-10-11 | 1995-08-09 | 日本電気株式会社 | 選択呼出受信機 |
| JP2599194B2 (ja) * | 1989-02-02 | 1997-04-09 | 松下電器産業株式会社 | 濾波周波数制御装置 |
| JPH0335610A (ja) * | 1989-06-30 | 1991-02-15 | Nec Corp | 直角移相信号の出力回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5537031A (en) * | 1978-09-07 | 1980-03-14 | Trio Kenwood Corp | Phase synchronizing circuit |
-
1985
- 1985-09-13 JP JP60201742A patent/JPH0738558B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6262609A (ja) | 1987-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3628046A (en) | Double balanced gate circuit | |
| JP2013141163A (ja) | 直交ハイブリッドカプラ、増幅器及び無線通信装置 | |
| US4308471A (en) | Product circuit | |
| US6356131B1 (en) | 90-degree phase shifter | |
| JPH0738558B2 (ja) | モノリシツク位相器 | |
| JPH02171015A (ja) | ０またはπ位相シフトのマイクロ波位相シフタ | |
| US6411170B2 (en) | Oscillation circuit | |
| US7302249B1 (en) | High dynamic range mixer apparatus and balun therefor | |
| US3649847A (en) | Electrically controlled attenuation and phase shift circuitry | |
| JPS6113644B2 (ja) | ||
| US3299281A (en) | Transistor element and transistor circuit | |
| US5166560A (en) | Voltage-controlled variable capacitor | |
| US7209010B2 (en) | Oscillator with tunable diffusion capacitance as resonant circuit capacitance | |
| JPS5942489B2 (ja) | 周波数弁別回路 | |
| US3345582A (en) | Semiconductor condition responsive phase shift oscillators | |
| CN106059577B (zh) | 基于mems宽频带相位检测器的分频器 | |
| JPH0671190B2 (ja) | 集積可変容量性リアクタンス回路 | |
| US4019152A (en) | Bias circuit for junction diodes | |
| US4937534A (en) | Band-pass amplifier | |
| CN106100634B (zh) | 基于mems宽频带相位检测器的锁相环 | |
| US3530390A (en) | Operational amplifier with varactor bridge input circuit | |
| SU566304A1 (ru) | Дифференциальный усилитель | |
| US20060284652A1 (en) | Power detecting circuit and demodulator comprising it | |
| Dienst et al. | Power amplification using an avalanche diode | |
| US3388345A (en) | Variable resistance networks for controlling the loop gain of an oscillator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |