JPH0738651B2 - Ｆｓｋ復調回路 - Google Patents
Ｆｓｋ復調回路Info
- Publication number
- JPH0738651B2 JPH0738651B2 JP21605387A JP21605387A JPH0738651B2 JP H0738651 B2 JPH0738651 B2 JP H0738651B2 JP 21605387 A JP21605387 A JP 21605387A JP 21605387 A JP21605387 A JP 21605387A JP H0738651 B2 JPH0738651 B2 JP H0738651B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- output
- majority decision
- decision
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
- C08F—MACROMOLECULAR COMPOUNDS OBTAINED BY REACTIONS ONLY INVOLVING CARBON-TO-CARBON UNSATURATED BONDS
- C08F8/00—Chemical modification by after-treatment
- C08F8/28—Condensation with aldehydes or ketones
Landscapes
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Health & Medical Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Medicinal Chemistry (AREA)
- Polymers & Plastics (AREA)
- Organic Chemistry (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】 〔概要〕 FSK信号の復調回路に係り、特にノイズによる復調特性
の劣化を軽減したFSK復調回路に関し、 FSK復調に使用する位相検出器の回路構成上移相器を使
用しないため実現容易であるとともに、ノイズ等による
誤りの発生を低減することができるFSK復調回路を提供
することを目的とし、 FSK変調波に対して互いに直交する二つの搬送波を乗算
して変調符号に対応して位相関係が変化する直交する２
信号出力を得る位相検出手段と、該２信号出力のそれぞ
れの一方の立ち上がりおよび立ち下がりエッジによって
他方の信号値をサンプリングして４つの２値信号を得る
サンプリング手段と、該４つの２値信号の多数決判定を
行って判定結果の出力を発生する多数決判定手段と、該
多数決判定手段において多数決判定が行われたとき該判
定結果の出力を復調信号として出力し、多数決判定にお
いて“1"と“0"とが同数であったとき直前の判定値を保
持する保持手段とを具え、保持してあった直前の判定結
果を復調信号として出力することを特徴とする。
の劣化を軽減したFSK復調回路に関し、 FSK復調に使用する位相検出器の回路構成上移相器を使
用しないため実現容易であるとともに、ノイズ等による
誤りの発生を低減することができるFSK復調回路を提供
することを目的とし、 FSK変調波に対して互いに直交する二つの搬送波を乗算
して変調符号に対応して位相関係が変化する直交する２
信号出力を得る位相検出手段と、該２信号出力のそれぞ
れの一方の立ち上がりおよび立ち下がりエッジによって
他方の信号値をサンプリングして４つの２値信号を得る
サンプリング手段と、該４つの２値信号の多数決判定を
行って判定結果の出力を発生する多数決判定手段と、該
多数決判定手段において多数決判定が行われたとき該判
定結果の出力を復調信号として出力し、多数決判定にお
いて“1"と“0"とが同数であったとき直前の判定値を保
持する保持手段とを具え、保持してあった直前の判定結
果を復調信号として出力することを特徴とする。
本発明はFSK（Frequency Shift Keying）信号の復調回
路に係り、特にノイズによる復調特性の劣化を軽減した
FSK復調回路に関するものである。
路に係り、特にノイズによる復調特性の劣化を軽減した
FSK復調回路に関するものである。
FSK方式はディジタルFM変調の一方式であって、２値符
号の“0"にf1の周波数を、“1"にf2の周波数を対応させ
て、情報伝送を行うものである。このようなFSK信号の
復調方式としては、同期検波方式、周波数検波方式等が
知られているが、変調指数（|f1−f2|/信号速度）が大
きい場合には同期検波と同様の回路構成で搬送波再生を
行うことなく、位相検波を行うことが可能である。本発
明はこの場合に用いられる位相検波器の構成を提案する
ものである。
号の“0"にf1の周波数を、“1"にf2の周波数を対応させ
て、情報伝送を行うものである。このようなFSK信号の
復調方式としては、同期検波方式、周波数検波方式等が
知られているが、変調指数（|f1−f2|/信号速度）が大
きい場合には同期検波と同様の回路構成で搬送波再生を
行うことなく、位相検波を行うことが可能である。本発
明はこの場合に用いられる位相検波器の構成を提案する
ものである。
第９図はFSK復調回路の基本的構成を示したものであ
る。第９図において10は入力信号を同相で二分するハイ
ブリッド、11は局部発振器、12、13はIch、Qchのミキ
サ、14は局部発振器11の信号を直交位相で二分するハイ
ブリッド、15、16はローパスフィルタ（LPF）、17は位
相検出器である。
る。第９図において10は入力信号を同相で二分するハイ
ブリッド、11は局部発振器、12、13はIch、Qchのミキ
サ、14は局部発振器11の信号を直交位相で二分するハイ
ブリッド、15、16はローパスフィルタ（LPF）、17は位
相検出器である。
いま受信信号を ｒ（ｔ）＝cos（ωｃ＋aiωｄ）ｔ ωc:搬送波 ωd:変調度 ai＝＋１（データ“1"のとき） ai＝−１（データ“0"のとき） とすると、この信号はハイブリッド10を経てミキサ12、
13に入力され、それぞれsinωct、cosωctと乗算されて
ローパスフィルタ15、16に低周波成分からなるIch、Qch
の出力として dI（ｔ）＝−sin（aiωdt） ＝−aisinωdt dQ（ｔ）＝cos（aiωdt） ＝cosωdt を得る。さらに位相検出器17によって両出力の位相関係
を検出して再生データaiを復調する。
13に入力され、それぞれsinωct、cosωctと乗算されて
ローパスフィルタ15、16に低周波成分からなるIch、Qch
の出力として dI（ｔ）＝−sin（aiωdt） ＝−aisinωdt dQ（ｔ）＝cos（aiωdt） ＝cosωdt を得る。さらに位相検出器17によって両出力の位相関係
を検出して再生データaiを復調する。
この場合、両出力dI、dQからもとのデータaiを得るため
の方法、すなわち第９図における位相検出器17の構成に
はいくつかの方法があるが、以下においては代表的な二
つの方法を説明する。
の方法、すなわち第９図における位相検出器17の構成に
はいくつかの方法があるが、以下においては代表的な二
つの方法を説明する。
（１）移相器と乗算器とを用いる方法 第10図は移相器と乗算器を用いた従来の位相検出器の構
成図であって、18はπ/2移相器、19は乗算器、20はロー
パスフィルタ（LPF）、21はコンパレータである。
成図であって、18はπ/2移相器、19は乗算器、20はロー
パスフィルタ（LPF）、21はコンパレータである。
入力dIを移相器18を経てπ/2移相した信号dI′は dI′＝−aisin（ωdt＋π/2） ＝−aicosωdt この信号dI′と入力dQとを乗算器19で乗算することによ
って、 dI′・dQ＝−aicos2ωdt ＝−ai（ｌ＋cos2ωdt）/2 を得る。さらにこの出力dI′・dQをローパスフィルタ20
を経て平滑化することによって、cos2ωdt/2を抑圧した
出力の正負を、コンパレータ21を識別することによっ
て、原信号aiを再生することができる。
って、 dI′・dQ＝−aicos2ωdt ＝−ai（ｌ＋cos2ωdt）/2 を得る。さらにこの出力dI′・dQをローパスフィルタ20
を経て平滑化することによって、cos2ωdt/2を抑圧した
出力の正負を、コンパレータ21を識別することによっ
て、原信号aiを再生することができる。
（２）Ｄタイプフリップフロップを用いる方法 第11図はＤタイプフリップフロップを用いた従来の位相
検出器の構成図であって、22、23はコンパレータ、24は
Ｄタイプフリップフロップ（Ｄ−FF）である。
検出器の構成図であって、22、23はコンパレータ、24は
Ｄタイプフリップフロップ（Ｄ−FF）である。
また第12図は第11図の位相検出器における各部信号を示
すタイムチャート図である。
すタイムチャート図である。
dI、dQ両信号はそれぞれコンパレータ22、23を経て２値
信号に変換され、出力Di、Dqを得る。例えば出力DiをＤ
タイプフリップフロップ（Ｄ−FF）24のデータ端子Ｄに
加え、出力Dqを同じくクロック端子CKに加えることによ
って、信号Diを信号Dqの立ち上がりによってサンプリン
グした出力を端子Ｑに得る。（信号Di、Dqの関係は逆で
もよい。） このときＤタイプフリップフロップ（Ｄ−FF）24のデー
タ端子Ｄ、クロック端子CKの位相関係は、原信号aiに対
応して第12図（ａ）、（ｂ）に示す波形のようになり、
従ってＤタイプフリップフロップ（Ｄ−FF）24の出力端
子Ｑには、原信号aiが再生される。
信号に変換され、出力Di、Dqを得る。例えば出力DiをＤ
タイプフリップフロップ（Ｄ−FF）24のデータ端子Ｄに
加え、出力Dqを同じくクロック端子CKに加えることによ
って、信号Diを信号Dqの立ち上がりによってサンプリン
グした出力を端子Ｑに得る。（信号Di、Dqの関係は逆で
もよい。） このときＤタイプフリップフロップ（Ｄ−FF）24のデー
タ端子Ｄ、クロック端子CKの位相関係は、原信号aiに対
応して第12図（ａ）、（ｂ）に示す波形のようになり、
従ってＤタイプフリップフロップ（Ｄ−FF）24の出力端
子Ｑには、原信号aiが再生される。
上記の従来方式のうち移相器と乗算器とを用いる（１）
の方法は、ベースバンド信号dIの位相を遅延させる移相
器18の実現が難しいという問題がある。すなわち信号dI
の周波数は変調度に等しく、通常数kHz程度であるた
め、このような低周波数で正確にπ/2移相する移相器の
製作が困難なためである。
の方法は、ベースバンド信号dIの位相を遅延させる移相
器18の実現が難しいという問題がある。すなわち信号dI
の周波数は変調度に等しく、通常数kHz程度であるた
め、このような低周波数で正確にπ/2移相する移相器の
製作が困難なためである。
またＤタイプフリップフロップを用いる（２）の方法
は、回路構成が簡単なため実現性が高いが、フィルタ等
を有しないため、ノイズによって出力Ｑに誤りを生じや
すいという問題がある。
は、回路構成が簡単なため実現性が高いが、フィルタ等
を有しないため、ノイズによって出力Ｑに誤りを生じや
すいという問題がある。
本発明の目的はこのような従来技術の問題点を解決し、
FSK復調に使用する位相検出器の回路構成上移相器を使
用しないため実現容易であるとともに、ノイズ等による
誤りの発生を低減することができるFSK復調回路を提供
することにある。
FSK復調に使用する位相検出器の回路構成上移相器を使
用しないため実現容易であるとともに、ノイズ等による
誤りの発生を低減することができるFSK復調回路を提供
することにある。
第１図は本発明のFSK復調回路の原理的構成を示したも
のである。
のである。
１は位相検波手段であって、FSK変調波に対して互いに
直交する二つの搬送波を乗算して、変調符号に対応して
位相関係を変化する直交する２信号出力を得るものであ
る。
直交する二つの搬送波を乗算して、変調符号に対応して
位相関係を変化する直交する２信号出力を得るものであ
る。
21〜24はサンプリング手段であって、２信号出力のそれ
ぞれの一方の立ち上がりおよび立ち下がりエッジによっ
て他方の信号値をサンプリングして４つの２値信号を得
るものである。
ぞれの一方の立ち上がりおよび立ち下がりエッジによっ
て他方の信号値をサンプリングして４つの２値信号を得
るものである。
３は多数決判定手段であって、この４つの２値信号の多
数決判定を行って判定結果の出力を発生するものであ
る。
数決判定を行って判定結果の出力を発生するものであ
る。
４は保持手段であって、多数決判定手段３において多数
決判定が行われたときは、この判定結果の出力を復調信
号として出力し、多数決判定において“1"と“0"とが同
数であったときは、直前の判定値を保持するものであ
る。
決判定が行われたときは、この判定結果の出力を復調信
号として出力し、多数決判定において“1"と“0"とが同
数であったときは、直前の判定値を保持するものであ
る。
従って、本発明の構成は以下に示す通りである。即ち、
FSK変調波に対して互いに直交する二つの搬送波を乗算
して、変調符号に対応して位相関係が変化する直交する
２信号出力を得る位相検波手段（１）と、 該２信号出力のそれぞれの一方の立ち上がりおよび立ち
下がりエッジによって他方の信号値をサンプリングして
４つの２値信号を得るサンプリング手段（21〜24）と、 該４つの２値信号の多数決判定を行って判定結果の出力
を発生する多数決判定手段（３）と、 該多数決判定手段（３）において多数決判定が行われた
とき該判定結果の出力を復調信号として出力し、多数決
判定において“1"と“0"とが同数であったとき直前の判
定値を保持する保持手段（４）とを具え、保持してあっ
た直前の判定結果を復調信号として出力することを特徴
とするFSK復調回路としての構成を有する。
FSK変調波に対して互いに直交する二つの搬送波を乗算
して、変調符号に対応して位相関係が変化する直交する
２信号出力を得る位相検波手段（１）と、 該２信号出力のそれぞれの一方の立ち上がりおよび立ち
下がりエッジによって他方の信号値をサンプリングして
４つの２値信号を得るサンプリング手段（21〜24）と、 該４つの２値信号の多数決判定を行って判定結果の出力
を発生する多数決判定手段（３）と、 該多数決判定手段（３）において多数決判定が行われた
とき該判定結果の出力を復調信号として出力し、多数決
判定において“1"と“0"とが同数であったとき直前の判
定値を保持する保持手段（４）とを具え、保持してあっ
た直前の判定結果を復調信号として出力することを特徴
とするFSK復調回路としての構成を有する。
本発明は第11図のＤタイプフリップフロップを用いた従
来の位相検出器について説明した前述の（２）の方式に
適用されるものであって、第11図に示すようにしてdI、
dQ信号から２値化されたDi、Dq信号を入力する。
来の位相検出器について説明した前述の（２）の方式に
適用されるものであって、第11図に示すようにしてdI、
dQ信号から２値化されたDi、Dq信号を入力する。
第２図はDi、Dq両信号における位相情報と原信号データ
の変化点との関係を示す図である。第２図に示されるよ
うに、このDi、Dq信号には、原信号データにＡ点に示す
ような変化があったとき、その原信号データの変化点の
情報がDi、Dq信号それぞれの立ち上がり、立ち下がりエ
ッジの計４箇所に、位相情報として含まれている。しか
しながら、従来の方式においては、第12図に示されるよ
うに、信号Dqの立ち上がりエッジの情報のみを利用して
いて効率的でない。
の変化点との関係を示す図である。第２図に示されるよ
うに、このDi、Dq信号には、原信号データにＡ点に示す
ような変化があったとき、その原信号データの変化点の
情報がDi、Dq信号それぞれの立ち上がり、立ち下がりエ
ッジの計４箇所に、位相情報として含まれている。しか
しながら、従来の方式においては、第12図に示されるよ
うに、信号Dqの立ち上がりエッジの情報のみを利用して
いて効率的でない。
第３図は本発明のFSK復調回路における位相検出方式を
説明するものである。本発明のFSK復調回路の位相検出
方式においては、上述の４箇所の位相情報を抽出し、結
果について多数決処理することによってノイズによる誤
り発生を抑圧する。
説明するものである。本発明のFSK復調回路の位相検出
方式においては、上述の４箇所の位相情報を抽出し、結
果について多数決処理することによってノイズによる誤
り発生を抑圧する。
このような４個のデータの多数決判定を行う場合、デー
タの数が４対０または３対１の場合は判定に問題を生じ
ることはないが、２対２となったときの処理方法が問題
となる。
タの数が４対０または３対１の場合は判定に問題を生じ
ることはないが、２対２となったときの処理方法が問題
となる。
第３図において、データにＢ点において変化を生じ、こ
れによってDi、Dq両信号が図示のように変化したとす
る。この場合データDiの立ち上がりでデータDqをサンプ
リングしたときの出力をＩ、データDqの立ち上がりでデ
ータDiをサンプリングしたときの出力の反転をII、デー
タDiの立ち下がりでデータDqをサンプリングしたときの
出力の反転をIII、データDqの立ち下がりでデータDiを
サンプリングしたときの出力IVとすると、各データＩ〜
IVの変化は図示のようになる。
れによってDi、Dq両信号が図示のように変化したとす
る。この場合データDiの立ち上がりでデータDqをサンプ
リングしたときの出力をＩ、データDqの立ち上がりでデ
ータDiをサンプリングしたときの出力の反転をII、デー
タDiの立ち下がりでデータDqをサンプリングしたときの
出力の反転をIII、データDqの立ち下がりでデータDiを
サンプリングしたときの出力IVとすると、各データＩ〜
IVの変化は図示のようになる。
いま、各データＩ〜IVが“0"である数と“1"である数と
を比較すると、Ｂ点において変化が生じた前後におい
て、4:0→3:1→2:2→1:3→0:4のように変化する。この
場合、4:0、3:1は、例えば、データの“0"に対応させ
て、1:3、0:4はデータの“1"に対応させて正しく多数決
判定を行うことができるが、2:2の状態は一般に多数決
判定を行うことができない。そこで、この場合は、その
直前の状態を保持させるものとすれば、第３図に示すよ
うに正しくデータの変化を表わす判定結果を得ることが
できる。この場合、再生データに遅延を生じることにな
るが、これによって悪影響を生じることはない。
を比較すると、Ｂ点において変化が生じた前後におい
て、4:0→3:1→2:2→1:3→0:4のように変化する。この
場合、4:0、3:1は、例えば、データの“0"に対応させ
て、1:3、0:4はデータの“1"に対応させて正しく多数決
判定を行うことができるが、2:2の状態は一般に多数決
判定を行うことができない。そこで、この場合は、その
直前の状態を保持させるものとすれば、第３図に示すよ
うに正しくデータの変化を表わす判定結果を得ることが
できる。この場合、再生データに遅延を生じることにな
るが、これによって悪影響を生じることはない。
またデータシンボル間にノイズ等によって、第３図のＣ
点に示すごとく、例えばデータDqに誤りが発生したとき
は、Ｃ点の前後において0:4→1:3→2:2→1:3→0:4のよ
うに変化を生じるが、この場合も2:2に対する多数決判
定として、誤り発生前のデータの状態を保持させること
によって、正しく判定を行ってデータを再生することが
できる。
点に示すごとく、例えばデータDqに誤りが発生したとき
は、Ｃ点の前後において0:4→1:3→2:2→1:3→0:4のよ
うに変化を生じるが、この場合も2:2に対する多数決判
定として、誤り発生前のデータの状態を保持させること
によって、正しく判定を行ってデータを再生することが
できる。
このように“0"、“1"の状態が同数となる場合は、常に
その直前のデータ状態を保持するようにすることによっ
て、４個の位相情報を利用して復調を行うことができ
る。
その直前のデータ状態を保持するようにすることによっ
て、４個の位相情報を利用して復調を行うことができ
る。
第４図は本発明の一実施例としてのFSK復調回路の構成
図を示し、本発明の判定方式を用いた位相検出器をディ
ジタル処理によって実現する場合の構成例を示してい
る。第４図において、31〜34はＤタイプフリップフロッ
プ（Ｄ−FF）、35、36はインバータ、37はリードオンリ
ーメモリ（ROM）、38は遅延回路、39はラッチ回路であ
る。
図を示し、本発明の判定方式を用いた位相検出器をディ
ジタル処理によって実現する場合の構成例を示してい
る。第４図において、31〜34はＤタイプフリップフロッ
プ（Ｄ−FF）、35、36はインバータ、37はリードオンリ
ーメモリ（ROM）、38は遅延回路、39はラッチ回路であ
る。
前述の２植化された位相検波結果としての信号Diは、Ｄ
タイプフリップフロップ（Ｄ−FF）31のデータ端子Ｄと
Ｄタイプフリップフロップ（Ｄ−FF）32のクロック端子
CKに加えられるとともに、インバータ35を経て反転して
Ｄタイプフリップフロップ（Ｄ−FF）33のデータ端子Ｄ
とＤタイプフリップフロップ（Ｄ−FF）34のクロック端
子CKに加えられる。また信号DqはＤタイプフリップフロ
ップ（Ｄ−FF）31のクロック端子CKとＤタイプフリップ
フロップ（Ｄ−FF）32のデータ端子CKに加えられるとと
もに、インバータ36を経て反転してＤタイプフリップフ
ロップ（Ｄ−FF）33のクロック端子CKとＤタイプフリッ
プフロップ（Ｄ−FF）34のデータ端子Ｄに加えられる。
これによって各Ｄタイプフリップフロップ（Ｄ−FF）31
〜34のＱ、、Ｑ、出力端子に、前述の位相状態を示
す４個の２値信号Ｉ〜IVが発生する。この信号Ｉ〜IV
は、リードオンリーメモリ（ROM）37にアドレスA3〜A0
として与えられる。
タイプフリップフロップ（Ｄ−FF）31のデータ端子Ｄと
Ｄタイプフリップフロップ（Ｄ−FF）32のクロック端子
CKに加えられるとともに、インバータ35を経て反転して
Ｄタイプフリップフロップ（Ｄ−FF）33のデータ端子Ｄ
とＤタイプフリップフロップ（Ｄ−FF）34のクロック端
子CKに加えられる。また信号DqはＤタイプフリップフロ
ップ（Ｄ−FF）31のクロック端子CKとＤタイプフリップ
フロップ（Ｄ−FF）32のデータ端子CKに加えられるとと
もに、インバータ36を経て反転してＤタイプフリップフ
ロップ（Ｄ−FF）33のクロック端子CKとＤタイプフリッ
プフロップ（Ｄ−FF）34のデータ端子Ｄに加えられる。
これによって各Ｄタイプフリップフロップ（Ｄ−FF）31
〜34のＱ、、Ｑ、出力端子に、前述の位相状態を示
す４個の２値信号Ｉ〜IVが発生する。この信号Ｉ〜IV
は、リードオンリーメモリ（ROM）37にアドレスA3〜A0
として与えられる。
リードオンリーメモリ（ROM）37には、アドレスA3〜A0
に対応してそれぞれの信号Ｉ〜IVにおける“1",“0"の
組合せに対応して、多数決判定結果のデータD1が書き込
まれていて、いずれかのアドレスを指定されたとき、こ
れに対応するデータD1を出力する。またこれと同時に信
号Ｉ〜IVにおける“1",“0"の組合せが2:2であったとき
“0"となり、それ以外のとき“1"となるデータD0を出力
する。
に対応してそれぞれの信号Ｉ〜IVにおける“1",“0"の
組合せに対応して、多数決判定結果のデータD1が書き込
まれていて、いずれかのアドレスを指定されたとき、こ
れに対応するデータD1を出力する。またこれと同時に信
号Ｉ〜IVにおける“1",“0"の組合せが2:2であったとき
“0"となり、それ以外のとき“1"となるデータD0を出力
する。
データD1は遅延回路38を経てラッチ回路39のデータ入力
Ｄに加えられ、データD0はラッチ回路39のゲート端子Ｇ
に加えられる。ラッチ回路39はゲート端子Ｇに“1"が与
えられたとき、データ端子Ｄの信号をラッチして出力Ｑ
に出力する。一方ゲート端子Ｇに“0"が与えられたとき
は、状態変化を生ぜず、前の状態を保持する。これによ
って前述の２値化された位相判定結果としての信号Di、
Dqに対する多数決判定を行って、再生データを出力する
ことができる。
Ｄに加えられ、データD0はラッチ回路39のゲート端子Ｇ
に加えられる。ラッチ回路39はゲート端子Ｇに“1"が与
えられたとき、データ端子Ｄの信号をラッチして出力Ｑ
に出力する。一方ゲート端子Ｇに“0"が与えられたとき
は、状態変化を生ぜず、前の状態を保持する。これによ
って前述の２値化された位相判定結果としての信号Di、
Dqに対する多数決判定を行って、再生データを出力する
ことができる。
この場合、遅延回路38は、ゲート端子Ｇにおけるデータ
D0の状態変化が終了した後に、データD1をデータ端子Ｄ
に伝達するために設けられている。これは、2:2の状態
では、ラッチ回路39のデータ入力Ｄが前の状態を保持し
ている間に、ゲーティングを行う必要があるからであ
る。
D0の状態変化が終了した後に、データD1をデータ端子Ｄ
に伝達するために設けられている。これは、2:2の状態
では、ラッチ回路39のデータ入力Ｄが前の状態を保持し
ている間に、ゲーティングを行う必要があるからであ
る。
第５図は遅延回路の構成例を示し、抵抗Ｒ、コンデンサ
Ｃからなる積分回路を用いて構成された遅延回路を例示
している。
Ｃからなる積分回路を用いて構成された遅延回路を例示
している。
第６図はリードオンリーメモリ（ROM）37の内容を示し
たものであり、16×２ビットのROMを用いて実現するこ
とができる。
たものであり、16×２ビットのROMを用いて実現するこ
とができる。
なお第４図の本発明の一実施例としてのFSK復調回路に
おいて、リードオンリーメモリ（ROM）37を使用する代
りにゲート回路を組合せて用いて、論理動作によって多
数決判定を行わせるようにすることも可能である。
おいて、リードオンリーメモリ（ROM）37を使用する代
りにゲート回路を組合せて用いて、論理動作によって多
数決判定を行わせるようにすることも可能である。
第７図は本発明の他の実施例としてのFSK復調回路の構
成図を示し、本発明の判定方式を用いた位相検出器をア
ナログ処理によって実現する場合の構成例を示してい
る。第７図においては、第４図におけると同じ部分を同
じ番号で示し、41はアナログ加算回路、42、43はコンパ
レータ、44は排他的論理回路、45はインバータである。
成図を示し、本発明の判定方式を用いた位相検出器をア
ナログ処理によって実現する場合の構成例を示してい
る。第７図においては、第４図におけると同じ部分を同
じ番号で示し、41はアナログ加算回路、42、43はコンパ
レータ、44は排他的論理回路、45はインバータである。
第７図において、前述の２値化された位相検波結果とし
ての信号Di、Dqによって、第４図の場合と同様にして４
個の２値信号Ｉ〜IVを生じる。アナログ加算回路41はダ
イオードD1〜D4、抵抗R1〜R5からなり、信号Ｉ〜IVをア
ナログ的に加算する。信号Ｉ〜IVはその“1"または“0"
に対応して所定のレベルを有しているので、アナログ加
算回路41からは、平均値の出力が発生する。
ての信号Di、Dqによって、第４図の場合と同様にして４
個の２値信号Ｉ〜IVを生じる。アナログ加算回路41はダ
イオードD1〜D4、抵抗R1〜R5からなり、信号Ｉ〜IVをア
ナログ的に加算する。信号Ｉ〜IVはその“1"または“0"
に対応して所定のレベルを有しているので、アナログ加
算回路41からは、平均値の出力が発生する。
コンパレータ42は“1"の数が３の場合と２の場合の中間
のレベルを閾値Vth1として有し、コンパレータ43は“1"
の数が２の場合と１の場合の中間のレベルを閾値Vth2と
して有している。従ってコンパレータ42は“1"の数が
４、３の場合に“1"を出力し、コンパレータ43は“1"の
数が４〜２の場合に“1"を出力する。従って“1"の数が
２のとき、両コンパレータ42、43の出力が不一致であ
り、排他的論理和回路44はこの状態を検出して出力を発
生する。排他的論理和回路44の出力はインバータ45を経
て反転してラッチ回路39のゲート端子Ｇに与えられてい
るので、この状態ではラッチ回路39は前の値を保持す
る。従ってラッチ回路39は第４図の場合と同様にして、
２値化された位相検波結果としての信号Di、Dqに対する
多数決判定を行って、再生データを出力することができ
る。
のレベルを閾値Vth1として有し、コンパレータ43は“1"
の数が２の場合と１の場合の中間のレベルを閾値Vth2と
して有している。従ってコンパレータ42は“1"の数が
４、３の場合に“1"を出力し、コンパレータ43は“1"の
数が４〜２の場合に“1"を出力する。従って“1"の数が
２のとき、両コンパレータ42、43の出力が不一致であ
り、排他的論理和回路44はこの状態を検出して出力を発
生する。排他的論理和回路44の出力はインバータ45を経
て反転してラッチ回路39のゲート端子Ｇに与えられてい
るので、この状態ではラッチ回路39は前の値を保持す
る。従ってラッチ回路39は第４図の場合と同様にして、
２値化された位相検波結果としての信号Di、Dqに対する
多数決判定を行って、再生データを出力することができ
る。
第８図は本発明のFSK復調回路の誤り率特性の一例を示
したものであって、実線で示す従来方式の場合、破線で
示す従来方式の場合と比べて誤り率＝10-2において約2d
Bの改善が示されている。第８図は変調指数≒18のとき
の実測値を示したものである。
したものであって、実線で示す従来方式の場合、破線で
示す従来方式の場合と比べて誤り率＝10-2において約2d
Bの改善が示されている。第８図は変調指数≒18のとき
の実測値を示したものである。
以上説明したように本発明によれば、FSK復調回路にお
いて位相検出器の回路構成上移相器を必要とせず、直交
する２つの位相検波信号に含まれる位相情報を効率良く
利用して復調出力を得ることができ、ノイズ等に基づく
誤りの発生を低減することができる。
いて位相検出器の回路構成上移相器を必要とせず、直交
する２つの位相検波信号に含まれる位相情報を効率良く
利用して復調出力を得ることができ、ノイズ等に基づく
誤りの発生を低減することができる。
第１図は本発明のFSK復調回路の原理的構成図、 第２図はDi、Dq両信号における位相情報と原信号データ
の変化点との関係を示す図、 第３図は本発明のFSK復調回路における位相検出方式を
説明する図、 第４図は本発明の一実施例としてのFSK復調回路の構成
図、 第５図は第４図の遅延回路38の構成例を示す図、 第６図はリードオンリーメモリ（ROM）の内容を示す
図、 第７図は本発明の他の実施例としてのFSK復調回路の構
成図、 第８図は本発明のFSK復調回路の誤り率特性の一例を示
す図、 第９図は従来のFSK復調回路の基本的構成図、 第10図は移相器と乗算器を用いた従来の位相検出器の構
成図、 第11図はＤタイプフリップフロップを用いた従来の位相
検出器の構成図、 第12図は第11図に示した従来の位相検出器における各部
信号を示すタイムチャート図である。 １……位相検波手段 21〜24……サンプリング手段 ３……多数決判定手段 ４……保持手段 10,14……ハイブリッド 11……局部発振器 12,13,19……乗算器（ミキサ） 15,16,20……ローパスフィルタ（LPF） 17……位相検出器 18……移相器 21,22,23,42,43,……コンパレータ 24,31,32,33,34……Ｄタイプフリップフロップ（Ｄ−F
F） 35,36,45……インバータ 37……リードオンリーメモリ（ROM） 38……遅延回路 39……ラッチ回路 41……アナログ加算回路 44……排他的論理和回路 45……インバータ
の変化点との関係を示す図、 第３図は本発明のFSK復調回路における位相検出方式を
説明する図、 第４図は本発明の一実施例としてのFSK復調回路の構成
図、 第５図は第４図の遅延回路38の構成例を示す図、 第６図はリードオンリーメモリ（ROM）の内容を示す
図、 第７図は本発明の他の実施例としてのFSK復調回路の構
成図、 第８図は本発明のFSK復調回路の誤り率特性の一例を示
す図、 第９図は従来のFSK復調回路の基本的構成図、 第10図は移相器と乗算器を用いた従来の位相検出器の構
成図、 第11図はＤタイプフリップフロップを用いた従来の位相
検出器の構成図、 第12図は第11図に示した従来の位相検出器における各部
信号を示すタイムチャート図である。 １……位相検波手段 21〜24……サンプリング手段 ３……多数決判定手段 ４……保持手段 10,14……ハイブリッド 11……局部発振器 12,13,19……乗算器（ミキサ） 15,16,20……ローパスフィルタ（LPF） 17……位相検出器 18……移相器 21,22,23,42,43,……コンパレータ 24,31,32,33,34……Ｄタイプフリップフロップ（Ｄ−F
F） 35,36,45……インバータ 37……リードオンリーメモリ（ROM） 38……遅延回路 39……ラッチ回路 41……アナログ加算回路 44……排他的論理和回路 45……インバータ
Claims (1)
- 【請求項１】FSK変調波に対して互いに直交する二つの
搬送波を乗算して、変調符号に対応して位相関係が変化
する直交する２信号出力を得る位相検波手段と、 該２信号出力のそれぞれの一方の立ち上がりおよび立ち
下がりエッジによって他方の信号値をサンプリングして
４つの２値信号を得るサンプリング手段と、 該４つの２値信号の多数決判定を行って判定結果の出力
を発生する多数決判定手段と、 該多数決判定手段において多数決判定が行われたとき該
判定結果の出力を復調信号として出力し、多数決判定に
おいて“1"と“0"とが同数であったとき直前の判定値を
保持する保持手段とを具え、保持してあった直前の判定
結果を復調信号として出力することを特長とするFSK復
調回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21605387A JPH0738651B2 (ja) | 1987-08-29 | 1987-08-29 | Ｆｓｋ復調回路 |
| EP88112938A EP0305775B1 (en) | 1987-08-29 | 1988-08-09 | FSK demodulation circuit |
| CA000574262A CA1287127C (en) | 1987-08-29 | 1988-08-09 | Fsk demodulation circuit |
| DE3887409T DE3887409T2 (de) | 1987-08-29 | 1988-08-09 | FSK-Demodulationsschaltung. |
| US07/237,535 US4870659A (en) | 1987-08-29 | 1988-08-29 | FSK demodulation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21605387A JPH0738651B2 (ja) | 1987-08-29 | 1987-08-29 | Ｆｓｋ復調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6460046A JPS6460046A (en) | 1989-03-07 |
| JPH0738651B2 true JPH0738651B2 (ja) | 1995-04-26 |
Family
ID=16682544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21605387A Expired - Lifetime JPH0738651B2 (ja) | 1987-08-29 | 1987-08-29 | Ｆｓｋ復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0738651B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100297788B1 (ko) * | 1999-01-30 | 2001-09-26 | 윤종용 | 데이터 복조장치 |
| JP2003020612A (ja) * | 2001-07-04 | 2003-01-24 | Bridgestone Corp | 制震装置、制震支持構造及び落橋防止装置 |
-
1987
- 1987-08-29 JP JP21605387A patent/JPH0738651B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6460046A (en) | 1989-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4870659A (en) | FSK demodulation circuit | |
| JP3414052B2 (ja) | 位相変調信号復調方式 | |
| US4878029A (en) | Complex digital sampling converter for demodulator | |
| CA1243084A (en) | Phase detection circuit | |
| EP0412291B1 (en) | Quadrature FSK receiver with compensation for frequency offset | |
| JPH05183592A (ja) | 周波数変換回路、位相比較回路、およびこれらを備えた遅延検波復調装置 | |
| JPH0738651B2 (ja) | Ｆｓｋ復調回路 | |
| US4618830A (en) | PSK demodulator using asynchronous local oscillator | |
| JP3081957B2 (ja) | 伝送データ整形装置 | |
| GB2213662A (en) | Data demodulator carrier phase-error detector | |
| US4499425A (en) | Phase velocity sign detector for frequency shift key demodulation | |
| JPH0428185B2 (ja) | ||
| JP2931454B2 (ja) | ディジタル位相変調信号復調回路 | |
| JPH09181779A (ja) | Ｆｓｋ復調回路 | |
| RU2019055C1 (ru) | Демодулятор сигналов шестнадцатипозиционной квадратурной амплитудной манипуляции | |
| JP2542004B2 (ja) | Ｆｓｋ復調回路 | |
| EP0534180B1 (en) | MSK signal demodulating circuit | |
| JPH0260262A (ja) | Ｆｓｋ復調回路 | |
| US7558339B2 (en) | Asynchronous ZCD demodulator/decoder | |
| JP3162729B2 (ja) | データ再生回路 | |
| JPS62189849A (ja) | オフセツトｑｐｓｋ変調波の識別点判定装置 | |
| JP2528744B2 (ja) | 遅延検波回路 | |
| EP0709992A2 (en) | Costas loop and data identification apparatus | |
| JP2523750B2 (ja) | キャリア再生回路 | |
| JPH05336186A (ja) | 位相検出装置 |