JPH0738708B2

JPH0738708B2 - フイ−ルド判別回路

Info

Publication number: JPH0738708B2
Application number: JP62019954A
Authority: JP
Inventors: 泰造秋本; 幹雄西山
Original assignee: Fuji Photo Film Co Ltd
Current assignee: Fujifilm Holdings Corp
Priority date: 1987-01-30
Filing date: 1987-01-30
Publication date: 1995-04-26
Anticipated expiration: 2010-04-26
Also published as: JPS63187882A

Description

【発明の詳細な説明】［産業上の利用分野］本発明はCT（コンピュータトモグラフィ）、US（ウル
トラソノグラフィ）等の複数の診断装置から導入され
る映像信号をデジタル画像収録装置の画像メモリに記録
する際に画像メモリのアドレス信号として利用される映
像信号に係るフィールド判別信号を出力するフィールド
判別回路に関し、一層詳細には、各種診断装置等を構成
する各種のビデオ出力装置（例えば、テレビジョンカメ
ラ）から出力される走査線数の異なる複数の映像信号を
１台のデジタル画像収録装置内の画像メモリに収録する
際、周波数電圧変換回路（以下、F/V変換回路という）
により制御されるフィールド判別回路を用いて前記走査
線数の異なる映像信号からフィールド判別信号を生成
し、当該フィールド判別信号を画像メモリのアドレス信
号として利用することにより前記走査線数の異なる複数
の映像信号を前記デジタル画像収録装置内の画像メモリ
に整然と記録することを可能とする画像収録装置に組み
込まれるフィールド判別回路に関する。

［従来の技術］ CT、US等によって、例えば、人体の患部を中心にその周
辺を連続的に画像情報として得れば、当該患部自体およ
びその周辺の状況が把握出来、医師等にとっては頗る好
都合である。この場合、複数の画像情報をリアルタイム
に、特に、写真フイルム等に露光記録しハードコピーと
して得ておけば、時間並びに場所に制約されることなく
医療診断に供することが出来る。

然しながら、これらの医療用画像診断装置から出力され
る映像信号は必ずしも同一仕様であると限らず、例え
ば、その走査線数やフィールド周波数等が夫々の診断装
置により異なっていることが多い。

そこで、従来、このように異なる走査線に係る映像信号
をデジタル画像収録装置の画像メモリに記憶するため
に、夫々の映像信号毎に定数が設定されたフィールド判
別回路を含む画像記録装置によりフィールド判別信号を
導出し、当該フィールド判別信号に従って画像メモリに
記録している。

ところが、最近の医療診断装置の技術的発達に伴い、当
該医療診断装置の種類は前記したCT、USの他にDF（デジ
タルフロログラフィ）、MRI（マグネチックレゾナ
ンスイメージング）、RI（ラジオアイソトープ）装置
等多岐に亘り、そのため、夫々の診断装置に対応したデ
ジタル画像収録装置を採用して導入することは、経済的
な負担を著しく増大させ、さらに、収容スペースも大き
く確保しなければならない等種々の不都合を露呈するに
至っている。

［発明が解決しようとする問題点］本発明は前記の不都合を克服するためになされたもので
あって、各種診断装置等を構成する各種のビデオ出力装
置から出力される走査線数の異なる複数の映像信号を１
台のデジタル画像収録装置内の画像メモリに映像信号の
フレーム毎に画像を収録する際、F/V変換器からの制御
信号によりフィールド判別時定数が自動的に制御される
フィールド判別回路を利用して複合映像信号の中、奇数
フィールド、偶数フィールドに係るフィールド判別信号
を導出し、当該フィールド判別信号を前記画像メモリの
アドレス信号として利用することにより前記走査線数の
異なる複数の映像信号を前記画像収録装置内の画像メモ
リに映像信号のフレーム毎にリアルタイムに記憶するこ
とを可能とする画像収録装置に組み込まれるフィールド
判別回路を提供することを目的とする。

［問題点を解決するための手段］前記の目的を達成するために、本発明は各種のビデオ出
力装置から出力される走査線数の異なる複数の複合映像
信号に係る複合同期信号からフィールド判別信号を導出
するフィールド判別回路であって、複合同期信号をF/V
変換回路と当該F/V変換回路に制御される等化パルス除
去回路および垂直同期分離回路に入力し、少なくとも１
個の実質的に遅延フリップフロップ手段を含むフィール
ド検出回路のデータ入力端子に前記等化パルス除去回路
の出力端子を接続し、トリガ入力端子に前記垂直同期分
離回路の出力端子を接続し、時定数制御端子に前記F/V
変換回路の出力端子を接続して当該フィールド検出回路
により前記垂直同期分離回路の矩形波出力信号の所定の
リーディングエッジから所定の時間経過後の時点若しく
は所定時間において前記データ入力端子に導入されてい
る等化パルス除去回路の出力信号の２値レベルを判定し
て、ハイレベル若しくはローレベルのフィールド判別信
号を導出するよう構成することを特徴とする。

［実施態様］次に、本発明に係るフィールド判別回路について好適な
実施態様を挙げ、添付の図面を参照しながら以下詳細に
説明する。

第１図において、参照符号10はビデオ画像収録装置（図
示せず）に組み込まれるフィールド判別回路の全体ブロ
ック図であり、当該フィールド判別回路10は基本的に、
F/V変換回路12により制御される等化パルス除去回路14
と同じくF/V変換回路12により制御されるフィールド検
出回路16および垂直同期分離回路18とから構成される。
ここで前記F/V変換回路12はパルス整形回路20と後述す
るレベルシフト回路を含むローパスフィルタ（以下、LP
Fという）22からなる。

第１図において、先ず、複合映像信号から分離された複
合同期信号（以下、C.SYNC信号という）がF/V変換回路1
2内のパルス整形回路20と等化パルス除去回路14および
垂直同期分離回路18に供給される。ここで、C.SYNC信号
とは周知のように水平同期信号（以下、H.SYNC信号とい
う）、垂直同期信号（以下、V.SYNC信号という）、等化
パルスおよび切込パルスを複合する信号をいう。

次に、F/V変換回路12の出力信号は等化パルス除去回路1
4の時定数制御入力端子αとフィールド検出回路16の時
定数制御入力端子CNTLに導入される。

一方、等化パルス除去回路14の出力信号、すなわち、H.
SYNC信号と垂直同期分離回路18の出力信号、すなわち、
V.SYNC信号は夫々フィールド検出回路16のデータ入力端
子DATAおよびトリガ入力端子TRIGに導入される。この場
合においてフィールド検出回路16はその出力に偶数また
は奇数フィールド判別信号FIELDを出力するように構成
される。なお、第１図に示すフィールド判別回路10から
出力されるフィールド判別信号FIELD、H.SYNC信号およ
びV.SYNC信号は図示しない画像メモリあるいはサンプリ
ングパルス発生器等に送給され、アドレス信号あるいは
タイミング信号等として利用される。

次に、第２図に第１図に示したフィールド判別回路の一
層詳細な回路を示す。なお、第２図において、前記垂直
同期分離回路18の詳細については、例えば、周知の２重
積分回路等を採用すればよいので省略している。さら
に、第２図において、第１図で示す構成要素と同一の構
成要素には同一の参照符号を付し、その詳細な説明を省
略する。

第２図から容易に諒解出来るように、前記パルス整形回
路20は基本的に第１のモノステーブルマルチバイプレー
タIC10（以下、M/MIC10またはIC10という）からなり、L
PF22は第１のオペアンプIC20により構成されるローパス
フィルタ部22aと第２のオペアンプIC30により構成され
るレベルシフト部22bとからなる。一方、等化パルス除
去回路14はM/MIC40とM/MIC50とからなり、フィールド検
出回路16は基本的にM/MIC60およびＤタイプフリップフ
ロップIC80（以下、F/FIC80またはIC80という）からな
る。なお、第２図において、参照符号V_Cは電源電圧を示
し、図示はしないが夫々のICには電源電圧＋V_Cまたは−
V_Cが供給されているものとする。

本発明に係るフィールド判別回路は基本的には以上のよ
うに構成されるものであり、次にその作用並びに効果に
ついて説明する。

第３図ａに複合映像信号から映像信号部分が除去され同
期分離されたC.SYNC信号を示す。この場合、C.SYNC信号
は、同図から容易に諒解されるように、H.SYNC信号、V.
SYNC信号、等化パルスおよび切込パルスを含む信号であ
る。そして、当該第３図ａに示すC.SYNC信号の中、H.SY
NC信号の周期T_Hは63.5μｓ、走査線数は525本、フィー
ルド周波数は60Hzとする。なお、第３図はC.SYNC信号の
中、第１フィールドV.SYNC近傍の各種信号の状態を示し
ている。

そこで、このC.SYNC信号がF/V変換回路12、等化パルス
除去回路14および垂直同期分離回路18に導入される。前
記したように、F/V変換回路12は実質的にM/MIC10とオペ
アンプIC20とからなる。すなわち、M/MIC10の出力信号
がオペアンプIC20からなるローパスフィルタ部22aによ
り平滑され直流信号化される。この場合、M/MIC10の時
定数は抵抗R10とコンデンサC10により決定されるが、そ
の時定数は当該フィールド判別回路10に入力する最大水
平周波数に係る周期よりは短く設定しておく。このよう
に設定することによりオペアンプIC20の出力信号は、第
４図の特性曲線図に示すように、水平周波数に比例して
増大する電圧信号V_Hとすることが可能である。なお、当
該電圧信号V_Hは水平周波数が一定である限り、すなわ
ち、入力する複合映像信号が同一の撮像デバイスから出
力される映像信号である時には一定電圧に保たれる。

次に、前記電圧信号V_HはオペアンプIC30からなるレベル
シフト部22bにより極性反転され増幅されて等化パルス
除去回路14の時定数制御入力端子αおよびフィールド検
出回路16の時定数制御入力端子CNTLに供給される。

ここで、先ず、等化パルス除去回路14についてその作用
を述べる。等化パルス除去回路14は前記したように第2M
/MIC40と第3M/MIC50とからなり、この場合、第2M/MIC40
はリトリガラブルM/Mとして動作し、第3M/MIC50は通常
のM/Mとして動作する。この場合、リトリガラブルM/M、
すなわち、第2M/MIC40の時定数は水平同期周期T_Hの略3/
4T_Hの時間に選択され、第3M/MIC50の時定数は、略H.SYN
C信号のSYNC幅、例えば、7/100T_H時間に選択されてい
る。ここで、第2M/MIC40の時定数を3/4T_Hに選択した理
由は等化パルスの挿入位置および設定精度に誤差が存在
してもその誤差は1/2T_H乃至1T_Hの範囲を超えることはな
いと想定したためである。

そこで、等化パルス除去回路14の出力信号、すなわち、
第3M/MIC50の出力信号は第３図ｂに示すH.SYNC信号とな
る。つまり、第2M/MIC40の時定数を3/4T_Hに選択してい
るため、第３図ａに示すC.SYNC信号の中、H.SYNC信号周
期の略1/2周期の位置に挿入されている等化パルスと切
込パルスが除去された信号となる。このH.SYNC信号はフ
ィールド検出回路16のデータ入力端子DATAに導入され
る。

次に、フィールド検出回路16の作用について述べる前
に、フィールド検出回路16の入力端子TRIGに入力される
垂直同期信号V.SYNC信号の特性について述べる。

前記したように、垂直同期信号V.SYNC信号はC.SYNC信号
を２重積分した、例えば、第３図ｃに示す信号で表され
る。この場合、当該V.SYNC信号は積分処理により時間遅
れを生ずる。第３図ｄ乃至ｈは第３図ａ乃至ｃに係る波
形等の破線部分の時間拡大図であって、第３図ｄ乃至ｆ
に示す拡大波形は第３図ａ乃至ｃで示す波形に対応す
る。そこで、第３図ｆはV.SYNC信号の拡大波形であり、
当該波形図から諒解されるようにV.SYNC信号の遅れ時間
は第３図ｄに示すC.SYNCの下降エッジE_NからTa時間だけ
遅れた時間である。当該V.SYNC信号はフィールド検出回
路16のトリガ入力端子TRIGに供給される。

次に、フィールド検出回路16の作用について述べる。フ
ィールド検出回路16の３つの入力端子CNTL、DATAおよび
TRIGには夫々F/V変換回路12の出力電圧信号V_H、等化パ
ルス除去回路14の出力信号H.SYNC（第３図ｅ参照）およ
び垂直同期分離回路18の出力信号V.SYNC（第３図ｆ参
照）が導入されている。前記したようにフィールド検出
回路16は第4M/MIC60と第1F/FIC80から構成されている。
そして、第4M/MIC60はV.SYNC信号の立ち下がりエッジで
トリガされ、第1F/FIC80は第4M/MIC60の立ち下がりエッ
ジでトリガされる。この場合、第4M/MIC60の時定数はF/
V変換回路12の出力信号により制御されている。すなわ
ち、前記したように、F/V変換回路12の出力電圧、換言
すれば、フィールド検出回路16の入力端子CNTLの電圧は
フィールド判別回路10に入力する信号の水平周波数に比
例して低下するので、トランジスタTR60のベース電圧が
低下し、TR60のコレクタ電流が増加することにより第4M
/MIC60の時定数が小さくなるように制御されている。つ
まり、第4M/MIC60の時定数は水平周波数に比例して減少
する。この様子を第４図ｂの特性曲線図に示す。この場
合、第4M/MIC60の時定数をT_FVとすると、その値は略次
の第１式に示すように決定される。

但し、Ta:垂直同期分離回路に係る遅延時間 T_H:水平周波数の周期例えば、水平周期T_H≒63.5μｓ、遅延時間Ta≒６μｓと
すれば、第4M/MIC60の時定数T_FVはT_FV≒26μｓと設定す
ればよい。この時、第4M/MIC60の出力信号は第３図ｇに
示される波形となる。そこで、この出力信号が第1F/FIC
80のクロック入力端子CKに入力されると、その立ち下が
りエッジ部分で第1F/FIC80のデータ入力端子Ｄに入力さ
れているレベルデータがその出力端子Ｑに伝達される。
当該レベルデータは第３図ｅに示すH.SYNC信号であり、
この場合、そのレベルはハイレベルであるので第1F/FIC
80の出力信号、すなわち、フィールド検出回路16の偶・
奇フィールド判別信号FIELDは、第３図ｈに示すよう
に、ローレベルからハイレベルに遷移する信号となる。
そこで、フィールド判別信号FIELDがハイレベルの場
合、奇数（ODD）フィールドとし、ローレベルの場合、
偶数（EVEN）フィールドと定義すればフィールドの判別
が可能である。

そして、このフィールド判別信号FIELDにより、本発明
の要旨ではないので詳述はしないが、図示しない画像メ
モリのアドレスが決定され、そのメモリに正確に記録す
ることが出来る。

以上の作用の説明は、前記したように、走査線数525
本、フィールド周波数60Hz、すなわち、水平周波数15.7
5KHzの場合であって入力信号が奇数フィールド時に係る
場合の作用の説明である。

次に、入力信号が偶数フィールド時に係る場合の作用に
ついて説明する。この場合のタイムチャートを第５図ａ
乃至ｈに示す。ここで、第５図の夫々の信号は第３図ａ
乃至ｈの夫々の信号で同順で対応する。この場合、第５
図ａおよびｂから容易に諒解出来るように、C.SYNC信号
の中、V.SYNC信号とH.SYNC信号の時間関係は第３図に示
す奇数フィールドの場合と比較してV.SYNC信号の立ち下
がり時点で1/2T_Hずれている。従って、第1F/FIC80のデ
ータ入力端子Ｄに入力する第５図ｅに示すH.SYNC信号の
拡大波形と、第1F/FIC80のクロック入力端子CKに入力す
る第５図ｇに示し第4M/MIC60の出力信号の立ち下がりエ
ッジ部分を比較することにより第1F/FIC80の出力信号、
すなわち、フィールド検出回路16の出力信号FIELDは第
５図ｈに示すようにハイレベルからローレベルに遷移す
る信号となるので偶数フィールドであることが諒解され
る。そこで、この偶数フィールド判別信号も前記した奇
数フィールド判別信号と同様に図示しない画像メモリの
アドレスデータとして利用される。

以上は走査線数525本、すなわち、水平周波数15.75KHz
の場合の奇数フィールド、偶数フィールドに係るフィー
ルド判別作用の説明であるが、本発明に係るフィールド
判別回路10は第４図ａおよびｂに示すように、水平周波
数に比例して等化パルス除去回路14内の第2M/MIC40の時
定数が自動的に3/4T_Hになるように追従する。従って、
フィールド検出回路16内の第4M/MIC60の時定数T_FVも自
動的にT_FV＝T_H/2−Taになるように追従するので、例え
ば、水平周波数が33.75KHz、走査線数が1000本の映像信
号の場合でも第７図（奇数フィールド判別の場合）、第
８図（偶数フィールド判別の場合）に示すように、フィ
ールド判別信号を回路の定数を変更することなしに自動
的に得ることが出来る。なお、第７図および第８図にお
いて、夫々の信号は第３図および第５図の信号に同順で
対応する。

また、本発明の他の実施態様として、フィールド検出回
路16を例えば、第８図に示すように構成することも可能
である。当該フィールド検出回路16は基本的に第５のM/
MIC100と第６のM/MIC120と負論理アンド回路IC125およ
び第２のF/FIC130とから構成される。

第８図に示すように、第6M/MIC120が第5M/MIC100の出力
信号によって駆動されるように構成し、第6M/MIC120の
負出力端子のローレベルの期間にフィールド検出回路
16の入力端子DATAに入力するH.SYNC信号のH.SYNC幅T_SH
（ローレベル）が存在するか否かを負論理アンド回路IC
125で判定し、第2F/FIC130の出力端子にフィールド判
別信号FIELDを導出するように構成している。すなわ
ち、本実施態様においては、前記の実施態様におけるエ
ッジ検出方式からレベル検出方式に変更している。

この場合、第5M/MIC100の時定数T_FVOは第10図ｇおよび
ｈから諒解されるように次の第２式 Ta＋T_FVO＜T_H …（２）第6M/MIC120の時定数T_FV1は次の第３式 T_FV1＞T_SH …（３）を基準として第5M/MIC100と第6M/MIC120の時定数T_FVOと
T_FV1を決定すればよい。この場合、回路を構成する素子
の数は若干増加するが、回路の設計条件は先の実施態様
に比較して著しく緩和される。

第９図および第10図のタイムチャートは夫々走査線数52
5本の場合の偶・奇フィールド判別に係る図面であり、
第11図および第12図のタイムチャートは夫々走査線数10
00本の場合の偶・奇フィールド判別に係る図面を示す。
当該タイムチャートは前述の記述を参照することにより
容易に諒解されるのでその詳細な説明は省略する。

［発明の効果］以上のように本発明によれば、各種診断装置等を構成す
る各種のビデオ出力装置から出力される走査線数の異な
る複数の映像信号を１台のデジタル画像収録装置内の画
像メモリに映像信号のフレーム毎に画像を収録する際、
F/V変換回路からの制御信号により等化パルス除去回路
の時定数とフィールド検出回路の時定数が自動的に制御
される構成としている。そのため、本発明に係るフィー
ルド判別信号を利用して複合映像信号の中、奇数フィー
ルド、偶数フィールドに係るフィールド判別信号を導出
し、当該フィールド判別信号を画像収録装置における画
像メモリのアドレス信号として利用することにより前記
走査線数の異なる複数の映像信号を前記画像収録装置内
の画像メモリに対し映像信号のフレーム毎に正確に記憶
することが出来る効果を奏する。

なお、本発明によって収録された画像は各種画像記録装
置（マルチフォーマットカメラ、レーザプリンタ、サー
マルプリンタ、インクジェット等）の信号源、簡易な総
合画像診断システムPACS（Picture Archiving and Comm
unication System）ファイルの入力信号源、Ｘ線TVまた
はシネシステムのための一次画像蓄積システム、画像メ
モリを応用した画像バッファまたはスキャンコンバータ
等に好適に用いられることが可能である。

以上、本発明について好適な実施態様を挙げて説明した
が、本発明はこの実施態様に限定されるものではなく、
本発明の要旨を逸脱しない範囲において種々の改良並び
に設計の変更が可能なことは勿論である。

【図面の簡単な説明】

第１図は本発明に係るフィールド判別回路のブロック
図、第２図は本発明に係るフィールド判別回路の要部の詳細
回路ブロック図、第３図は本発明に係るフィールド判別回路の作用の説明
に供するタイミングチャート、第４図ａはF/V変換器に係る特性図、第４図ｂはフィールド検出回路に係るモノステーブルマ
ルチバイブレータの時定数の特性図、第５図乃至第７図は本発明に係るフィールド判別回路の
作用の説明に供するタイミングチャート、第８図は本発明に係るフィールド判別回路の他の実施態
様を示す詳細回路ブロック図、第９図乃至第12図は本発明に係るフィールド判別回路の
他の実施態様の作用の説明に供するタイミングチャート
である。 10……フィールド判別回路、12……F/V変換回路 14……等化パルス除去回路 16……フィールド検出回路 18……垂直同期分離回路、20……パルス整形回路 22……ローパスフィルタ IC10……第１モノステーブルマルチバイブレータ IC20……第１オペアンプ IC30……第２オペアンプ、IC40……第2M/M IC50……第3M/M、IC60……第4M/M IC80……第1F/F、IC100……第5M/M IC120……第6M/M IC125……負論理アンド回路 IC130……第2F/F

Claims

【特許請求の範囲】

【請求項１】各種のビデオ出力装置から出力される走査
線数の異なる複数の複合映像信号に係る複合同期信号か
らフィールド判別信号を導出するフィールド判別回路で
あって、複合同期信号を周波数・電圧変換回路（以下、
F/V変換回路という）と当該F/V変換回路に制御される等
化パルス除去回路および垂直同期分離回路に入力し、少
なくとも１個の実質的に遅延フリップフロップ手段を含
むフィールド検出回路のデータ入力端子に前記等化パル
ス除去回路の出力端子を接続し、トリガ入力端子に前記
垂直同期分離回路の出力端子を接続し、時定数制御端子
に前記F/V変換回路の出力端子を接続して当該フィール
ド検出回路により前記垂直同期分離回路の矩形波出力信
号の所定のリーディングエッジから所定の時間経過後の
時点若しくは所定時間において前記データ入力端子に導
入されている等化パルス除去回路の出力信号の２値レベ
ルを判定して、ハイレベル若しくはローレベルのフィー
ルド判別信号を導出するよう構成することを特徴とする
フィールド判別回路。
【請求項２】特許請求の範囲第１項記載の回路におい
て、フィールド検出回路は実質的にモノステーブルマル
チバイブレータ手段とＤタイプフリップフロップ手段と
からなり、モノステーブルマルチバイブレータ手段のト
リガ入力端子に垂直同期分離回路の出力信号を導出し、
モノステーブルマルチバイブレータ手段の時定数制御入
力端子にF/V変換回路の出力信号を導入し、モノステー
ブルマルチバイブレータ手段の出力端子をＤタイプフリ
ップフロップ手段のクロック入力端子に接続し、Ｄタイ
プフリップフロップ手段のデータ入力端子に等化パルス
除去回路の出力信号を導入してＤタイプフリップフロッ
プ手段の出力信号がフィールド判別信号として導出され
るよう構成してなるフィールド判別回路。
【請求項３】特許請求の範囲第１項記載の回路におい
て、フィールド検出回路は第１のモノステーブルマルチ
バイブレータ手段と第２のモノステーブルマルチバイブ
レータ手段とＤタイプフリップフロップ手段と負論理ア
ンド手段からなり、第１モノステーブルマルチバイブレ
ータ手段のトリガ入力端子に垂直同期分離回路の出力信
号を導入し、第１モノステーブルマルチバイブレータ手
段の時定数制御入力端子にF/V変換回路の出力信号を導
入し、第１モノステーブルマルチバイブレータ手段の出
力信号を第２モノステーブルマルチバイブレータ手段の
トリガ入力端子に導入し、第２モノステーブルマルチバ
イブレータ手段の正出力信号をＤタイプフリップフロッ
プ手段のクロック入力端子に導入し、第２モノステーブ
ルマルチバイブレータ手段の負出力信号を前記負論理ア
ンド手段の一方の入力端子に導入し、負論理アンド手段
の他の入力端子には等化パルス除去回路の出力信号を導
入し、負論理アンド手段の出力信号はＤタイプフリップ
フロップ手段のセット入力端子に導入し、Ｄタイプフリ
ップフロップ手段のデータ入力端子は接地してＤタイプ
フリップフロップ手段の負出力信号がフィールド判別信
号として導出されるよう構成してなるフィールド判別回
路。