JPH073933B2 - 絶縁コレクタ縦方向ｐｎｐトランジスタの寄生接合静電容量を最小にするための装置 - Google Patents
絶縁コレクタ縦方向ｐｎｐトランジスタの寄生接合静電容量を最小にするための装置Info
- Publication number
- JPH073933B2 JPH073933B2 JP61191804A JP19180486A JPH073933B2 JP H073933 B2 JPH073933 B2 JP H073933B2 JP 61191804 A JP61191804 A JP 61191804A JP 19180486 A JP19180486 A JP 19180486A JP H073933 B2 JPH073933 B2 JP H073933B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- junction capacitance
- parasitic junction
- pnp transistor
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/14—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of neutralising means
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、絶縁コレクタを有する縦方向PNPトランジス
タであつて、該トランジスタのｎ形エピタキシヤル層に
接続された端子を有する形式のPNPトランジスタにおい
て、寄生接合静電容量（以下単に寄生接合容量と称す
る）を最小にするための装置に関する。
タであつて、該トランジスタのｎ形エピタキシヤル層に
接続された端子を有する形式のPNPトランジスタにおい
て、寄生接合静電容量（以下単に寄生接合容量と称す
る）を最小にするための装置に関する。
当業界において周知のように、PNPトランジスタは、そ
れがすぐれた周波数応答特性を有する場合には、広帯域
増幅器に対し広く応用されうる。
れがすぐれた周波数応答特性を有する場合には、広帯域
増幅器に対し広く応用されうる。
最近開発された技術によつて、上記の方向に向けて顕著
な進歩を示すような絶縁コレクタ縦方向PNPトランジス
タが、現在得られるようになつた。しかしながら、コレ
クタからアースをみたときの全体的な寄生接合容量が大
きいことが、絶縁された縦方向PNPトランジスタの使用
に対する重大な制扼となつている。実際に、周波数特性
の劣下のために、非常に多数の回路構成における使用に
対し潜在的な適性を有するこれらのトランジスタの有用
性は低下してしまう。
な進歩を示すような絶縁コレクタ縦方向PNPトランジス
タが、現在得られるようになつた。しかしながら、コレ
クタからアースをみたときの全体的な寄生接合容量が大
きいことが、絶縁された縦方向PNPトランジスタの使用
に対する重大な制扼となつている。実際に、周波数特性
の劣下のために、非常に多数の回路構成における使用に
対し潜在的な適性を有するこれらのトランジスタの有用
性は低下してしまう。
絶縁コレクタ縦方向PNPトランジスタのコレクタからア
ースをみた寄生接合容量は基本的には次の２つのタイプ
に分類される。
ースをみた寄生接合容量は基本的には次の２つのタイプ
に分類される。
（１） p+形絶縁性層とｎ形エピタキシヤル層との間の
第１の寄生接合容量SC1a。
第１の寄生接合容量SC1a。
（２） コレクタのp+形にドープされた層と、ｎ形エピ
タキシヤル層、及びn+形埋込み層との間の第２の寄生接
合容量SC1b。
タキシヤル層、及びn+形埋込み層との間の第２の寄生接
合容量SC1b。
この形のトランジスタにおける高濃度のドーピングと大
きい接合表面積とのために、これらの寄生接合容量の値
はかなり大きく、寄生接合容量SC1aは零ボルトで約6pF
であり、寄生接合容量SC1bは零ボルトで約7pFである。
きい接合表面積とのために、これらの寄生接合容量の値
はかなり大きく、寄生接合容量SC1aは零ボルトで約6pF
であり、寄生接合容量SC1bは零ボルトで約7pFである。
これらの寄生接合容量を最小にするための最も直接的な
やり方は、ｎ形エピタキシヤル層に接続されたトランジ
スタ端子を無接続のままにしておくことであろう。事
実、そのようにすることによつて、コレクタからアース
をみたときの２つの寄生接合容量は、互いに直列接続に
なり、そのときの等価寄生接合容量の値は約3.2pFにな
る。
やり方は、ｎ形エピタキシヤル層に接続されたトランジ
スタ端子を無接続のままにしておくことであろう。事
実、そのようにすることによつて、コレクタからアース
をみたときの２つの寄生接合容量は、互いに直列接続に
なり、そのときの等価寄生接合容量の値は約3.2pFにな
る。
しかしながら、この方法は実用的ではない。その理由
は、このトランジスタが適正に動作するためには、ｎ形
エピタキシヤル層は、そのトランジスタの破壊電圧レベ
ルと同程度の値の設定電圧にバイアスされることが必要
だからである。
は、このトランジスタが適正に動作するためには、ｎ形
エピタキシヤル層は、そのトランジスタの破壊電圧レベ
ルと同程度の値の設定電圧にバイアスされることが必要
だからである。
そこで、従来の技術によれば、他の２つの代替方法が普
通用いられる。すなわち、 （１） ｎ形エピタキシヤル層へ低インピダンスを介し
てバイアスを与えることにより、実際にSC1aの効果をな
くすことである。ただし、SC1b＝7pFは不変のまま残
る。
通用いられる。すなわち、 （１） ｎ形エピタキシヤル層へ低インピダンスを介し
てバイアスを与えることにより、実際にSC1aの効果をな
くすことである。ただし、SC1b＝7pFは不変のまま残
る。
（２） ｎ形エピタキシヤル層の端子をトランジスタの
コレクタへ接続することにより、寄生接合容量SC1bを短
絡することである。ただしSC1a＝6pFはそのまま残る。
コレクタへ接続することにより、寄生接合容量SC1bを短
絡することである。ただしSC1a＝6pFはそのまま残る。
これらの方法は、共に、寄生接合容量の合計値を減少さ
せることができるが、その減少量は既に述べたような要
求にこたえるのには適切ではない。
せることができるが、その減少量は既に述べたような要
求にこたえるのには適切ではない。
〔発明が解決しようとする問題点〕 本発明が解決しようとする問題点は、上述の従来の方法
の欠点を克服するような作用上及び構成上の特徴を有す
る装置を用いて、絶縁コレクタ縦方向PNPトランジスタ
の寄生接合容量の最小化を達成することである。
の欠点を克服するような作用上及び構成上の特徴を有す
る装置を用いて、絶縁コレクタ縦方向PNPトランジスタ
の寄生接合容量の最小化を達成することである。
上記の問題点は、本発明による上記のような装置によつ
て解決される。そして、上記装置は、ｎ形エピタキシヤ
ル層の端子とトランジスタのコレクタとに接続されたい
わゆるブートストラツプ形回路を含むことを特徴とす
る。
て解決される。そして、上記装置は、ｎ形エピタキシヤ
ル層の端子とトランジスタのコレクタとに接続されたい
わゆるブートストラツプ形回路を含むことを特徴とす
る。
その有利な点は、上記ブートストラツプ回路は、絶縁コ
レクタ・トランジスタのエピタキシヤル層の端子と絶縁
コレクタとにそれぞれ接続されたエミツタ端子とベース
端子とを有するエミツタホロワ・トランジスタを含み、
かつ、電圧源の１つの電極と上記エミツタホロワ・トラ
ンジスタのエミツタ端子との間に接続されたバイアス抵
抗を含むことである。
レクタ・トランジスタのエピタキシヤル層の端子と絶縁
コレクタとにそれぞれ接続されたエミツタ端子とベース
端子とを有するエミツタホロワ・トランジスタを含み、
かつ、電圧源の１つの電極と上記エミツタホロワ・トラ
ンジスタのエミツタ端子との間に接続されたバイアス抵
抗を含むことである。
本発明の別の態様においては、上記エミツタホロワ・ト
ランジスタは縦方向PNPトランジスタである。
ランジスタは縦方向PNPトランジスタである。
以下本発明の実施例を添附図面を参照しつつ説明する。
本発明による装置１は、それ自身は公知であり、一般的
にT1で示された絶縁コレクタ縦方向PNPトランジスタを
含む。
にT1で示された絶縁コレクタ縦方向PNPトランジスタを
含む。
このトランジスタT1は、図示されないその構成の中にお
いてｐ形にドープされた領域に接続されたエミツタ端子
E1、n+領域に接続されたベース端子B1、及びp+領域に接
続されたコレクタ端子C1を含んでいる。
いてｐ形にドープされた領域に接続されたエミツタ端子
E1、n+領域に接続されたベース端子B1、及びp+領域に接
続されたコレクタ端子C1を含んでいる。
さらに、トランジスタT1は、トランジスタT1のｎ形エピ
タキシヤル層に接続された端子Ｎを備えている。従つ
て、トランジスタT1は、アースと端子Ｎとの間に接続さ
れた第１の寄生接合容量SC1aと、コレクタC1のp+領域と
ｎ形エピタキシヤル層との間の第２の寄生接合容量であ
つて、更にコレクタ端子C1と端子Ｎとの間のn+形埋込み
量に対する寄生接合容量をも含んだ第２の寄生接合容量
SC1bとを含んでいる。
タキシヤル層に接続された端子Ｎを備えている。従つ
て、トランジスタT1は、アースと端子Ｎとの間に接続さ
れた第１の寄生接合容量SC1aと、コレクタC1のp+領域と
ｎ形エピタキシヤル層との間の第２の寄生接合容量であ
つて、更にコレクタ端子C1と端子Ｎとの間のn+形埋込み
量に対する寄生接合容量をも含んだ第２の寄生接合容量
SC1bとを含んでいる。
本発明の装置１は、更に、エミツタホロワ縦方向PNPト
ランジスタT2を含み、そのトランジスタT2は、トランジ
スタT1のｎ形エピタキシヤル層の端子Ｎとコレクタ端子
C1とにそれぞれ接続されたエミツタ端子E2とベース端子
B2とを含んでいる。トランジスタT2は、また、接地され
たコレクタ端子C2を有し、かくして、エミツタホロワ・
トランジスタT2の全体的な寄生接合容量SC2は、アース
とベース端子B2との間に接続されている。
ランジスタT2を含み、そのトランジスタT2は、トランジ
スタT1のｎ形エピタキシヤル層の端子Ｎとコレクタ端子
C1とにそれぞれ接続されたエミツタ端子E2とベース端子
B2とを含んでいる。トランジスタT2は、また、接地され
たコレクタ端子C2を有し、かくして、エミツタホロワ・
トランジスタT2の全体的な寄生接合容量SC2は、アース
とベース端子B2との間に接続されている。
更に、エミツタホロワ・トランジスタT2に対する電圧源
の１つの電極VCCとエミツタ端子E2との間には、バイア
ス抵抗Ｒが接続されている。
の１つの電極VCCとエミツタ端子E2との間には、バイア
ス抵抗Ｒが接続されている。
上述の本発明装置は、下記のように動作する。
上記のようなPNPトランジスタT1とT2との接続態様にお
いては、ベースB2とエミツタE2との間の接合は、トラン
ジスタT1の中のコレクタC1とｎ形エピタキシヤル層との
間の接合を逆方向バイアスに保つことが知られるであろ
う。
いては、ベースB2とエミツタE2との間の接合は、トラン
ジスタT1の中のコレクタC1とｎ形エピタキシヤル層との
間の接合を逆方向バイアスに保つことが知られるであろ
う。
更に、第１図の中に２で示した詳細部分、すなわち、本
質的にエミツタホロワ・トランジスタT2と寄生接合容量
SC1bとを含む部分を調べることによつて、その詳細部分
は、作用上は、第２図に示したようなブートストラツプ
回路として知られる回路２によつて等価的に表わされる
ことがわかる。第２図の等価回路は、エミツタホロワ・
トランジスタT2と等価な演算増幅器Ａを含み、その出力
３は正の入力極４と負の入力極５との双方に接続され、
かつ、増幅器Ａの出力３とその正の入力極４との間に寄
生接合容量SC1bが接続された構成になつている。
質的にエミツタホロワ・トランジスタT2と寄生接合容量
SC1bとを含む部分を調べることによつて、その詳細部分
は、作用上は、第２図に示したようなブートストラツプ
回路として知られる回路２によつて等価的に表わされる
ことがわかる。第２図の等価回路は、エミツタホロワ・
トランジスタT2と等価な演算増幅器Ａを含み、その出力
３は正の入力極４と負の入力極５との双方に接続され、
かつ、増幅器Ａの出力３とその正の入力極４との間に寄
生接合容量SC1bが接続された構成になつている。
従つて、エミツタホロワの電圧利得Ａがほぼ１に等しい
ことにより、寄生接合容量SC1bの影響を除去することが
できる。
ことにより、寄生接合容量SC1bの影響を除去することが
できる。
寄生接合容量のSC1aについては、本発明の装置１の中で
は、それはエミツタホロワ・トランジスタT2のエミツタ
端子E2に接続されており、従つてそのベース端子B2から
アースを見たときのその容量の値は、上記エミツタホロ
ワ・トランジスタT2の典型的な電流増幅率β２で寄生接
合容量SC1aを除した値に等しくなる。ここで、縦方向PN
Pトランジスタに対する電流増幅率は、一般的にβ60
である。
は、それはエミツタホロワ・トランジスタT2のエミツタ
端子E2に接続されており、従つてそのベース端子B2から
アースを見たときのその容量の値は、上記エミツタホロ
ワ・トランジスタT2の典型的な電流増幅率β２で寄生接
合容量SC1aを除した値に等しくなる。ここで、縦方向PN
Pトランジスタに対する電流増幅率は、一般的にβ60
である。
このように、トランジスタT1のコレクタ端子C1はエミツ
タホロワ・トランジスタT2のベース端子B2に接続されて
いるために、トランジスタT1のコレクタ端子C1からアー
スを見たときの容量としては、アースとの間に、寄生接
合容量SC1aを因子β２で除した値の容量を持つことにな
る。ただし、その容量値に対して、エミツタホロワ・ト
ランジスタT2の全体的な寄生接合容量SC2が加わること
になる。
タホロワ・トランジスタT2のベース端子B2に接続されて
いるために、トランジスタT1のコレクタ端子C1からアー
スを見たときの容量としては、アースとの間に、寄生接
合容量SC1aを因子β２で除した値の容量を持つことにな
る。ただし、その容量値に対して、エミツタホロワ・ト
ランジスタT2の全体的な寄生接合容量SC2が加わること
になる。
しかしながら、この寄生接合容量SC2は、非常に小さい
接合表面積を有し、かつ、n+形埋込み層を持たないエミ
ツタホロワ・トランジスタT2のような縦方向PNPトラン
ジスタにおいては、非常に小さい値となる。
接合表面積を有し、かつ、n+形埋込み層を持たないエミ
ツタホロワ・トランジスタT2のような縦方向PNPトラン
ジスタにおいては、非常に小さい値となる。
本発明の装置によれば、絶縁コレクタを有する縦方向PN
Pトランジスタの性能は大幅に改善される。実際に、コ
レクタからアースを見たときの寄生接合容量は、従来技
術における最良の場合と比べ、お驚くなかれ、少なくと
も80％は減少する。
Pトランジスタの性能は大幅に改善される。実際に、コ
レクタからアースを見たときの寄生接合容量は、従来技
術における最良の場合と比べ、お驚くなかれ、少なくと
も80％は減少する。
更に、本発明の装置は、明らかに簡単な構成を有するこ
とにより、絶縁コレクタ縦方向PNPトランジスタにおけ
る多用性及び高性能に対する要求を十分に満足させるこ
とができる。
とにより、絶縁コレクタ縦方向PNPトランジスタにおけ
る多用性及び高性能に対する要求を十分に満足させるこ
とができる。
第１図は、本発明による装置の回路構成図である。 第２図は、第１図の回路の中の詳細部分２の等価回路図
である。 〔符号の説明〕 １……本発明の装置、 ２……ブートストラツプ形回路、 ３……ブートストラツプ形回路２の出力、 ４……ブートストラツプ形回路２の正入力極、 ５……ブートストラツプ形回路２の負入力極、 T1……絶縁コレクタを有する縦方向PNPトランジスタ、 C1……縦方向PNPトランジスタT1の絶縁コレクタの端
子、 E1……縦方向PNPトランジスタT1のエミツタ端子、 B1……縦方向PNPトランジスタT1のベース端子、 Ｎ……縦方向PNPトランジスタT1のｎ形エピタキシヤル
層に接続された端子、 T2……エミツタホロワ・トランジスタ、 E2……エミツタホロワ・トランジスタT2のエミツタ端
子、 B2……エミツタホロワ・トランジスタT2のベース端子、 C2……エミツタホロワ・トランジスタT2の接地されたコ
レクタ端子、 SC1a……縦方向PNPトランジスタT1の第１の寄生接合容
量、 SC1b……縦方向PNPトランジスタT1の第２の寄生接合容
量、 SC2……エミツタ・ホロワ・トランジスタT2の全体的寄
生接合容量。
である。 〔符号の説明〕 １……本発明の装置、 ２……ブートストラツプ形回路、 ３……ブートストラツプ形回路２の出力、 ４……ブートストラツプ形回路２の正入力極、 ５……ブートストラツプ形回路２の負入力極、 T1……絶縁コレクタを有する縦方向PNPトランジスタ、 C1……縦方向PNPトランジスタT1の絶縁コレクタの端
子、 E1……縦方向PNPトランジスタT1のエミツタ端子、 B1……縦方向PNPトランジスタT1のベース端子、 Ｎ……縦方向PNPトランジスタT1のｎ形エピタキシヤル
層に接続された端子、 T2……エミツタホロワ・トランジスタ、 E2……エミツタホロワ・トランジスタT2のエミツタ端
子、 B2……エミツタホロワ・トランジスタT2のベース端子、 C2……エミツタホロワ・トランジスタT2の接地されたコ
レクタ端子、 SC1a……縦方向PNPトランジスタT1の第１の寄生接合容
量、 SC1b……縦方向PNPトランジスタT1の第２の寄生接合容
量、 SC2……エミツタ・ホロワ・トランジスタT2の全体的寄
生接合容量。
Claims (3)
- 【請求項１】絶縁コレクタを有する縦方向PNPトランジ
スタであつて、該縦方向PNPトランジスタのｎ形エピタ
キシヤル層に接続された端子を有する形式の前記縦方向
PNPトランジスタの寄生接合静電容量を最小にするため
の装置であつて、前記縦方向PNPトランジスタの前記ｎ
形エピタキシヤル層の端子と前記絶縁コレクタとに接続
されたブートストラツプ形の回路を包含する、絶縁コレ
クタ縦方向PNPトランジスタの寄生接合静電容量を最小
にするための装置。 - 【請求項２】特許請求の範囲第１項に記載の装置であつ
て、前記ブートストラツプ形回路は、前記縦方向PNPト
ランジスタの前記ｎ形エピタキシヤル層の端子と前記絶
縁コレクタとにそれぞれ接続されたエミツタ端子とベー
ス端子とを有するエミツタホロワ・トランジスタを含
み、かつ、該エミツタホロワ・トランジスタの該エミツ
タ端子と電圧源の１つの電極との間にはバイアス抵抗が
接続されている、絶縁コレクタ縦方向PNPトランジスタ
の寄生接合静電容量を最小にするための装置。 - 【請求項３】特許請求の範囲第２項に記載の装置であつ
て、前記エミツタホロワ・トランジスタは縦方向PNPト
ランジスタである、絶縁コレクタ縦方向PNPトランジス
タの寄生接合静電容量を最小にするための装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT22913A/85 | 1985-11-20 | ||
| IT22913/85A IT1186377B (it) | 1985-11-20 | 1985-11-20 | Dispositivo per minimizzare le capacita' parassite di giunzione di un transistor pnp verticale a collettore isolato |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62126704A JPS62126704A (ja) | 1987-06-09 |
| JPH073933B2 true JPH073933B2 (ja) | 1995-01-18 |
Family
ID=11201836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61191804A Expired - Lifetime JPH073933B2 (ja) | 1985-11-20 | 1986-08-18 | 絶縁コレクタ縦方向ｐｎｐトランジスタの寄生接合静電容量を最小にするための装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4935796A (ja) |
| JP (1) | JPH073933B2 (ja) |
| DE (1) | DE3628304C2 (ja) |
| FR (1) | FR2590410B1 (ja) |
| GB (1) | GB2183415B (ja) |
| IT (1) | IT1186377B (ja) |
| NL (1) | NL8601908A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1190074B (it) * | 1986-02-28 | 1988-02-10 | Sgs Microelettronica Spa | Amplificatore a banda larga comprendente un dispositivo circuitale per migliorare la risposta in frequenza |
| US5242843A (en) * | 1992-10-28 | 1993-09-07 | Allied-Signal Inc. | Method for making a heterojunction bipolar transistor with improved high frequency response |
| US5578862A (en) * | 1992-12-30 | 1996-11-26 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit with layer for isolating elements in substrate |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3089098A (en) * | 1962-01-10 | 1963-05-07 | John B Noe | Stabilized transistor amplifier |
| US3379987A (en) * | 1964-01-29 | 1968-04-23 | Micronia Amplifier Corp | Admittance neutralizer |
| US3860836A (en) * | 1972-12-01 | 1975-01-14 | Honeywell Inc | Stabilization of emitter followers |
| US4038680A (en) * | 1972-12-29 | 1977-07-26 | Sony Corporation | Semiconductor integrated circuit device |
| GB1452081A (en) * | 1973-10-26 | 1976-10-06 | Post Office | Transfer function control networks |
| US4302726A (en) * | 1979-07-10 | 1981-11-24 | The General Electric Company Limited | Current sources |
| US4323798A (en) * | 1980-04-18 | 1982-04-06 | The United States Of America As Represented By The Secretary Of The Air Force | Fast operating switchable operational amplifier driven circuits |
| FR2509102B1 (fr) * | 1981-07-03 | 1986-01-24 | Trt Telecom Radio Electr | Commutateur analogique de courant en technologie bipolaire a injection |
| US4588904A (en) * | 1983-09-16 | 1986-05-13 | At&T Bell Laboratories | High efficiency bias circuit for high frequency inductively loaded power switching transistor |
| JPS60136249A (ja) * | 1983-12-23 | 1985-07-19 | Toshiba Corp | 半導体装置 |
| JPS60260222A (ja) * | 1984-06-07 | 1985-12-23 | Nec Corp | 適応可変スイツチトキヤパシタフイルタ |
-
1985
- 1985-11-20 IT IT22913/85A patent/IT1186377B/it active
-
1986
- 1986-06-20 GB GB8615151A patent/GB2183415B/en not_active Expired - Lifetime
- 1986-07-23 NL NL8601908A patent/NL8601908A/nl not_active Application Discontinuation
- 1986-08-18 JP JP61191804A patent/JPH073933B2/ja not_active Expired - Lifetime
- 1986-08-21 DE DE3628304A patent/DE3628304C2/de not_active Expired - Fee Related
- 1986-11-19 FR FR868616096A patent/FR2590410B1/fr not_active Expired
-
1988
- 1988-02-08 US US07/154,491 patent/US4935796A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4935796A (en) | 1990-06-19 |
| IT8522913A0 (it) | 1985-11-20 |
| FR2590410B1 (fr) | 1989-12-15 |
| GB2183415B (en) | 1990-04-11 |
| JPS62126704A (ja) | 1987-06-09 |
| FR2590410A1 (fr) | 1987-05-22 |
| DE3628304C2 (de) | 1995-05-04 |
| GB8615151D0 (en) | 1986-07-23 |
| GB2183415A (en) | 1987-06-03 |
| IT1186377B (it) | 1987-11-26 |
| DE3628304A1 (de) | 1987-05-21 |
| NL8601908A (nl) | 1987-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3246807B2 (ja) | 半導体集積回路装置 | |
| JPH08274546A (ja) | ハイダイナミックレンジの光学式トランスインピーダンス増幅器 | |
| US4095252A (en) | Composite jfet-bipolar transistor structure | |
| EP0228146A1 (en) | CMOS output drive circuit | |
| JPH0150112B2 (ja) | ||
| US3448397A (en) | Mos field effect transistor amplifier apparatus | |
| JPH073933B2 (ja) | 絶縁コレクタ縦方向ｐｎｐトランジスタの寄生接合静電容量を最小にするための装置 | |
| JP2545075B2 (ja) | 広帯域増幅器 | |
| US4241314A (en) | Transistor amplifier circuits | |
| US4031481A (en) | Transistor amplifier | |
| GB2071953A (en) | Current stabiliser comprising field-effect transistors | |
| US5764106A (en) | Gain-controlled amplifier and automatic gain control amplifier using GCLBT | |
| US4931850A (en) | Semiconductor device including a channel stop region | |
| JPH0797553B2 (ja) | Ｎｐｎトランジスタ−の固有降伏電圧より大きい降伏電圧を有するｎｐｎ等価構造 | |
| US4366445A (en) | Floating NPN current mirror | |
| JPH0923383A (ja) | 多出力ｃｃｄ型電荷転送読み取りレジスタ | |
| US3875536A (en) | Method for gain control of field-effect transistor | |
| JP2666601B2 (ja) | ピークホールド回路 | |
| JPH0691384B2 (ja) | 半導体集積回路装置 | |
| US5654662A (en) | Inverted BJT current sources/sinks in RF circuits and methods | |
| US6081139A (en) | Differential amplifier with lateral bipolar transistor | |
| US4716379A (en) | Differential amplifier including balanced two terminal series RC network | |
| EP0091916A1 (en) | Operational amplifier | |
| JPH05291280A (ja) | 半導体集積回路 | |
| JP3038723B2 (ja) | 半導体回路装置 |