JPH074009Y2 - 超音波診断装置 - Google Patents

Description

【考案の詳細な説明】 （イ）産業上の利用分野 本考案は、診断画像の表示のためにデュアルポートメモ
リで構成された一つのメモリブロックを複数組み合わせ
てなる画像表示用メモリを備えた超音波診断装置の画像
表示回路に係り、特には、スクロール表示を実現するた
めの改良に関する。

（ロ）従来技術とその問題点 一般に、超音波診断装置では、超音波の送受波に基づく
エコー信号を画像データとして画像表示用メモリに格納
し、これをTV走査に同期して読み出してTVモニタ等に画
像表示する。このような画像表示のためのメモリとし
て、第３図に示すようなデュアルポートメモリの適用が
考えられる。このデュアルポートメモリの基本的な構成
は、既に周知であるが（たとえば、特開昭60-72020号公
報参照）、さらに説明を加えると、ランダムアクセス用
のRAM部とシリアルアクセス用のSAM部とを備えており、
RAM部のデータを一旦SAM部に転送すると、SAM部のデー
タを表示している間にRAM部ではCRU等との間で描画のた
めのアクセスを実行できるために高速アクセスが可能と
なり、しかも、P/S変換がチップ内で実行されるために
従来は外付けしていたP/S変換回路が不要となるなどの
利点がある。

ところで、このようなデュアルポートメモリを用いて画
像表示用メモリを構成するには、メモリ容量の関係でデ
ュアルポートメモリを複数組み合わせることが必要とな
ることがある。その場合においても、画像データをRAM
部に書き込む時間をできるだけ多くとりたいので、各デ
ュアルポートメモリのRAM部からSAM部へのデータ転送
は、TV水平同期信号のブランキング期間中に一括して行
うことが望ましい。

一方、心壁の動きなどを時系列的に表示するＭモード像
等をスクローリングする場合には、イメージ領域と各メ
モリブロックのSAM部の読み出しアドレスとの対応関係
は時々刻々変化する。たとえば、第４図に示すように、
１つの画像表示用メモリが３つのメモリブロックＡ、
Ｂ、Ｃで構成されているものとすれば、非スクローリン
グの場合には、各メモリブロックＡ、Ｂ、ＣについてSA
M部からのデータ読み出しの開始アドレスは共に０番地
となる。すなわち、この場合は静止画像としての表示と
なるから、イメージ領域と各メモリブロックＡ、Ｂ、Ｃ
のSAM部の読み出し開始アドレスの対応関係は固定して
いる。これに対して、スクローリングを行う場合には、
SAM部からデータを読み出す開始アドレスは各メモリブ
ロックＡ、Ｂ、Ｃで異なる。すなわち、スクロール表示
では、最古のデータを捨てつつ最新のデータを取り込ん
で、逐次データ更新していく必要があるので、列アドレ
スとして指定される読み出し開始点が、書き込みアドレ
スに応じて時間経過とともに、メモリの列アドレスが順
次大きい方（たとえば、左から右）に移行していく。

たとえば、現在、書き込みが行われている列アドレスを
ｎとすれば、次の列アドレスｎ＋１をデータの読み出し
開始点ｘとする。このため各メモリブロックＡ、Ｂ、Ｃ
のSAM部の読み出し開始アドレスは固定されたものでは
なく、逐次変化する。たとえば、第２番目のメモリブロ
ックＢから読み出しが開始されるとき、第２番目のメモ
リブロックＢの読み出し開始アドレスはｘ（ｘ≠０）番
地であるが、第１番目と第３番目のメモリブロックＡ、
ＣでのSAM部の読み出し開始アドレスは０番地となる。
したがって、水平同期信号のブランキング期間中に一括
してRAM部からSAM部に１行分のデータを転送し、かつ、
スクローリング機能を実現するためには、各メモリブロ
ックＡ、Ｂ、Ｃに対して各々独立してSAM部からのデー
タ読み出し開始アドレスを指定する必要がある。

そのため、従来装置では、たとえば第５図に示すような
構成が採られていた。この画像表示回路は、256ビット
のSAM部をもつデュアルポートメモリを一つのメモリブ
ロックとし、３ブロックで１プレーンの画像表示用メモ
リを構成したものであって、各メモリブロックＡ、Ｂ、
Ｃに対してデータ読み出し用のアドレスバスb1、b2、b3
が個別に接続されている。

この画像表示回路の動作を説明すると、まず、読み出し
アドレス発生部ａから各メモリブロックＡ、Ｂ、ＣのRA
M部からSAM部へ１行分のデータを転送するために必要な
行アドレスとイメージ領域のスクロール開始点ｘ（スク
ロール表示を行うために、画像表示用メモリからデータ
を読み出すときの読み出し開始点となる列アドレスをい
う（第４図参照）。以下同じ。）を決めるのに必要な列
アドレスがそれぞれ発生される。その場合の列アドレス
は、たとえばイメージ領域の水平方向画素が768（＝256
×３）ドットで構成されている場合には、０番地から76
7番地までの範囲で変化する。そして、行アドレスは行
／列アドレス選択部c1、c2、c3にそのまま入力され、ま
た、列アドレスはアドレス変換部ｄとタイミングジェネ
レータｆとにそれぞれ入力される。アドレス変換部ｄ
は、読み出しアドレス発生部ａから与えられた列アドレ
スを各メモリブロックＡ、Ｂ、ＣのSAM部の読み出し開
始点を決める読み出し開始アドレス（０番地〜255番地
の範囲）に変換して出力する。たとえば、スクロール開
始点ｘの列アドレスが400番地である場合、第２メモリ
ブロックＢのSAM部に対する読み出し開始アドレスは400
-256＝144番地となる。一方、タイミングジェネレータ
ｆは、列アドレスの内容に応じて各メモリブロックＡ、
Ｂ、Ｃに個別に対応して設けられている読み出し開始ア
ドレス選択部e1、e2、e3にアドレス切換信号s1、s2、s3
を出力する。これにより、読み出し開始アドレス選択部
e1、e2、e3は次の動作を行う。すなわち、スクロール開
始点ｘを決める列アドレスが０、256、512番地の場合、
各メモリブロックＡ、Ｂ、ＣのSAM部の読み出し開始ア
ドレスはいずれも０番地となるので、その場合には、各
読み出し開始アドレス選択部e1、e2、e3は上記のアドレ
ス切換信号s1、s2、s3に応答してSAM部の読み出し開始
アドレスとしていずれも０番地を選択する。それ以外の
場合には、スクロール開始点ｘが含まれるメモリブロッ
クに対してはアドレス変換部ｄで変換された読み出し開
始アドレスを選択し、残りのメモリブロックに対しては
０番地を選択する。たとえば、上記の例において、スク
ロール開始点ｘを決める列アドレスが400番地である場
合、そのスクロール開始点ｘは第２メモリブロックＢに
あるから、第２メモリブロックＢの読み出しアドレスと
して144番地が選択され、他の第１、第２メモリブロッ
クＡ、Ｃの読み出し開始アドレスは０番地が選択され
る。そして、これらの各読み出し開始アドレス選択部e
1、e2、e3で選択された読み出し開始アドレスが行／列
アドレス選択部c1、c2、c3に入力される。行／列アドレ
ス選択部c1、c2、c3は、タイミングジェネレータｆから
与えられる切換信号R/Cに応答して、まず、読み出しア
ドレス発生部ａからの行アドレスを選択した後、次に読
み出し開始アドレス選択部e1、e2、e3からの読み出し開
始アドレスを選択する。その場合、第６図に示すよう
に、TV水平同期信号のブランキング期間中にゲート回路
g1、g2、g3に読み出し許可信号▲▼が共通に与え
られてゲートが開かれるので、行アドレスと読み出し開
始アドレスとがゲート回路g1、g2、g3およびアドレスバ
スb1、b2、b3を介して各メモリブロックＡ、Ｂ、Ｃにそ
れぞれ個別に送出される。さらに、そのタイミングに合
わせてタイミングジェネレータｆからは各メモリブロッ
クＡ、Ｂ、Ｃに▲▼、▲▼信号が与えられ
るので、まず、行アドレス指定で各メモリブロックＡ、
Ｂ、ＣのRAM部からSAM部に１行分のデータが転送され
（３つのメモリブロックＡ、Ｂ、Ｃで１水平走査ライン
分のデータとなる）、次いで、読み出し開始アドレス指
定によって各SAM部のシリアル出力の開始点が決められ
られる。すなわち、上記の例では１メモリブロックでは
０番地、第２メモリブロックでは144番地、第３メモリ
ブロックでは０番地が各SAM部での読み出し開始アドレ
スとなる。そして、各SAM部にセットされたデータがTV
走査に同期したシフトクロックによってシリアル出力さ
れる。この例では、第１〜第３メモリブロックＡ〜Ｃの
行アドレスの指定が共通した状態で、列アドレスについ
ては、まず、第２メモリブロックＢについて、列アドレ
ス144〜255に対応するデータが読み出され、次に、第３
メモリブロックＣの列アドレス０〜255に対応するデー
タが読み出され、続いて、第１メモリブロックＡの列ア
ドレス０〜255に対応するデータが読み出され、最後
に、第２メモリブロックＢの列アドレス０〜143に対応
するデータが読み出される。

したがって、CRTの表示画面上では、上記の読み出し開
始点ｘの列アドレス144のデータ（これが最古のデータ
である）が左端に、この列アドレスの１つ手前の列アド
レス143のデータ（これが最新のデータである）が右端
に表示されることになる。

そして、読み出しアドレス発生部ａから出力されるスク
ロール開始点ｘを決める列アドレスが順次変化すると、
これに伴って各メモリブロックＡ、Ｂ、Ｃの各SAM部の
読み出し開始アドレスも変化するため、スクロール表示
が実現される。すなわち、上述のように、CRT画面上で
は、上記の読み出し開始点ｘの列アドレスのデータ（こ
れが最古のデータである）が左端に、この列アドレスの
１つ手前の列アドレスのデータ（これが最新のデータで
ある）が右端に表示されることになるが、読み出し開始
点ｘの列アドレスが順次変化するたびに、最古の１列分
のデータが最新の１列分のデータに書き換えられ、逐次
データが更新されてスクロール表示が実現される。

このように、従来装置では、各メモリブロックＡ、Ｂ、
Ｃごとにそれぞれ独立してアドレスバスb1、b2、b3を接
続し、TV水平同期信号のブランキング期間中に各メモリ
ブロックのデータ転送のためのアドレスを各メモリブロ
ック単位で同時に指定するようにしているので、全体と
してのバスラインの数が多くなり、パターン設計上、種
々の制約を受けるばかりでなく、各アドレスバスを独立
させるために多くの切り換え素子e1〜e3、c1〜c3、g1〜
g3等が必要となり、その結果、回路構成が複雑になって
いた。

本考案は、このような事情に鑑みてなされたものであっ
て、TV水平同期信号のブランキング期間中に全ての各メ
モリブロックについてRAM部からSAM部へデータ転送を行
い、かつ、スクロール機能をもたせることを前提とした
上で、アドレスバスラインの本数をできるだけ低減して
回路構成を簡素化し、パターン設計を容易に行えるよう
にすることを目的とする。

（ハ）問題点を解決するための手段 本考案は、上記の目的を達成するために、ランダムアク
セス用のRAM部とシリアルアクセス用のSAM部とを有する
デュアルポートメモリで構成された一つのメモリブロッ
クを複数組み合わせてなる画像表示用メモリを備えた超
音波診断装置において、次の構成を採る。

すなわち、本考案の超音波診断装置では、前記各メモリ
ブロックを単一のアドレスバスで共通に接続する一方、
TV水平同期信号のブランキング期間中に、前記各メモリ
ブロックのRAM部からSAM部へのデータ転送を許容する転
送許容信号を、単一のアドレスバスを介して時分割で順
次各メモリブロックに与える転送許容信号発生手段と、
この転送許容信号発生手段からの前記転送許容信号に同
期して、前記各メモリブロックのSAM部にセットされた
データを読み出す際に、各メモリブロック個別の読み出
し開始アドレスを単一のアドレスバス側へ順次選択出力
する読み出し開始アドレス選択手段とを含む構成にし
た。

（ニ）作用 上記構成において、転送許容信号発生手段は、TV水平同
期信号のブランキング期間中に、前記各メモリブロック
のRAM部からSAM部へのデータ転送を許容する転送許容信
号を時分割で順次各メモリブロックに対して与える。そ
して、この転送許容信号発生手段からの転送許容信号に
同期して、読み出し開始アドレス選択手段は各メモリブ
ロックのSAM部にセットされるデータを読み出す際の各
メモリブロック個別の読み出し開始アドレスを選択す
る。そして、この読み出し開始アドレスが共通のアドレ
スバスを介して各メモリブロックに個別に出力される。
これにより、TV水平同期信号のブランキング期間中に、
メモリブロックの数に応じた個数のデータ読み出し転送
サイクルが挿入されることになり、そのデータ読み出し
転送サイクル期間ごとに各メモリブロックのRAM部からS
AM部へのデータ転送のための行アドレスおよびSAM部か
らのデータの読み出し開始アドレスが時分割で順次各メ
モリブロックに送出される。

したがって、各メモリブロックに対するデータ読み出し
転送のためのアドレスバスが共通化されることになる。

（ホ）実施例 第１図は超音波診断装置の画像表示回路の画像表示用メ
モリと該メモリに対するデータ読み出し制御系を含む要
部ブロック図である。同図において、符号１は画像表示
回路の全体を示し、２は画像表示用メモリで、この画像
表示用メモリ２は、ランダムアクセス用のRAM部とシリ
アルアクセス用のSAM部とを有するデュアルポートメモ
リからなるメモリブロック2a、2b、2cを複数（本例では
３個）組み合わせて構成されている。そして、各メモリ
ブロック2a、2b、2cは一つのアドレスデータバス４に共
通に接続されており、このアドレスデータバス４はゲー
ト回路６を介して一つの行／列アドレス選択部８に接続
されている。10は、第１〜第３メモリブロック2a、2b、
2cのRAM部からSAM部へ１行分のデータを転送するために
必要な行アドレスとイメージ領域のスクロール開始点ｘ
（第４図参照）を決めるのに必要な列アドレス（０番地
〜767番地までの範囲）とをそれぞれ発生する読み出し
アドレス発生部、12は読み出しアドレス発生部10から与
えられた列アドレスを各メモリブロック2a、2b、2cのSA
M部の読み出し開始点を決める読み出し開始アドレス
（０番地〜255番地の範囲）に変換して出力するアドレ
ス変換部である。また、14は後述する切換信号発生部22
からの切換信号に応答してアドレス変換部12から出力さ
れるアドレスとメモリブロックのSAM部の０番地を示す
アドレスとを選択して出力する読み出し開始アドレス選
択部である。

16はデータ読み出しのための各種のタイミング制御信号
を発生するタイミングジェネレータであり、このタイミ
ングジェネレータ16は、メモリコントロール信号発生部
18、転送許容信号発生手段20および切換信号発生部22を
含んでいる。そして、メモリコントロール発生部18は、
画像表示用メモリ２に対する▲▼信号、▲
▼信号、行／列アドレス選択部８の行アドレスと列アド
レスの選択信号R/C、ゲート回路６の書き込み許容用の
ゲート信号▲▼をそれぞれ出力する。また、転送
許容信号発生手段20は、TV水平同期信号のブランキング
期間中に、各メモリブロック2a、2b、2cのRAM部からSAM
部へのデータ転送を許容する転送許容信号▲
▼、▲▼、▲▼を時分割で順次各メモ
リブロック2a、2b、2cに対して与えるものであって、RA
S信号とTV水平同期信号とに基づいて転送タイミング信
号▲▼、▲▼、▲▼を発生す
る転送タイミング信号発生部24と、各転送タイミング信
号▲▼、▲▼、▲▼に基づい
て▲▼信号を修正して各メモリブロック2a、2b、
2cのRAM部からSAM部へ１行分のデータを転送するのを許
容する転送許容信号▲▼、▲▼、▲
▼を再生する▲▼信号再生部26とからな
る。また、切換信号発生部22は、読み出しアドレス発生
部10から与えられるスクロール開始点ｘを決める列アド
レスを入力し、その列アドレスの値に基づいて転送タイ
ミング信号発生部24からの転送タイミング信号▲
▼、▲▼、▲▼に同期したアドレス
切換信号Ｓを出力する。そして、上記の切換信号発生部
22と読み出し開始アドレス選択部14とによって、転送許
容信号発生手段20からの転送許容信号に同期して、各メ
モリブロック2a、2b、2cのSAM部にセットされたデータ
を読み出す際の各メモリブロック個別の読み出し開始ア
ドレスを順次選択出力する読み出し開始アドレス選択手
段28が構成される。

次に、上記構成を有する画像表示回路１のスクロール表
示動作について、第２図に示すタイミングチャートを参
照して説明する。

まず、読み出しアドレス発生部10から画像表示用メモリ
２の各メモリブロック2a、2b、2cのRAM部からSAM部へ１
行分のデータを転送するために必要な行アドレスとイメ
ージ領域のスクロール開始点ｘを決めるのに必要な列ア
ドレスがそれぞれ発生される。その場合の列アドレス
は、たとえばイメージ領域の水平方向画素が768（＝256
×３）ドットで構成されている場合には、０番地から76
7番地までの範囲で変化する。そして、この行アドレス
は行／列アドレス選択部８にそのまま与えられ、また、
列アドレスはドレス変換部12とタイミングジェネレータ
16の切換信号発生部22にそれぞれ入力される。アドレス
変換部12は、読み出しアドレス発生部10からの列アドレ
スを各メモリブロック2a、2b、2cのSAM部の読み出し開
始点を決める読み出し開始アドレス（０番地〜255番地
の範囲）に変換して出力する。たとえば、スクロール開
始点ｘの列アドレスが400番地である場合には、第２メ
モリブロックＢのSAM部に対する読み出し開始アドレス
は400-256＝144番地となる。

一方、転送タイミング信号発生部24は、RAS信号をTV水
平同期信号とを入力し、TV水平同期信号のブランキング
期間中にRAS信号に基づく転送タイミング信号▲
▼、▲▼、▲▼を時分割で発生す
る。そして、これらの転送タイミング信号▲
▼、▲▼、▲▼がRAS信号再生部26と
切換信号発生部22とにそれぞれ与えられる。RAS信号再
生部26は、上記の転送タイミング信号▲▼、▲
▼、▲▼に基づいてメモリコントロー
ル発生部18からの▲▼信号を修正して各メモリブ
ロック2a、2b、2cのRAM部からSAM部へ１行分のデータを
転送するのを許容する転送許容信号▲▼、▲
▼、▲▼を再生して出力する。そして、
これらの転送許容信号▲▼、▲▼、▲
▼が順次各メモリブロック2a、2b、2cに対して
個別に与えられる。したがって、TV水平同期信号のブラ
ンキング期間中に、メモリブロック2a、2b、2cの数に応
じた個数のデータ読み出し転送サイクルが時分割で挿入
されることになる。

また、切換信号発生部22は、読み出しアドレス発生部10
から与えられるスクロール開始点ｘを決める列アドレス
を入力し、その列アドレスの内容に応じたアドレス切換
信号Ｓを転送タイミング信号▲▼、▲
▼、▲▼に同期して出力する。すなわち、スク
ロール開始点ｘを決める列アドレスが０、256、512番地
以外の場合は、データの読み出しがSAM部の途中の番地
から始まるので、スクロール開始点ｘが含まれるメモリ
ブロックに対してはアドレス変換部12で変換された読み
出し開始アドレスを選択するローレベルのアドレス切換
信号Ｓを出力し、残りのメモリブロックに対しては０番
地を選択するハイレベルのアドレス切換信号Ｓを出力す
る。そして、読み出し開始アドレス選択部14は、アドレ
ス切換信号がハイレベルの場合には０番地の読み出し開
始アドレスを選択し、ローレベルの場合にはアドレス変
換部12から出力されるアドレスを選択する。したがっ
て、たとえば、上記の例でスクロール開始点ｘを決める
列アドレスが400番地である場合、そのスクロール開始
点ｘは第２メモリブロック2bに含まれるので、読み出し
開始アドレス選択部14には最初の転送タイミング信号▲
▼の出力期間ではハイレベルのアドレス切換信
号Ｓが与えられて第１メモリブロック2aの読み出し開始
点を決める０番地が選択され、次の転送タイミング信号
▲▼の出力期間ではローレベルのアドレス切換
信号Ｓが与えられて第２メモリブロック2bの読み出し開
始点を決める144番地が選択され、次の転送タイミング
信号▲▼の出力期間ではハイレベルのアドレス
切換信号Ｓが与えられて第３メモリブロック2cの読み出
し開始点を決める０番地が選択される。

読み出し開始アドレス選択部14で選択された読み出し開
始アドレスは行／列アドレス選択部８に与えられる。行
／列アドレス選択部８は、メモリコントロール発生部18
から与えられる切換信号に応答して、まず読み出しアド
レス発生部10からの行アドレスを選択した後、次に読み
出し開始アドレス選択部14からの読み出し開始アドレス
を選択する。また、転送タイミング信号▲▼、
▲▼、▲▼の出力期間中はゲート回路
６に読み出し許可信号▲▼が出力されてゲートが
開かれている。したがって、各メモリブロック2a、2b、
2cには、RAM部からSAM部への１行分のデータ転送のため
の行アドレスがアドレスバス４を介して共通に与えられ
た後、次に、SAM部からのデータの読み出し開始を決め
る列アドレスが時分割で順次各メモリブロックに与えら
れる。

そして、各メモリブロック2a、2b、2cに順次行アドレス
が与えられるときには、これに合わせて▲▼信号
再生部26から転送許容信号▲▼、▲
▼、▲▼が加わり、また、列アドレスが与えら
れるときには、これに合わせてメモリコントロール発生
部18から▲▼信号が加わるので、まず、行アドレ
ス指定によって各メモリブロックＡ、Ｂ、ＣのRAM部か
らSAM部に１行分のデータが転送され（３つのメモリブ
ロック2a、2b、2cで１水平走査ライン分のデータとな
る）、次に、読み出し開始アドレス（列アドレス）指定
によって各SAM部のシリアル出力の開始点が決められ
る。すなわち、上記の例では第１メモリブロックでは０
番地、第２メモリブロックでは144番地、第３メモリブ
ロックでは０番地が各SAM部での読み出し開始アドレス
として指定される。引き続いて、各SAM部にセットされ
たデータがTV走査に同期したシフトクロックによってシ
リアル出力される。上記の例では、第１〜第３メモリブ
ロックＡ〜Ｃの行アドレスの指定が共通した状態で、列
アドレスについては、まず、第２メモリブロック2bにつ
いて、列アドレス144〜255に対応するデータが読み出さ
れ、次に、第３メモリブロック2cの列アドレス０〜255
に対応するデータが読み出され、続いて、第１メモリブ
ロック2aの列アドレス０〜255に対応するデータが読み
出され、最後に、第２メモリブロック2bの列アドレス０
〜143に対応するデータが読み出される。

したがって、CRTの表示画面上では、上記の読み出し開
始点ｘの列アドレス144のデータ（これが最古のデータ
である）が左端に、この列アドレスの１つ手前の列アド
レス143のデータ（これが最新のデータである）が右端
に表示されることになる。

そして、列アドレスとして指定される読み出し開始点ｘ
が、書き込みアドレスの変化に応じて時間経過ととも
に、画像表示用メモリ２の列アドレスの順次大きい方
（ここでは左から右）に移行していくので、スクロール
開始点ｘが順次変化するたびに、画像表示用メモリ２に
は、最古の１列分のデータが最新の１列分のデータに書
き換えられで逐次データが更新される。これにより、ス
クロール表示が実行される。

なお、この実施例では画像表示用メモリを３つのメモリ
ブロックで構成しているが、これに限定されるものでな
いのは勿論である。

（ヘ）効果 本考案によれば、ランダムアクセス用のRAM部とシリア
ルアクセス用のSAM部とを有するデュアルポートメモリ
で構成させた一つのメモリブロックを複数組み合わせて
なる画像表示用メモリを用いてスクロール表示ができる
ようにした超音波診断装置の画像表示回路において、TV
水平同期信号のブランキング期間中に時分割で各メモリ
ブロックのRAM部からSAM部へのデータ転送のための行ア
ドレスおよびSAM部からのデータの読み出し開始アドレ
スを順次各メモリブロックに送出するようにしたので、
従来に比較してアドレスバスラインを共通化できる。し
たがって、バスラインの本数が低減されるとともに、切
り換え素子の数も少なくなり、その結果、回路構成が簡
素化されてパターン設計を容易に行えるようになる等の
優れた効果が発揮される。

【図面の簡単な説明】

第１図および第２図は本考案の実施例を示し、第１図は
超音波診断装置の画像表示回路の要部を示すブロック
図、第２図は同回路のデータ読み出し転送動作を説明す
るためのタイミングチャートである。第３図はデュアル
ポートメモリの構成を示す説明図、第４図はイメージ領
域とメモリブロックとの対応関係を示す説明図である。
第５図および第６図は従来例を示し、第５図は超音波診
断装置の画像表示回路のブロック図、第６図は同回路の
データ読み出し転送動作を説明するためのタイミングチ
ャートである。 １……超音波診断装置の画像表示回路、２……画像表示
用メモリ、2a、2b、2c……メモリブロック、４……アド
レスバス、20……転送許容信号発生手段、28……読み出
し開始アドレス選択手段。

フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０６Ｔ 1/00 1/60 Ｇ０９Ｇ 1/00 Ｔ 9060−5Ｇ 1/02 Ｇ 9060−5Ｇ

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】ランダムアクセス用のRAM部とシリアルア
   クセス用のSAM部とを有するデュアルポートメモリで構
   成された一つのメモリブロックを複数組み合わせてなる
   画像表示用メモリを備えた超音波診断装置において、 前記各メモリブロックを単一のアドレスバスで共通に接
   続する一方、 TV水平同期信号のブランキング期間中に、前記各メモリ
   ブロックのRAM部からSAM部へのデータ転送を許容する転
   送許容信号を、単一のアドレスバスを介して時分割で順
   次各メモリブロックに与える転送許容信号発生手段と、 この転送許容信号発生手段からの前記転送許容信号に同
   期して、前記各メモリブロックのSAM部にセットされた
   データを読み出す際に、各メモリブロック個別の読み出
   し開始アドレスを単一のアドレスバス側へ順次選択出力
   する読み出し開始アドレス選択手段と、 を含むことを特徴とする超音波診断装置。