JPH0740408B2

JPH0740408B2 - Ｐｃｍ装置のメモリ制御回路

Info

Publication number: JPH0740408B2
Application number: JP61297067A
Authority: JP
Inventors: 雅之石田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1986-12-12
Filing date: 1986-12-12
Publication date: 1995-05-01
Anticipated expiration: 2010-05-01
Also published as: JPS63149919A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明はPCM装置のメモリ制御回路に関するものであ
る。

〔従来の技術〕

音質劣化のないオーデイオ信号の記録再生が行えるPCM
装置として回転ヘツド式デイジタルオーデイオテープレ
コーダ（以下「Ｒ−DAT」という）がある。

第６図はＲ−DATのドラムとテープの関係を示したもの
で、（８），（９）は磁気ヘツド、（22）はドラム、
（23）は磁気テープを示しており、磁気テープ（23）が
ドラム（22）に90゜の角度で巻き付けられて記録再生を
行うものである。

第７図は磁気テープ（23）上に記録された記録パターン
を示しており、（25a），（25b），（25c）は記録トラ
ツク、（26）はヘツド走査方向、（27）は磁気テープ
（23）の走行方向を示している。図示のごとく、磁気テ
ープ（23）の長手方向に対し斜めに記録トラツク（25）
を形成して記録再生を行つている。

つぎに、第８図を用いてＲ−DATの記録・再生システム
の構成について説明する。

図において、（１）は入力端子、（２）はローパスフイ
ルタ、（３）はアナログ−デジタル変換回路（以下AD変
換回路という）、（４）はメモリ制御回路、（５）は符
号化回路、（６）は変調回路、（７）は切換スイツチ、
（10）は切換スイツチ、（11）は復調回路、（12）はメ
モリ制御回路、（13）は復号回路、（14）はデジタル−
アナログ変換回路（以下DA変換回路という）、（15）は
ローパスフイルタ、（16）は出力端子、（17）はシステ
ムのクロツクを生成するクロツク発生回路を示してお
り、ローパスフイルタ（２）、AD変換回路（３）、メモ
リ制御回路（４）、符号化回路（５）、変調回路（６）
により記録系（20）が構成され、復調回路（11）、メモ
リ制御回路（12）、復号回路（13）、DA変換回路（1
4）、ローパスフイルタ（15）により再生系（30）が構
成されている。

つぎに、動作について、まず記録系（20）ののほうから
説明する。記録されるアナログ信号は入力端子（１）か
ら入力され、ローパスフイルタ（２）で高い周波数成分
が除去された後、AD変換回路（３）で一定のサンプリン
グ周波数（以下、Fsという）でデジタル信号（以下、サ
ンプルという）に変換されてメモリ制御回路（４）内の
図示していないメモリに蓄えられる。符号化回路（５）
はメモリに蓄えられたサンプルを読出して、誤り訂正や
誤り検出のためのチエツク信号を生成してメモリに書込
む。符号化が終了すると、サンプルとチエツク信号とは
時間圧縮されてメモリから読出され、変調回路（６）で
磁気記録再生に適した信号に変換された後、単位時間ご
とに切換わる切換スイツチ（７）を介して磁気ヘツド
（８）または磁気ヘツド（９）により磁気テープ（23）
に記録される。

第９図は符号構成の一例を示したものである。

図において、シンボルとは８ビツトのデータを示してい
る。この符号はｘ方向に26シンボル、ｙ方向に28シンボ
ル並んだオーデイオシンボルに対し、C₁符号、C₂符号で
２重に符号化されている。C₁符号はｙ方向の28シンボル
のオーデイオシンボルから４個のＰチエツクシンボル
（P₀〜P₃）を付加している符号間距離５のリードソロモ
ン符号を構成している。この時ｘ＝x₁のC₁符号は（１）
式を満たしている。

H₁・〔Ｄ（X₁,0）,D（x₁,1）……Ｄ（x₁,27）， P₀（x₁）……P₃（x₁）〕^Ｔ＝０ ……（１）ただし、αは原始多項式（ｘ）の根Ｔは行列の転置を示す C₂符号はｘ方向に符号化されており、ｙ＝y₁の符号は
（２）式を満たす６個のＱチエツクシンボル（Q₀〜Q₅）
が付加された符号間距離７のリードソロモン符号であ
る。

H₂＝〔Ｄ（0,y₁）,D（1,y₁），……Ｄ（25,y₁）， Q₀（y₁）……Q₅（y₁）〕^Ｔ＝０ ……（２）第９図に示すオーデイオシンボル及びチエツクシンボル
は、ｙ方向の32シンボルを１ブロツクのPCM信号として
順次記録され、１トラツクに32ブロツクの信号が記録さ
れる。

第10図はブロツク構成を示しており、同期信号（51）、
コントロール信号（52）、ブロツクアドレス（53）、パ
リテイ（54）、PCMデータ（55）から構成され、合計36
シンボルのデータからなる。ブロツクアドレス（53）
は、１トラツクに記録される32ブロツクに対し、０〜31
を割りあて、ブロツクの識別をするためのものであり、
第９図におけるｘ＝x₁に位置するｙ方向の32シンボルが
記録されるブロツクのブロツクアドレスはx₁となる。

パリテイ（54）はコントロールデータ（52）と、ブロツ
クアドレス（53）のmod2加算により生成したもので、再
生したコントロールデータ及びブロツクアドレスの信頼
性を高めるために付加されている。これらのコントロー
ルデータ（52），ブロツクアドレス（53），パリテイ
（54）はメモリ回路（４）で付加され、同期信号（51）
は変調回路（６）で付加される。

つぎに、再生系（30）の動作について説明する。磁気ヘ
ツド（８）と磁気ヘツド（９）からの時間圧縮された再
生信号は、単位時間ごとに切換わる切換スイツチ（10）
を介して交互に復調回路（11）に供給されて変調前の信
号にもどされ、第12図に示すメモリ制御回路（12）内の
メモリ（121）に蓄えられる。復号回路（13）はメモリ
（121）から再生信号を順次読出して、誤り検出及び誤
り訂正を行なう。復号されたメモリ（121）内のオーデ
イオシンボルは、一定時間間隔で読出され、DA変換回路
（14）でアナログ信号に変換された後、次段のローパル
フイルタ（15）で高い周波数成分が除去されて出力端子
（16）より出力される。

なお、以上の信号処理に必要なクロツクはクロツク発生
回路（17）より供給される。

第11図は復号回路（13）における誤り訂正手順について
説明するためのもので、同図（Ａ）は再生された信号を
示しており、A1,A2は磁気ヘツド（８）、B1は磁気ヘツ
ド（９）で再生された信号で、ドラム（22）が１回転す
る同期をＴとすると、T/4（ドラム（22）が90゜回転す
る期間）ごとに信号のない区間が存在する。また、同図
（Ｂ），（Ｃ）はメモリ制御回路（12）内のメモリ（12
1）（A1とB1に含まれるデータを格納する容量をもつ）
を第1,第２の領域に分割し、それぞれの領域で行なわれ
る処理内容を示したもので、Ｗは再生信号の書き込み、
C1DはC1符号を用いた誤り訂正（以下、「C1復号」とい
う）、C2DはC2符号を用いた誤り訂正（以下、「C2復
号」という）、FsRは訂正されたデータをDA変換回路（1
4）へ供給するための読み出しを示している。

メモリ第１領域では磁気ヘツド（８）で再生された信号
Ａについて書き込み、読み出しが行なわれる。すなわ
ち、時刻t₀〜t₁に再生信号A1が書き込まれ、次に時刻t₁
〜t₂の期間に再生信号A1に対しC1復号が行なわれる。第
９図は符号構成を示すとともにメモリマツプを示してお
り、ｘ（ｘアドレス）とｙ（ｙアドレス）によりメモリ
内の領域が指定される。

第９図のごとくメモリ（121）に取り込まれたA1信号は
ｘ＝０のC1符号の復号から実行され、ｘ＝31までの32回
のC1復号を実行後に終了する。ついで時刻t₂からはC2復
号が実行され、時刻t₃には終了する。訂正されたオーデ
イオシンボルはいつたんメモリ第１領域のもとのアドレ
スに書き込まれ、時刻t₃からt₄の期間にメモリ第１領域
から読み出されてDA変換回路（14）へ供給される。

他方、メモリ第２領域では、第１領域と同様の動作が磁
気ヘツド（９）で再生された信号Ｂに対し行なわれるの
で、DA変換回路（14）へ供給されるオーデイオシンボル
は、T/2期間ごとにメモリの領域を切換えて読み出すこ
とにより、連続した音声再生が行なわれる。

第12図はメモリ制御回路（12）内のメモリ及びメモリア
ドレス制御回路を示しており、（121）はメモリ、（12
2）はセレクタ、（123）はアドレス検出回路、（124）
は書き込み復号アドレス生成回路（以下、単に「アドレ
ス生成回路」という）、（127）はアンドゲート、（12
8）は再生信号を復調回路（11）で復調した後、バス（1
1a）を介してメモリ（121）へ書き込むための第１の書
き込むための第１の書込みクロツクの入力端子、（12
9）はメモリ（121）内の誤りシンボルが復調回路（13）
で誤り訂正がなされた後、再びバス（13a）を介してメ
モリ（121）に書き込むための第２の書込みクロツクの
入力端子を示しており、これら第1,第２の書込みクロツ
ク及びセレクタ（122）、アドレス生成回路（124），
（125）、アドレス検出回路（123）の動作に必要なクロ
ツクは、第８図に示したクロツク発生回路（17）から供
給される。

次にこのメモリ制御回路（12）の動作説明を、第９図お
よび第11図を併用して行う。

復調された再生信号は、バス（11a）を介して時刻t₀〜t
₁の間にメモリ（121）へ書き込まれる。この時アドレス
生成回路（124）は、第９図に示すｘアドレス及びｙア
ドレスの値を示す第１のアドレス（124a）を発生し、セ
レクタ（122）を介してメモリ（121）へ供給される。ア
ドレス検出回路（123）は復調されたデータからブロツ
クアドレスを検出するもので、コントロールデータ、ブ
ロツクアドレス、パリテイをモード２加算するパリテイ
チエツクを行い、チエツク結果が「０」ならブロツクア
ドレス（123a）を出力するとともにロードクロツク（12
3b）を出力し、結果が「１」なら誤りがあると判定して
ロードクロツク（123b）を出力しない。これを入力とし
てアドレス生成回路（124）では、ロードクロツクによ
りアドレス生成回路（124）内の図示していないカウン
タにブロツクアドレスをロードする。このロードされた
ブロツクアドレスにより、第９図に示すｘアドレスがメ
モリ（121）に供給される。他方、ｙアドレスは、ブロ
ツク内に配置されたシンボルごとにクロツク発生回路
（17）から出力されるシンボルクロツクによりアドレス
生成回路（124）内のカウンタが更新されてメモリ（12
1）へ供給される。以上のように再生信号の書き込みア
ドレスが指定されて順次ブロツクアドレス０からブロツ
クアドレス31までのデータがt₀〜t₁期間に書き込まれ
る。時刻t₁からはアドレス生成回路１（124）でメモリ
（121）を制御しつつ、ｘアドレス０からC1復号が開始
されて時刻t₂で終了し、時刻t₂〜t₃の期間にC2復号が実
行される。時刻t₃からt₄ではアドレス生成回路（125）
から与えられるアドレス（125a）によりメモリ（121）
が制御されて訂正されたデータが順次読み出されてDA変
換回路（14）へ供給される。メモリ（121）の第１領域
及び第２領域は同一のアドレス生成回路（124），（12
5）を共用しており、セレクタ（122）で時分割で与えら
れるアドレスにより制御される。

〔発明が解決しようとする問題点〕

以上のように、C1復号及びＣ復号は、再生信号のない区
間で処理されるので、アドレス生成回路１（124）を共
用して再生信号の書き込みと復号時のメモリ制御を行な
うことができ、アドレス生成回路の構成が簡単になる長
所がある。しかし、復号に使える時間が再生信号のない
期間に限定されるので、高い訂正能力を得るための複雑
な演算を行うと、演算のクロツクレートが上がり、IC化
の際、消費電力の増加等の不都合が生じるという問題点
があつた。

この発明は上記のような問題点を解消するためになされ
たもので、クロツクレートを上げずに、演算時間が確保
できるPCM装置のメモリ制御回路を得ることを目的とす
る。

〔問題点を解決するための手段〕

この発明に係るPCM装置のメモリ制御回路は、誤り訂正
もしくは誤り検出のための冗長符号が付加されている受
信データを書き込むためのメモリアドレスを、複数個の
データを１つのブロックとし、各ブロックに付加された
アドレス信号をもとに生成する書き込みアドレス生成回
路と、この書き込みアドレスに上記受信データを書き込
むメモリと、このメモリから上記の書き込みデータを順
次読み出して復号回路で誤り訂正または誤り検出を行っ
たのち上記メモリに再び書き込むための復号アドレスを
生成する復号アドレス生成回路と、上記書き込みアドレ
スがすでに復号化が終了したメモリ領域に属するか否か
を弁別する判定手段と、その判定結果で属すると判定し
たときには上記メモリに受信データの書き込みを禁止す
る手段とを備えたものである。

〔作用〕

この発明によれば、受信データを書き込むためのメモリ
アドレスを生成する書き込みアドレス生成回路と誤り訂
正または誤り検出を行ったのちメモリに再び書き込むた
めの復号アドレスを生成する復号アドレス生成回路とを
別々に設けたので、復号を、受信データの有無に関係な
く開始することをが可能であるから、換言すると、受信
データのある区間から復号を開始することが可能である
から、復号のための演算時間を十分に長くとることがで
き、高い訂正能力を得るための複雑な演算を行うとして
も、演算のクロックレートを上げないですむ。また、書
き込みアドレスがすでに復号化が終了したメモリ領域に
属するか否かを弁別し判定して、属する場合は受信デー
タの書き込みを禁止することが可能であるため、正しい
データが誤ったデータに置き変わるという不都合が発生
しない。

〔発明の実施例〕

第１図はこの発明の一実施例の構成を示すブロツク図で
ある。

図において、（130）は受信データの一例となる再生信
号をメモリ（121）に書き込むためのメモリアドレスを
生成する書き込みアドレス生成回路、（130a）はメモリ
（121）へ供給するアドレス出力、（130b）は書き込み
時のｘアドレス出力、（131）は復号時メモリ（121）に
再び書き込むための復号アドレスを生成する復号アドレ
ス生成回路、（131a）はメモリ（121）へ供給するアド
レス出力、（130b）は現在復号を行つているメモリ領域
のｘアドレス出力、（132）はアドレス判定手段を構成
するアドレス比較回路で、両アドレス生成回路（13
0），（131）から出力されるｘアドレスを比較し、ｘア
ドレス（130b）がｘアドレス（131b）より大の時は
「０」、それ以外の時は「１」を出力する。（133）は
オアゲートで、その他の第12図と同一符号を付した構成
部分は、それぞれ同じ構成部分を示している。

次にこの実施例の動作を第２図および第３図を併用して
説明する。

再生信号A1は時刻t₀〜t₁₂の期間に書き込みアドレス生
成回路（130）で発生したアドレス出力（130a）により
メモリ（121）の第１領域へ書き込まれる。この動作は
第12図に示したアドレス生成回路（124）の再生信号書
込み時の動作と同一である。

他方、C1復号は、第２図に示す時刻t₁₁から開始され
る。時刻t₁₇でのメモリ第１領域での動作を第３図を用
いて説明する。第３図では、同期信号を除いたデータを
示しており、メモリ（121）に格納されるのはPCMデータ
のみである。時刻t₁₇ではｘアドレス０〜２までのC1復
号が終了し、矢印Ｓで示すｘアドレス３のC1復号を行つ
ている。他方、再生信号の書き込みは、ブロツクアドレ
ス０〜10までのデータ書込みが終了し、矢印Ｔで示すブ
ロツクアドレス11のデータを書き込もうとしている。こ
こで、再生信号に誤りが生じ、コントロールデータ，ブ
ロツクアドレス，パリテイがすべて「０」になると、パ
リテイチエツク結果が「０」となりブロツクアドレスが
誤つているにもかかわらずアドレス検出回路（123）で
は、ブロツクアドレス（123a）とロードクロツク（123
b）が出力されるので、本来、ｘアドレス11の領域に書
かれるべきデータがｘアドレス０に書かれる。ところ
が、ブロツクアドレス０のデータはすでにC1復号が済ん
でおり、ブロツクアドレス11のデータがここに書かれる
と、０ブロツクの32シンボルはすべて見逃し誤りとな
り、次段のC2復号の能力低下、あるいは耳につく雑音が
発生したりする。

アドレス比較回路（132）はこれを防ぐために設けたも
ので、復号を実行しているｘアドレス（131b）と再生信
号書込み用ｘアドレス（130b）とを比較し、再生信号書
き込み用ｘアドレス（130b）がｘアドレス（131b）より
小なら「１」を出力してオアゲート（140）を閉じ、書
き込みクロツク（128a）がメモリ（121）へ供給されな
いようにしている。これにより時刻t₁₇の場合、ブロツ
クアドレス11のデータは、メモリ（121）へ取り込まれ
ることはなく、ブロツク０のデータはそのまま残る。ま
た、ｘアドレスに対応したフラグを格納するレジスタを
設け、「１」を初期セツトし、書き込まれたメモリ領域
のｘアドレスに対応するレジスタをリセツトすることに
より、書き込まれなかつたメモリ領域のｘアドレスに対
応したレジスタには「１」が残つているので、このフラ
グを時刻t₁₂から始まるC2復号で用いることにより、C2
符号の能力を十分生かせるとともに、雑音を発生させな
い手段を講じることができる。

上記実施例では第９図に示したデータをｙ方向のC1符号
を構成する32シンボルを１ブロツクのPCMデータとして
伝送する場合の例であるが、ｎ個のC1符号から32シンボ
ルを選択して１ブロツクのPCMデータとする場合を第４
図および第５図を用いて以下に説明する。

第４図および第５図はｎ＝２の場合を示したものであ
る。

第４図において、ｘ＝０とｘ＝１のC1符号のそれぞれｙ
＝０〜15の16シンボル、計32シンボルと、ｙ＝16〜31の
32シンボルを１ブロツクのPCMデータとし、順次、矢印
で示す順序で伝送される。第５図に示すように、ｘ＝2n
とｘ＝2n＋１（ｎ＝0,1,………15）のC1符号から第2n,
第2n＋１ブロツクのPCMデータを作つている。この場合
第４図からも明らかなように、再生書き込みが矢印のよ
うに行なわれるので、再生信号のブロツクアドレス2n及
び（2n＋１）がメモリ上で２つのC1領域にまたがるの
で、書き込み禁止は、再生書込み用ｘアドレス（2n＋
１）−１が復号ｘアドレスより小さい時実行される。ま
た、マージンをもたして（再生書込み用ｘアドレス−
α）が復号ｘアドレスより小さい時禁止することにより
信頼度が向上する。

上記実施例はメモリを２次元配列し、ｘとｙのアドレス
で制御し、ｘ＝０から再生信号の書込みと復号を開始し
たが、ｘ＝31から開始した場合には、書込み用ｘアドレ
スが復号用ｘアドレスより大きい時、書込みを禁止する
ように構成しても同様な効果が得られる。

また、メモリアドレスをx,yに分離した制御以外の場合
でも、すでに復号が終了した領域を検出する検出手段
と、再生信号の書込みが行なわれようとしているメモリ
領域が復号が終了した領域外であることを判定する判定
手段を設け、判定手段により再生信号の書込みを制御す
ることにより同様な効果が得られる。また、ｘアドレス
のみの比較を行つたが、ｙアドレスの比較を併用しても
同様な効果が得られる。

〔発明の効果〕

以上のように、この発明によれば、受信データを書き込
むためのメモリアドレスを生成する書き込みアドレス生
成回路と誤り訂正または誤り検出を行ったのちメモリに
再び書き込むための復号アドレスを生成する復号アドレ
ス生成回路とを別々に設けたので、受信データのある区
間からでも復号を任意に開始することが可能であるため
に、復号のための演算時間を十分に長くとることができ
る。したがって、複雑な演算を行って高い訂正能力を発
揮させながらも、演算のクロックレートを上げないです
み、IC化に際しての消費電力の増加等の不都合を回避で
きる。しかも、書き込みアドレスがすでに複合化が終了
したメモリ領域に属するか否かを弁別し判定して、属す
る場合は受信データの書き込みを禁止することが可能で
あるため、復号後の正しいデータが誤ったデータに置き
変えられるという不都合の発生もなくすることができる
という効果を奏する。

【図面の簡単な説明】

第１図はこの発明の一実施例の要部であるメモリ制御回
路の構成を示すブロツク図、第２図はこの実施例の動作
説明をするためのタイムチヤート、第３図は同じくこの
実施例の動作説明をするためのメモリ図、第４図はこの
発明の他の実施例の信号構成図、第５図は第４図に示し
た信号構成を一般化した信号構成図、第６図はこの発明
の適用対象の一例である回転ヘツド式デイジタルオーデ
イオテープレコーダの回転ドラムと磁気テープの位置関
係を示す図、第７図は磁気テープの記録パターンを示す
パターン図、第８図は回転ヘツド式デイジタルオーデイ
オテープレコーダのPCM記録系と再生系の構成を示すブ
ロツク図、第９図はその符号構成図、第10図はその特定
のブロツク構成図、第11図は従来の信号処理手順を示す
タイムチヤート、第12図は従来のメモリ制御回路のブロ
ツク図である。（12）……メモリ制御回路、（121）……メモリ、（12
2）……セレクタ、（123）……アドレス検出回路、（12
5）……読み出しアドレス生成回路、（127）……アンド
ゲート、（130）……書き込みアドレス生成回路、（13
1）……復号アドレス生成回路、（132）……アドレス比
較回路、（133）……オアゲート。なお、各図中、同一符号は同一、又は相当部分を示す。

Claims

【特許請求の範囲】

【請求項１】誤り訂正もしくは誤り検出のための冗長符
号が付加されている受信データを書き込むためのメモリ
アドレスを、複数個のデータを１つのブロックとし、各
ブロックに付加されたアドレス信号をもとに生成する書
き込みアドレス生成回路と、この書き込みアドレスに上
記受信データを書き込むメモリと、このメモリから上記
の書き込みデータを順次読み出して復号回路で誤り訂正
または誤り検出を行ったのち上記メモリに再び書き込む
ための復号アドレスを生成する復号アドレス生成回路
と、上記書き込みアドレスがすでに復号化が終了したメ
モリ領域に属するか否かを弁別する判定手段と、その判
定結果で属すると判定したときには上記メモリに受信デ
ータの書き込みを禁止する手段とを備えたPCM装置のメ
モリ制御回路。
【請求項２】上記判定手段が、書き込みアドレスと復号
アドレスとを比較する比較回路から構成されている特許
請求の範囲第１項記載のPCM装置のメモリ制御回路。