JPH0741609U - フリッカ対策装置の制御装置 - Google Patents

Abstract

(57)【要約】 【目的】 負荷の急変動（ΔＱ_L，ΔＰ_L）に応じ、ＴＣ
Ｒを、その最大補償容量の約１／２を中心に増減制御し
て、フリッカを抑制するフリッカ対策装置において、上
記急変動の検出誤差によって制御信号Ｖ_CがＳＶＣの動
作範囲から逸脱し補償不能となる状態を解消し、経済的
な設備でフリッカ改善率の向上を図る。 【構成】 制御信号Ｖ_Cから換算した現在の制御出力
を、ＳＶＣの最大補償幅の約１／２に設定された基準値
と比較し、その差分をフィードバックすることによっ
て、制御信号Ｖ_Cを基準値にゆっくりと収斂させる５０
％シフト回路を設ける。さらに、この５０％シフト回路
の追従動作のみでは、制御信号Ｖ_Cが動作範囲から外れ
る場合があることを考慮し、同制御信号Ｖ_CがＳＶＣの
補償範囲を超えた大きさを検出し、この検出値±ΔＱε
で制御信号Ｖ_Cを瞬時補正する予測補正回路を設ける。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

この考案はフリッカ対策装置として系統に設置される無効電力補償装置（以下 、ＳＶＣという。）の制御方式に関し、特にフリッカの原因となる負荷への供給 電力の急変動分（ΔＱ_L、ΔＰ_L）を検出し、ＳＶＣを、その最大補償幅の約１／ ２を中心に増減制御してフリッカの抑制を行なう場合において、負荷の電力が大 きく変動したときに生じる上記急変動分（ΔＱ_L、ΔＰ_L）の検出誤差で、制御信 号Ｖ_CがＳＶＣの動作範囲を逸脱する現象をなくし、設備効率良くフリッカ改善 率を向上することを目的とする。

【０００２】

【従来の技術】

無効電力が不規則に変動する負荷、特にＡＣ炉，ＤＣ炉等のアーク炉が接続さ れている電気系統においては、その変動が電圧変動となりフリッカ（ΔＱ）を誘 発する。そのため、フリッカ対策としてＳＶＣが系統に設置される。

【０００３】 一般的に、アーク炉における無効電力変動は、急峻に変動する部分ΔＱ_Lとア ーク炉の運転状態によりゆっくりと変動する部分があり、フリッカは、前者ΔＱ _L による電圧変動によって生じ、特に視感度の高い１０Ｈ_Z成分（Ｖ₁₀）が問題と なる。

【０００４】 そのため、前者ΔＱ_Lを検出してＳＶＣの補償出力がΔＱ_SVC＝−ΔＱ_Lとなる ように制御して、フリッカの原因となる負荷変動に対してのみ補償を行ない、ゆ っくりとした変動には応答させないことによって、設備容量の有効利用を図って いる。

【０００５】 この従来の制御方式（特公昭５４−３４１３６号公報）を図４に示し、説明す る。 図４において、１はアーク炉負荷２が接続された系統母線、３はコンデンサ４ とともにＳＶＣを構成するサイリスタ制御リアクトル（以下ＴＣＲという。）で ある。この制御方式は、応答速度の異なる２台の無効電力検出器５₁，５₂によっ て、負荷の急変動成分を含む無効電力ｑ₂と、無効電力のゆっくりとした成分ｑ_{2 B} を算出する。この両成分の差（ｑ₂−ｑ_2B）が、急変動成分（ΔＱ_L）となる。 このΔＱ_Lの補償をＳＶＣの最大補償幅（Ｑ_TCR＝Ｑ_SVC）の約１／２を中心とし て行なうように、固定バイアスとして（０.５Ｑ_TCR）を用い、加算器６で、ｑ₂ −ｑ_2B＋０.５Ｑ_TCRの演算を行い、これを制御信号Ｖ_Cとする。この制御信号Ｖ_C は、関数発生器７で補償出力ΔＱ_TCR（＝−ΔＱ_L）に対応するＳＶＣ点弧位相角 βに変換された後、パルス発生器８にＴＣＲのゲートパルスを発生させる。

【０００６】

【考案が解決しようとする課題】

フリッカの発生原因がアーク炉であると、その負荷変動は不規則で急峻なもの となる。 上記従来方式は、ｑ₂−ｑ_2B＝ΔＱ_L＝−ΔＱ_TCRとするが、無効電力検出器５₂ におけるｑ_2Bの検出は時定数の大きいローパスフィルタ（ＬＰＦ）を用いる必要 があるので、上述した不規則で大きな負荷変動に対しては大幅な検出誤差±ΔＱ εが予想される。

【０００７】 また、補償の中心（０.５Ｑ_TCR）を固定バイアスとして与えているので、この 大幅な検出誤差±ΔＱεがあると、補償の中心が０.５Ｑ_TCRから、この誤差分だ け常にずれ、ＳＶＣに誤った０〜±５０％の制御信号Ｖ_Cを瞬時に加えることに なり、ＳＶＣが系統のフリッカをさらに誘発させることにもなる。

【０００８】 これを図５で説明する。大きな負荷変動が急に起こると、ゆっくりとした成分 を検出する無効電力検出器５₂の出力ｑ_2Bは、同図(a)に示すように、真のベース Ｑ_L（急変動成分を取り除いた無効電力Ｑ_Lの真値）に対して、遅れて追従する。 このときのΔＱ_Lの検出値は、同図(b)に示すように、ｑ_2Bの遅れによる誤差に急 変動成分（黒塗部分）が重畳したものとなる。この誤差を含むΔＱ_Lを、０.５Ｑ _TCR を固定バイアスとしたＳＶＣの制御幅と対比させると同図(c)のように、ＳＶ Ｃの動作範囲（０％〜１００％）を外れる場合が生じる。このときＳＶＣは同図 (d)のように最少出力０％又は最大出力１００％となって、点線で示すように補 償できない残留フリッカを発生させることになる。

【０００９】 そこで、この考案は、ΔＱ_Lの検出誤差によって、制御信号Ｖ_CがＳＶＣの動作 範囲を外れる現象を抑制して、設備容量を有効利用しながらフリッカ改善率を向 上することを目的とする。

【００１０】

【課題を解決するための手段】

この考案が提供するフリッカ対策装置の制御装置は、 負荷の瞬時電力を検出するとともに、これをローパスフィルタに通してそのゆ っくりとした変動成分を取り出し、これらの差をフリッカの原因となる急変動成 分として取り出してサイリスタ制御リアクトルの制御信号Ｖ_Cを作成し、系統電 圧の急変動を打ち消す無効電力を系統に増減供給してフリッカを抑制するフリッ カ対策装置において、

【００１１】 上記制御信号Ｖ_Cを、サイリスタ制御リアクトルの瞬時制御量ΔＱ_TCRに換算す るΔＱ_TCR検出回路と、 この換算値（ΔＱ_TCR）と、サイリスタ制御リアクトルの最大無効電力補償量 の約１／２に設定された基準値（０.５Ｑ_TCR）との差を、所定の帰還回路を通し て上記制御信号Ｖ_Cに加算するフィードバックを行なって、制御信号Ｖ_Cをゆっく りと上記基準値に収斂させる５０％シフト回路と、 上記換算値（ΔＱ_TCR）が、サイリスタ制御リアクトルの動作範囲から上下に 外れた大きさ±ΔＱεを夫々検出し、これを上記制御信号Ｖ_Cに加算する瞬時補 正を行って上記換算値（ΔＱ_TCR）を上記動作範囲内に収める予測補正回路とを 具備したことを特徴とする。

【００１２】

【作用】

上記構成において、５０％シフト回路はＳＶＣの制御量（ΔＱ_TCR）と基準値 とを比較し、その差分を所定の応答速度でフィードバックし、制御信号Ｖ_Cを基 準値（ＴＣＲの最大補償量の約１／２＝０.５Ｑ_TCR）にゆっくりと収斂させる。

【００１３】 これによって、急変動成分の検出誤差を追従補正することになり、負荷の急変 動成分に対して増減補償を行なうＳＶＣの制御出力Ｖ_Cが、０％又は１００％の 飽和若しくは不足状態となる期間を短くする。

【００１４】 さらに、予測補正回路は５０％シフト回路の追従動作が追い付かず、ＳＶＣの 制御信号（Ｖ_C）がＳＶＣの動作範囲を外れた大きさになると、この外れた大き さに応じて瞬時補正を行い、制御信号Ｖ_Cを動作範囲内に収める。この補正はＳ ＶＣを動作させる前の制御信号Ｖ_Cを用いた予測補正であるので、高速補正が可 能である。

【００１５】 以上の作用により、設備容量を有効に利用しながら、フリッカ改善率を向上で きる。

【００１６】

【実施例】

図１は、この考案の一実施例を示すもので、変電所電源Ｅ_Sから電源側インピ −ダンス（Ｒ_S＋ｊＸ_S）を通して給電される系統母線１に、フリッカの発生原因 となるアーク炉等の負荷２が接続され、このフリッカを抑制するためにＳＶＣを 設置した電力系統を表している。

【００１７】 フリッカは、１０Ｈ_Zを中心とする周波数領域における負荷の無効電力変動Δ Ｑ_Lと有効電力変動ΔＰ_Lによって生ずる電圧変動（ΔＶ₁₀＝Ｘ_S・ΔＱ_L＋Ｒ_S・ ΔＰ_L）である。

【００１８】 ＳＶＣは、位相制御によりリアクトルＸ_TCRの電流Ｉ_TCRを増減するサイリスタ 制御リアクトル（以下ＴＣＲという）と、高調波を吸収しながら系統に一定の進 相電力を供給するフィルタ（ＦＣ）とを組み合わせたもので、負荷電力の急変動 成分（ΔＱ_L，ΔＰ_L）による電圧変動（フリッカ）を打ち消すように系統に供給 する無効電力ΔＱ_TCRを増減して、上記電圧変動Ｖ₁₀を抑制する。これは、Ｖ₁₀ ＝Ｘ_S・Ｑ_L＋Ｒ_S・ΔＰ_L−Ｘ_S・ΔＱ_TCR＝０の関係で行われる。

【００１９】 このＳＶＣの位相制御回路は、以下のように構成される。 １０はＱ_L検出器、１１はＰ_L検出器で、各々電圧変成器ＰＴで取り出した系統 電圧Ｖ_Lと電流変成器ＣＴで取り出した負荷電流Ｉ_Lから、負荷の瞬時無効電力Ｑ _L と負荷の瞬時有効電力Ｐ_Lを検出する。

【００２０】 １２は瞬時無効電力Ｑ_Lの急変動成分ΔＱ_Lを取出すΔＱ_L検出器，１３は瞬時 有効電力Ｐ_Lの急変動成分ΔＰ_Lを取出すΔＰ_L検出器である。各検出器１２，１ ３は、伝達関数〔−１／（１＋ＳＴ₁）〕を持つローパスフィルタ１２ａ，１３ ａでゆっくりとした変動分を取り出し、これを加算器１２ｂ，１３ｂで瞬時電力 Ｑ_L，Ｐ_Lから減算して急変動成分を取り出す。

【００２１】 １４は加算器で、無効電力の急変動分ΔＱ_Lに、係数器１５を通した有効電力 の急変動成分ΔＰ_Lを加える。係数器１５の係数Ｋ₀は、ΔＰ_Lが電圧変動に与え る影響をΔＱ_Lと同一レベルにする大きさに定められる（Ｋ₀＝Ｒ_S／Ｘ_S）。

【００２２】 なお、有効電力ΔＰ_Lの電圧変動に与える影響が小さい場合（Ｘ_S＞＞Ｒ_S）は 、有効電力の検出系１１，１３，１５は省略することも可能である。

【００２３】 １６は５０％シフト回路、１７は予測補正回路で、これらは後に詳述するよう に上記加算器１４の出力に補正を加え制御信号Ｖ_Cとして出力する。

【００２４】 １８はファンクション回路（図６の関数発生器７と同等）で、制御信号Ｖ_Cを 、上記補償出力（−ΔＱ_TCR）に対応するＳＶＣの点弧位相角βに変換して出力 する。

【００２５】 １９はパルス発生器で、ＰＬＬ回路２０が出力するノコギリ波状の電源同期信 号と線形変換された制御信号Ｖ_Cと比較し、ＴＣＲの点弧パルスを発生する。

【００２６】 上記ＳＶＣの動作原理を説明する。

【００２７】 負荷電力の急変動分（ΔＱ_L，ΔＰ_L）を検出して得た制御信号Ｖ_Cは、０Ｖ〜 １０Ｖの範囲で変化する。これは、ＴＣＲの点弧位相角βの０°〜９０°、ＴＣ Ｒ電流Ｉ_TCRの１００％〜０％に夫々対応する。すなわち、負荷のフリッカが最 小で制御信号Ｖ_Cが０Ｖのとき、点弧時期は最も早くなり、ＳＶＣは１００％の 無効電力を出力する。負荷の急変動分が大きくなるにしたがってＳＶＣの出力す る無効電力Ｑ_TCRは減少し、負荷のフリッカ成分が最大値をとるとき、ＳＶＣの 出力は０％となる。これによって、系統全体のＶ₁₀変動の総和を０にしようとす る。

【００２８】 次に、この考案の特徴とする５０％シフト回路１６、及び予測補正回路１７に ついて説明する。

【００２９】 ５０％シフト回路１６は、Ｑ_TCR検出器２１で、０Ｖ〜１０Ｖの範囲で変化す る制御信号Ｖ_Cから−１０Ｖの減算を行い、−１０Ｖ〜０Ｖの範囲で変化するＳ ＶＣの現在制御量に換算する。

【００３０】 これに、加算器２２で基準値の５Ｖ（＝０.５Ｑ_TCR）を加算すると、この加算 値（−５Ｖ〜＋５Ｖ）は、現在制御量の基準値（０.５Ｑ_TCR）に対する偏差（＋ のとき基準値を上回っている）を表すことになる。

【００３１】 この偏差を、伝達関数〔−Ｋ₂／（１＋ＳＴ₂）〕で表される比例積分回路２３ に通し、フィードバック信号として、加算器２４及び集合器２５で制御信号Ｖ_C に加算する。

【００３２】 この伝達関数は負の係数と所定の遅れ要素ＳＴ₂を持つので、制御信号Ｖ_Cは上 記偏差と逆方向に修正され、ゆっくりと基準値（０.５Ｑ_TCR）に収斂する。

【００３３】 なお、上記遅れ要素ＳＴ₂は、ΔＱ_L検出器１２及びΔＰ_L検出器１３の出力す る急変動成分に対する補償動作を確保するため、それらのローパスフィルタ１２ ａ，１３ｂの時定数ＳＴ₁より大きくしてある（ＳＴ₂＞ＳＴ₁）。

【００３４】 予測補正回路１７は、−０.５Ｑ_TCR〜＋０.５Ｑ_TCRの範囲を不感帯とし、現在 制御量がこれを超えた大きさを±Δεとして検出し、伝達関数〔−１／（１＋Ｓ Ｔ₀）〕で表わされる積分回路２６を通して、加算器２７と集合器２５により制 御信号Ｖ_Cに瞬時補正を加え、制御信号Ｖ_CがＳＶＣの動作範囲（上記不感帯と同 じ）から外れないようにする。

【００３５】 この回路１７は、上記基準値５Ｖ（＝０.５Ｑ_TCR）と、加算器２８によって検 出した現在制御量ΔＱ_TCRの同基準値に対する偏差（−５Ｖ〜＋５Ｖ）を入力す ることにより、上記動作を行なうもので、具体的には図２のように構成される。

【００３６】 図２において、３０，３１，３２は加算器、３３，３４，３５は反転器である 。但し、反転器３４は出力が正になるのを禁止するダイオード３４ａ、反転器３ ５は出力が負になることを禁止するダイオード３５ａが接続されている。３６は バッファ、２６は前記積分回路である。

【００３７】 この予測補正回路１７の次のように動作する。 上記基準値（固定値）の５Ｖ（＝０.５Ｑ_TCR）は、加算器３１に直接入力され る下限検出値（５Ｖ）と、反転器３３により反転され加算器３０に入力される上 限検出値（−５Ｖ）として利用される。加算器３１は現在制御量ΔＱ_TCRの５Ｖ を超えた値＋ΔＱεを検出する（例えばΔＱ_TCR＝６Ｖのときは、６＋（−５） ＝１Ｖ）。また、加算器３０は現在制御量ΔＱ_TCRが−５Ｖを下回った値−ΔＱ εを検出する（例えばΔＱ_TCR＝−６Ｖのときは、−６＋（＋５）＝−１Ｖ）。 これらの値±ΔＱεは制御信号Ｖ_Cに加える補正値とするため、反転器３４，３ ５で反転される。この反転時に、ダイオード３４ａ，３５ａは検出対象外の出力 を０Ｖとする。上記±ΔＱεは、加算器１２と積分回路２６を通して加算器２７ に出力され、制御信号Ｖ_CがＳＶＣの動作範囲（０％〜１００％）を外れた状態 を瞬時補正により解消する。

【００３８】 なお、積分回路２６の伝達関数は１／（１＋ＳＴ₀）で表され、瞬時補正を可 能とするため、その時定数ＳＴ₀は、ゆっくりとした負荷変動を検出するローパ スフィルタ１２ａ，１３ａの時定数ＳＴ₁よりかなり小さい値（ＳＴ₁＞＞ＳＴ₀ ＞数msec）と決められている。

【００３９】 上記構成による制御例を図３に示す。 従来例との比較のため、図５(a)と同じ負荷変動〔図３(a)〕があったとする。 このとき、５０％シフト回路１７の出力信号Ｑ₅₀は、図３(b)のようにＳＶＣの 制御量と基準値との差にゆっくりと追従する。この信号Ｑ₅₀でフィードバック修 正される制御信号Ｖ_Cは、図３(c)のように、検出誤差による上下の山が抑えられ 、残留フリッカは減少する。

【００４０】 この残留フリッカが発生するような状態では、予測補正回路１７が動作し、そ の予測補正信号±ΔＱεによって、瞬時補正を加え、図３(d)のように制御信号 Ｖ_CをＳＶＣの動作範囲に戻す。

【００４１】 この結果、限られたＳＶＣの補償容量を有効利用し、フリッカ改善率を改善で きる。

【００４２】

【考案の効果】

この考案は、５０％シフト回路１６のフィードバック動作によって、制御信号 Ｖ_CをＴＣＲの制御中心である基準値（０.５Ｑ_TCR）に、ゆっくりと追従させる ことにより、増減両方向の補償容量を常に確保しようとする。したがって、負荷 変動の検出誤差によって制御信号Ｖ_Cが偏りＳＶＣが補償不能となる状態を起こ りにくくする。

【００４３】 さらに、予測補正回路１７は、制御信号Ｖ_CがＳＶＣの動作範囲を超えるもの となると、瞬時補正を行って制御信号Ｖ_CをＳＶＣの動作範囲内に収め残留フリ ッカの発生をなくす。

【００４４】 したがって、ＳＶＣの動作は、予定したフリッカに対応して設けた補償容量内 で、増減補償を行なう最適制御状態を確保でき、経済的な設備でフリッカの改善 率を向上できる。

【図面の簡単な説明】

【図１】この考案の一実施例を、位相制御のタイミング
図とともに示すフリッカ対策装置の制御回路図

【図２】図１の予測補正回路の具体例を示す図

【図３】この考案の装置の動作原理を示す波形図

【図４】従来のフリッカ対策装置の制御回路図

【図５】図４の装置の問題を説明する波形図

【符号の説明】

１ 系統母線 ２ 変動負荷 １０ Ｑ_L検出器 １１ Ｐ_L検出器 １２ ΔＱ_L検出器 １３ ΔＰ_L検出器 １４ ΔＰ_Lの加算器 １６ ５０％シフト回路 １７ 予測補正回路 １９ パルス発生器 ２１ ΔＱ_TCR検出回路 ＳＶＣ 無効電力補償装置 ＴＣＲ サイリスタ制御リアクトル

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 負荷の瞬時電力を検出するとともに、こ
   れをローパスフィルタに通してそのゆっくりとした変動
   成分を取り出し、これらの差をフリッカの原因となる急
   変動成分として取り出してサイリスタ制御リアクトルの
   制御信号Ｖ_Cを作成し、系統電圧の急変動成分を打ち消
   す無効電力を系統に増減供給してフリッカを抑制するフ
   リッカ対策装置において、 上記制御信号Ｖ_Cを、サイリスタ制御リアクトルの瞬時
   制御量ΔＱ_TCRに換算するΔＱ_TCR検出回路と、 この換算値（ΔＱ_TCR）と、サイリスタ制御リアクトル
   の最大無効電力補償量の約１／２に設定された基準値
   （０.５Ｑ_TCR）との差を、所定の帰還回路を通して上記
   制御信号Ｖ_Cに加算するフィードバックを行なって、制
   御信号Ｖ_Cをゆっくりと上記基準値に収斂させる５０％
   シフト回路と、 上記換算値（ΔＱ_TCR）が、サイリスタ制御リアクトル
   の動作範囲から上下に外れた大きさ±ΔＱεを夫々検出
   し、これを上記制御信号Ｖ_Cに加算する瞬時補正を行っ
   て上記換算値（ΔＱ_TCR）を上記動作範囲内に収める予
   測補正回路とを具備したことを特徴とするフリッカ対策
   装置の制御装置。