JPH0743886B2 - オ−ディオデ−タ出力回路 - Google Patents
オ−ディオデ−タ出力回路Info
- Publication number
- JPH0743886B2 JPH0743886B2 JP62205041A JP20504187A JPH0743886B2 JP H0743886 B2 JPH0743886 B2 JP H0743886B2 JP 62205041 A JP62205041 A JP 62205041A JP 20504187 A JP20504187 A JP 20504187A JP H0743886 B2 JPH0743886 B2 JP H0743886B2
- Authority
- JP
- Japan
- Prior art keywords
- mute
- fade
- data
- signal
- zero
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデジタルオーディオテープデッキのオーディオ
データ出力回路に関する。
データ出力回路に関する。
デジタルオーディオテープデッキにおけるオーディオデ
ータ出力回路は、従来において第４図に示す如くゼロク
ロス検出器２、ゼロデータ発生器５、データセレクタ６
及びD/A変換器７を備えている。
ータ出力回路は、従来において第４図に示す如くゼロク
ロス検出器２、ゼロデータ発生器５、データセレクタ６
及びD/A変換器７を備えている。
デジタルオーディオテープデッキの可変再生時は第５図
（ａ）に示す如くフレームが連続しない。このため再生
デジタル信号をフレームの境界で処理せずにD/A変換し
た場合は、第５図（ｄ）に示す如く、第４図の出力端子
８からの出力アナログ信号はフレームの境界で連続しな
い。このためにホップノイズが発生する。このホップノ
イズを防止するためにゼロクロスミュート処理が行なわ
れる。
（ａ）に示す如くフレームが連続しない。このため再生
デジタル信号をフレームの境界で処理せずにD/A変換し
た場合は、第５図（ｄ）に示す如く、第４図の出力端子
８からの出力アナログ信号はフレームの境界で連続しな
い。このためにホップノイズが発生する。このホップノ
イズを防止するためにゼロクロスミュート処理が行なわ
れる。
いまミュートオフを指示している場合すなわち第５図
（ｂ）に示すゼロクロスミュートオン信号、第５図
（ｃ）に示すゼロクロスミュートオフ信号がともに停電
位の場合はデータセレクタ６は入力端子１のデータを選
択出力する。
（ｂ）に示すゼロクロスミュートオン信号、第５図
（ｃ）に示すゼロクロスミュートオフ信号がともに停電
位の場合はデータセレクタ６は入力端子１のデータを選
択出力する。
次に、第５図（ｂ）に示すゼロクロスミュートオン信号
が片電位の期間内ではゼロクロス検出器５はゼロクロス
データを検出した場合、検出した時からデータセレクタ
６を切換えてゼロデータ発生器５からの出力をD/A変換
器７に供給する。また第５図（ｂ）に示す入力端子３か
らのゼロクロスミュートオン信号が高電位の期間でゼロ
クロス検出器５がゼロクロスデータを検出できなかった
場合、ゼロクロスミュートオン信号が低電位になったと
きに、ゼロデータ発生器５からの出力を選択出力するよ
うにデータセレクタ６を切り換える。
が片電位の期間内ではゼロクロス検出器５はゼロクロス
データを検出した場合、検出した時からデータセレクタ
６を切換えてゼロデータ発生器５からの出力をD/A変換
器７に供給する。また第５図（ｂ）に示す入力端子３か
らのゼロクロスミュートオン信号が高電位の期間でゼロ
クロス検出器５がゼロクロスデータを検出できなかった
場合、ゼロクロスミュートオン信号が低電位になったと
きに、ゼロデータ発生器５からの出力を選択出力するよ
うにデータセレクタ６を切り換える。
次に、第５図（ｃ）に示す入力端子４からのゼロクロス
ミュートオフ信号が高電位の期間内ではゼロクロス検出
器５はゼロクロスデータを検出した場合、検出した時か
らデータセレクタ６を切換えて入力端子１のデータを選
択出力する。また第５図（ｃ）に示すゼロクロスミュー
トオフ信号が高電位の期間内でゼロクロス検出器がゼロ
クロスデータを検出できなかった場合、ゼロクロスミュ
ートオフ信号が低電位になったときに、入力端子１のデ
ータを選択出力するように、データセレクタ６を切り換
える。
ミュートオフ信号が高電位の期間内ではゼロクロス検出
器５はゼロクロスデータを検出した場合、検出した時か
らデータセレクタ６を切換えて入力端子１のデータを選
択出力する。また第５図（ｃ）に示すゼロクロスミュー
トオフ信号が高電位の期間内でゼロクロス検出器がゼロ
クロスデータを検出できなかった場合、ゼロクロスミュ
ートオフ信号が低電位になったときに、入力端子１のデ
ータを選択出力するように、データセレクタ６を切り換
える。
従って、入力端子１から入力されたデータをD/A変換し
たアナログ信号を第５図（ｄ）に示す如くとすれば、フ
レームのきりかわりで、第５図（ｂ），（ｃ）に示すゼ
ロクロスミュートオン信号、ゼロクロスミュートオフ信
号をゼロクロス検出器に加えれば出力端子８に出力され
るアナログ信号は第５図（ｅ）に示す波形になる。
たアナログ信号を第５図（ｄ）に示す如くとすれば、フ
レームのきりかわりで、第５図（ｂ），（ｃ）に示すゼ
ロクロスミュートオン信号、ゼロクロスミュートオフ信
号をゼロクロス検出器に加えれば出力端子８に出力され
るアナログ信号は第５図（ｅ）に示す波形になる。
従来のオーディオ出力回路は上記の如く構成されている
ため、第４図の入力端子１から入力される再生デジタル
オーディオデータがゼロクロスミュートオン信号の高電
位期間内、およびゼロクロスミュートオフ信号の高電位
期間内に、ゼロクロスデータが検出されたときは第５図
（ｅ）のミュート期間（１）の如くフレームの境界では
アナログ信号は連続した状態となる。しかし前記の高電
位期間内にゼロクロスデータが検出できなかったとき
は、第５図（ｅ）のミュート期間（２）の如くアナログ
信号は不連続となり、ホップノイズが発生する問題点が
あった。
ため、第４図の入力端子１から入力される再生デジタル
オーディオデータがゼロクロスミュートオン信号の高電
位期間内、およびゼロクロスミュートオフ信号の高電位
期間内に、ゼロクロスデータが検出されたときは第５図
（ｅ）のミュート期間（１）の如くフレームの境界では
アナログ信号は連続した状態となる。しかし前記の高電
位期間内にゼロクロスデータが検出できなかったとき
は、第５図（ｅ）のミュート期間（２）の如くアナログ
信号は不連続となり、ホップノイズが発生する問題点が
あった。
本発明は上記の問題点を解決してフレームの境界のミュ
ート期間内においてゼロクロスデータが検出されない場
合にも、ホップノイズが発生しないようにオーディオデ
ータ出力回路を提供することを目的とする。
ート期間内においてゼロクロスデータが検出されない場
合にも、ホップノイズが発生しないようにオーディオデ
ータ出力回路を提供することを目的とする。
前記した目的を達成するために、本発明にあっては、磁
気テープ再生速度を可変可能に構成されたデジタルオー
ディオテープデッキのオーディオデータ出力回路におい
て、再生デジタルオーディオデータのフレームの境界を
はさんでフェードミュートオンとフェードミュートオフ
を行うフェードミュート処理回路を設け、該フェードミ
ュート処理回路は、乗算定数をＸ（Ｘ＜１）とすると
き、フェードミュートオン時には乗算定数Ｘの累乗に従
って出力データを減衰していくとともに、フェードミュ
ートオフ時には乗算定数Ｘの累乗に従って出力データを
増大していくようにしたことを要旨とするものである。
気テープ再生速度を可変可能に構成されたデジタルオー
ディオテープデッキのオーディオデータ出力回路におい
て、再生デジタルオーディオデータのフレームの境界を
はさんでフェードミュートオンとフェードミュートオフ
を行うフェードミュート処理回路を設け、該フェードミ
ュート処理回路は、乗算定数をＸ（Ｘ＜１）とすると
き、フェードミュートオン時には乗算定数Ｘの累乗に従
って出力データを減衰していくとともに、フェードミュ
ートオフ時には乗算定数Ｘの累乗に従って出力データを
増大していくようにしたことを要旨とするものである。
以下、本発明を実施例により説明する。
第１図は本発明の一実施例の構成を示すブロック図を示
す。
す。
本実施例は第１図に示す如くフェードミュート処理回路
10、ORゲート13、データセレクタ14、及びD/A変換器15
を備えている。
10、ORゲート13、データセレクタ14、及びD/A変換器15
を備えている。
磁気テープから再生された信号を復号した再生デジタル
オーディオデータが入力端子９から入力され、フェード
ミュート処理回路10を制御するフェードミュートオン信
号が端子11、フェードミュートオフ信号が端子12からそ
れぞれ入力される。
オーディオデータが入力端子９から入力され、フェード
ミュート処理回路10を制御するフェードミュートオン信
号が端子11、フェードミュートオフ信号が端子12からそ
れぞれ入力される。
本発明の一実施例における作用について説明する。
まず、データセレクタ14は、ORゲート13の出力が高電位
の期間においてフェード処理回路10の出力を選択し、OR
ゲート13の出力が低電位の期間においては入力端子９の
データを選択出力する。従ってフェードミュートオン信
号が高電位の期間及びフェードミュートオフ信号が高電
位の期間はフェードミュート処理回路10の出力を選択す
る。
の期間においてフェード処理回路10の出力を選択し、OR
ゲート13の出力が低電位の期間においては入力端子９の
データを選択出力する。従ってフェードミュートオン信
号が高電位の期間及びフェードミュートオフ信号が高電
位の期間はフェードミュート処理回路10の出力を選択す
る。
次に、フェードミュートオン信号が高電位の期間におけ
るフェードミュート処理回路10の動作について説明す
る。
るフェードミュート処理回路10の動作について説明す
る。
フェードミュートオン信号が立上った直後の再生デジタ
ルデータをPD(i)とし、データPD(i)をフェードミュート
処理したオーディオデータをAD(i)とする。またフェー
ドミュートレベルをＸ（Ｘ＜１）とする。フェードミュ
ート処理回路10のフェードミュートオン動作は次式
（１）〜（６）の如くである。
ルデータをPD(i)とし、データPD(i)をフェードミュート
処理したオーディオデータをAD(i)とする。またフェー
ドミュートレベルをＸ（Ｘ＜１）とする。フェードミュ
ート処理回路10のフェードミュートオン動作は次式
（１）〜（６）の如くである。
まず、データPD(i)に定数Ｘ（Ｘ＜１）を乗算したデー
タをオーディオデータAD(i)とする［式（１）］。デー
タPD(i)の次の再生デジタルデータはPD(i+1)であるから
データAD(i)の次のオーディオデータAD(i+1)はPD(i+1)
にX2を乗算したデータとする様な処理を行なう。同様に
データAD(i+2)はデータPD(i+2)にX3を乗算したデータと
いうように、Ｘの累乗を順次乗算していく処理を行え
ば、データAD(i)からｋ個後のデータは式（４）の如く
になり、“0"に近接する。またｋを適当な値に選び、デ
ータAD(i)から(k+1)以後のデータは総で“0"にすると第
３図（ｄ）に示すフェードミュートオン期間の如くにな
る。第３図（ａ）はフェードミュートオン信号波形を、
第３図（ｃ）はミュート処理をせずにD/A変換したアナ
ログ信号波形を示している。
タをオーディオデータAD(i)とする［式（１）］。デー
タPD(i)の次の再生デジタルデータはPD(i+1)であるから
データAD(i)の次のオーディオデータAD(i+1)はPD(i+1)
にX2を乗算したデータとする様な処理を行なう。同様に
データAD(i+2)はデータPD(i+2)にX3を乗算したデータと
いうように、Ｘの累乗を順次乗算していく処理を行え
ば、データAD(i)からｋ個後のデータは式（４）の如く
になり、“0"に近接する。またｋを適当な値に選び、デ
ータAD(i)から(k+1)以後のデータは総で“0"にすると第
３図（ｄ）に示すフェードミュートオン期間の如くにな
る。第３図（ａ）はフェードミュートオン信号波形を、
第３図（ｃ）はミュート処理をせずにD/A変換したアナ
ログ信号波形を示している。
さらに、フェードミュートオフ信号が高電位の期間にお
けるフェードミュート処理回路10の動作について説明す
る。フェードミュートオフ信号が立上った直後の再生デ
ジタルデータをPD(j)とし、データPD(j)をフェードミュ
ート処理したオーディオデータをAD(j)とする。フェー
ドミュート処理回路10のフェードミュートオフ動作は次
式に示す如くである。
けるフェードミュート処理回路10の動作について説明す
る。フェードミュートオフ信号が立上った直後の再生デ
ジタルデータをPD(j)とし、データPD(j)をフェードミュ
ート処理したオーディオデータをAD(j)とする。フェー
ドミュート処理回路10のフェードミュートオフ動作は次
式に示す如くである。
まず、データPD(j)にX(k+1)を乗算したデータをオーデ
ィオデータAD(j)とする［式（７）］。データPD(j)の次
の再生デジタルデータはPD(j+1)であるから次のオーデ
ィオデータAD(j+1)である。データAD(j+1)をデータPD
(j+1)にXkを乗算するように処理すると、式（８）のよ
うになる。同様に処理を行うとデータAD(j+2)は式
（９）、データAD(j+k)は式（10）に示す如くになる。
また、ｋを適当に選び、データAD(j)から(k+1)個後のデ
ータ以後のオーディオデータに再生デジタルデータを代
入するように処理するとデータAD(j+k+1)は式（11）の
如くになる。この様子をアナログ信号で表現すれば第３
図（ｄ）のフェードミュートオフ期間のアナログ信号波
形となる。第３図（ｂ）はフェードミュートオフ信号波
形を示す。
ィオデータAD(j)とする［式（７）］。データPD(j)の次
の再生デジタルデータはPD(j+1)であるから次のオーデ
ィオデータAD(j+1)である。データAD(j+1)をデータPD
(j+1)にXkを乗算するように処理すると、式（８）のよ
うになる。同様に処理を行うとデータAD(j+2)は式
（９）、データAD(j+k)は式（10）に示す如くになる。
また、ｋを適当に選び、データAD(j)から(k+1)個後のデ
ータ以後のオーディオデータに再生デジタルデータを代
入するように処理するとデータAD(j+k+1)は式（11）の
如くになる。この様子をアナログ信号で表現すれば第３
図（ｄ）のフェードミュートオフ期間のアナログ信号波
形となる。第３図（ｂ）はフェードミュートオフ信号波
形を示す。
なお、第３図（ｄ）はフェードミュート処理したオーデ
ィオデータをD/A変換したアナログ信号を示している。
なお第３図においてｋ＝16、Ｘ＝0.3の場合示してい
る。
ィオデータをD/A変換したアナログ信号を示している。
なお第３図においてｋ＝16、Ｘ＝0.3の場合示してい
る。
いまフェードミュートオン期間とフェードミュートオフ
期間を連続させれば第３図（ｃ）に示すような不連続な
アナログ信号の出力に代わって、第３図（ｄ）に示すよ
うなゼロレベルで連続したアナログ信号に変換すること
が可能となる。
期間を連続させれば第３図（ｃ）に示すような不連続な
アナログ信号の出力に代わって、第３図（ｄ）に示すよ
うなゼロレベルで連続したアナログ信号に変換すること
が可能となる。
そこで、入力端子９から入力されたデータをアナログ信
号に変換した波形が第２図（ｄ）に示す波形とすると、
第２図（ａ）に示す如く可変速再生時の如６フレームが
連続しないときにフレームの境界で第２図（ｂ）及び
（ｃ）に示す如くフェードミュートオン信号とフェード
ミュートオフ信号とを切替えることにより、入力端子９
から入力されたデータに対し上記した如くに作用して第
２図（ｅ）に示す如くフレームの境界においてゼロレベ
ルで連続したアナログ信号に変換することができる。
号に変換した波形が第２図（ｄ）に示す波形とすると、
第２図（ａ）に示す如く可変速再生時の如６フレームが
連続しないときにフレームの境界で第２図（ｂ）及び
（ｃ）に示す如くフェードミュートオン信号とフェード
ミュートオフ信号とを切替えることにより、入力端子９
から入力されたデータに対し上記した如くに作用して第
２図（ｅ）に示す如くフレームの境界においてゼロレベ
ルで連続したアナログ信号に変換することができる。
本発明は前記したように、デジタルオーディオテープデ
ッキの可変速再生時のフレーム境界におけるオーディオ
データの処理をフェードミュート処理回路で構成したの
で、不連続なアナログ信号をゼロレベルで連続させるこ
とができ、従って、ポップノイズの発生を防止し得るも
のである。
ッキの可変速再生時のフレーム境界におけるオーディオ
データの処理をフェードミュート処理回路で構成したの
で、不連続なアナログ信号をゼロレベルで連続させるこ
とができ、従って、ポップノイズの発生を防止し得るも
のである。
また、フェードミュートオン時には乗算定数Ｘの累乗に
従って出力データを減衰していくとともに、フェードミ
ュートオフ時には乗算定数Ｘの累乗に従って出力データ
を増大していくようにしたので、フェードミュート処理
回路を簡単な乗算回路だけで構成することができるとと
もに、簡単な回路構成でありながら聴感上優れたフェー
ドイン・フェードアウトを実現することができる。
従って出力データを減衰していくとともに、フェードミ
ュートオフ時には乗算定数Ｘの累乗に従って出力データ
を増大していくようにしたので、フェードミュート処理
回路を簡単な乗算回路だけで構成することができるとと
もに、簡単な回路構成でありながら聴感上優れたフェー
ドイン・フェードアウトを実現することができる。
第１図は本発明の一実施例の構成を示すブロック図、 第２図および第３図は本発明の一実施例の作用説明に供
する波形図、 第４図は従来例の構成を示すブロック図、 第５図は従来例の作用説明に供する波形図である。 10……フェードミュート処理回路、13……D/A変換器。
する波形図、 第４図は従来例の構成を示すブロック図、 第５図は従来例の作用説明に供する波形図である。 10……フェードミュート処理回路、13……D/A変換器。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岡本 宏夫 神奈川県横浜市戸塚区吉田町292 株式会 社日立製作所家電研究所内 (72)発明者 畑中 裕治 神奈川県横浜市戸塚区吉田町292 株式会 社日立製作所家電研究所内 (56)参考文献 特開 昭61−3368（ＪＰ，Ａ)
Claims (1)
- 【請求項１】磁気テープ再生速度を可変可能に構成され
たデジタルオーディオテープデッキのオーディオデータ
出力回路において、 再生デジタルオーディオデータのフレームの境界をはさ
んでフェードミュートオンとフェードミュートオフを行
うフェードミュート処理回路を設け、 該フェードミュート処理回路は、乗算定数をＸ（Ｘ＜
１）とするとき、フェードミュートオン時には乗算定数
Ｘの累乗に従って出力データを減衰していくとともに、
フェードミュートオフ時には乗算定数Ｘの累乗に従って
出力データを増大していくようにしたことを特徴とする
オーディオデータ出力回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62205041A JPH0743886B2 (ja) | 1987-08-20 | 1987-08-20 | オ−ディオデ−タ出力回路 |
| US07/228,415 US4943964A (en) | 1987-08-12 | 1988-08-05 | PCM signal reproducing device |
| DE3827299A DE3827299A1 (de) | 1987-08-12 | 1988-08-11 | Wiedergabevorrichtung fuer pcm-signale |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62205041A JPH0743886B2 (ja) | 1987-08-20 | 1987-08-20 | オ−ディオデ−タ出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6449171A JPS6449171A (en) | 1989-02-23 |
| JPH0743886B2 true JPH0743886B2 (ja) | 1995-05-15 |
Family
ID=16500468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62205041A Expired - Lifetime JPH0743886B2 (ja) | 1987-08-12 | 1987-08-20 | オ−ディオデ−タ出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0743886B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS613368A (ja) * | 1984-06-15 | 1986-01-09 | Matsushita Electric Ind Co Ltd | Ｖｔｒ装置におけるデジタル音声信号の可変速再生方法 |
-
1987
- 1987-08-20 JP JP62205041A patent/JPH0743886B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6449171A (en) | 1989-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3106774B2 (ja) | デジタル音場創生装置 | |
| JPH0471394B2 (ja) | ||
| JPH05102770A (ja) | オーデイオ装置における信号処理回路 | |
| JPH0533595B2 (ja) | ||
| JPH03219800A (ja) | 音響効果装置 | |
| US4726067A (en) | Method of and apparatus for extending the useful dynamic range of digital-audio systems | |
| JPH0743886B2 (ja) | オ−ディオデ−タ出力回路 | |
| EP1308050A2 (en) | System and method for enabling audio speed conversion | |
| JPH04150617A (ja) | Ｄ／ａ変換装置 | |
| JP3055266B2 (ja) | 音声切換制御装置 | |
| JP2913669B2 (ja) | フィードバッククランプ回路 | |
| JP3077154B2 (ja) | エンハンサ回路 | |
| JP3047933B2 (ja) | ディジタルクロスフェーダ装置 | |
| JP3546693B2 (ja) | 音声フェード回路 | |
| JPH05152916A (ja) | 音声デイジタル切替え装置 | |
| JP3140298B2 (ja) | チャージポンプ型ｄ／ａコンバータ | |
| JPH03219799A (ja) | 音響効果装置 | |
| JP3305082B2 (ja) | 音声信号処理装置 | |
| JPH0731876B2 (ja) | ミュ−ト回路 | |
| JP2720695B2 (ja) | 映像信号処理装置 | |
| JPS63164777A (ja) | 磁気記録再生装置 | |
| KR930007496Y1 (ko) | 음성 페이드 인/아웃트 회로 | |
| JP3298111B2 (ja) | オートゲインコントローラ | |
| JPH08180506A (ja) | 記録再生装置 | |
| JPH07249266A (ja) | デジタルオーディオにおける波形データの再生装置 |