JPH0743898B2 - データ記録／再生方法 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はデータ記録方法に関し、特にデータ処理により
記録媒体の性能（記録媒体上におけるエラーの位置、エ
ラー分布等）や記録再生装置の性能（光学系、サーボ
系、電気回路部、変調方式など記録データの品質等）の
評価、検討を行う記録媒体検査装置に用いて好適なもの
である。

［従来の技術］ 本出願人は先にデータ記録方法を特願昭61−151027号ま
た記録媒体検査装置を特願昭61−151028号によって提案
した。この記録媒体検査装置は記録媒体に所定のデータ
を記録再生し、その過程で生じるエラーを検出すること
により記録媒体の検査を行う記録再生装置において、前
記データの単位データをもって記録再生エラーの有無を
検出し、該記録再生エラー検出の有無に応じて第１及び
第２の状態をとるエラーパターン信号を発生するエラー
パターン発生手段と、前記単位データと同一周期のカウ
ントパルスを発生するカウントパルス発生手段と、前記
記録媒体の基準位置を表わす基準位置検出信号を出力す
る位置検出手段と、前記エラーパターン信号の状態反転
時及び基準位置検出信号入力時にクリアパルスを出力す
るクリアパルス発生手段と、前記カウントパルスでカウ
ントし、前記クリアパルスでカウント値をクリアする第
１のカウンタ手段と、前記クリアパルスでカウントする
第２のカウント手段と、書込み制御信号に基づき、前記
第２のカウンタ手段のカウント値で指定されるアドレス
に前記エラーパターン信号及び前記第１のカウンタ手段
のカウンタ値からなる書込みデータをメモリするメモリ
手段と、前記メモリ手段に書込み制御信号を出力する書
込み制御信号発生手段からなり、第１のカウンタ手段は
カウントパルスをカウントすることによって、そのカウ
ント値がEFラン又はエラーランの長さを示し、第２のカ
ウンタ手段はクリアパルスをカウントすることによっ
て、そのカウント値がメモリ手段のアドレスを示す。メ
モリ手段は第２のカウンタ手段により指定されたアドレ
スに、エラーパターン信号及び第１のカウンタ手段のカ
ウント値からなる書込みデータを記録する。この書込み
データのエラーパターン信号は、EFランかエラーランか
の書込みデータ種類を示し、第１のカウンタ手段のカウ
ント値はその長さを示す。

［発明が解決しようとする問題点］ この装置を用いて、実際に記録媒体の測定を行うと、記
録媒体検査装置のメモリ回路には、最小値のエラーラン
長データが多数書き込まれ、その記憶容量が効率良く使
用されていない欠点があった。

本発明は上述の点に鑑みてなされたものであり、メモリ
手段の記憶容量を効率良く使用する、データ記録方法を
提供するものである。

［問題点を解決するための手段］ 記録媒体上のエラーの発生しなかった長さを示すEFラン
長データと、エラーの発生した長さを示すエラーラン長
データをメモリ回路に記録し、再生するデータ記録／再
生方法であり、データ記録時において、EFラン長データ
に続くエラーラン長データが最小値の時、メモリ回路へ
の最小値のエラーラン長データの記録を禁止し、データ
再生時において、メモリ回路から読出されたデータが連
続してEFラン長データになったことを判断して、記録を
禁止した最小値のエラーラン長データを復元することを
特徴とするデータ記録／再生方法。

［作用］ データ記録時において、EFラン長データに続くエラーラ
ン長データが最小値の時、メモリ回路への最小値のエラ
ーラン長データの記録を禁止し、データ再生時におい
て、メモリ回路から読出されたデータが連続してEFラン
長データになったことを判断して、記録を禁止した最小
値のエラーラン長データを復元する。

［実施例］ 以下、本発明の一実施例を図面を参照しながら詳細に説
明する。

第１図は本発明に係るデータ記録方法を用いた記録媒体
検査装置を示すブロック図、第２図及び第３図は第１図
に示される記録媒体検査装置の説明に供するフローチャ
ート、また第４図（ａ）〜（ｌ）は一動作例を示すタイ
ミングチャートをそれぞれ示す。また第５図（ａ）、
（ｂ）及び第６図（ａ）、（ｂ）は第１図に示される記
録媒体検査装置の表示例を示す図である。なお、［ ］
内に付した値はデータ値を示す。

１はデータ発生器２にデータクロックRDCKを出力すると
共に、コントロールラインC₁により、データ系列Mseqの
スタート、ストップ等の制御を行なう記録系コントロー
ラである。２はディスクに記録するデータ系列Mseqをデ
ータクロックRDCKに同期して出力するデータ発生器であ
る。８ビットのシンボル単位からなるデータ系列Mseqの
パターンを以下に示すが、各シンボルのデータ値は16進
法による値を用いている。

上記データ系列Mseqは３回以上連続するデータ［00］に
続いて、データ［FF］が５回連続することで示される開
始パターンと、擬似ランダム系列である20次のＭ系列
（周期は2²⁰−１ビット）で示されるテストパターン
と、データ［00］が５回連続することで示される終了パ
ターンから形成されている。またテストパターンの長さ
は記録時間に合わせて決められ、記録時間の長いときは
同じ系列が繰り返される。

３はEFM変調器を示し、記録系コントローラ１からのデ
ータクロックRDCK及びデータ発生器２から出力される８
ビットシンボルのデータ系列Mseqをそれぞれ入力してEF
M変調を行なった後、データクロックRDCKに同期して14
ビットシンボルのデータ系列M.Mseqを出力する。

４は光学的記録再生装置を示し、EFM変調器３から出力
されるデータ系列M.Mseqを、１フレーム588チャンネル
ビットからなる以下のフォーマットに従って被検査ディ
スク（図示しない）に線速度一定（CLV制御）で記録す
る。

上記フォーマットの各データD₁〜D₃₂はデータ系列M.Mse
qの各データ（14ビット）にエキストラビット（３ビッ
ト）を付け加えたものである。この記録フォーマットは
コンパクトディスク（CD）フォーマットに準じたもの
で、主に光学的記録再生装置４の再生時におけるCLV制
御を正確に動作させる為に必要とする。

また光学的記録再生装置４は、再生時において位置検出
手段（図示しない）により、ディスク１回転毎に１パル
スの基準位置検出信号RSYNCを、後述する再生系コント
ローラ８に出力する。この基準位置検出手段は、例えば
被検査ディスクのレーベル部に貼られたラベルを光学的
に検出することにより実現できる。また、ディスク駆動
方式がダイレクトドライブ方式の場合はモータから信号
を得ることも可能であるがディスクのエラー位置を検出
するためには前者が好ましい。

５はデータクロックPDCKを出力すると共に、光学的記録
再生装置４から出力される再生データM.PBD（14ビッ
ト）を再生データPBD（８ビット）にEFM復調するEFM復
調器である。

６はEFM復調器５から出力されるデータクロックPDCKに
同期して、データ系列Mseqを出力するデータ発生器であ
るが、このデータ系列Mseqはデータ発生器２から出力さ
れるデータ系列Mseqから、開始パターンのみを除いたも
ので、テストパターン及び終了パターンはこれと同一の
ものである。

７はEFM復調器５からデータクロックPDCKに同期してパ
ラレル状態で出力される再生データPBDと、データ発生
器６からパラレル状態で出力されるデータ系列Mseqを、
シンボル単位（８ビット）毎に比較するデータ比較器で
あり、再生データPBDとデータ系列Mseqが同一の場合は
“H"信号に、異なる場合は“L"信号になるエラーパター
ンCOMPを出力する。

８は再生系コントローラ、９は16ビットのラン長カウン
タをそれぞれ示す。

再生系コントローラ８は、EFM復調器５から出力される
データクロックPDCK、再生データPBDをそれぞれ入力
し、この再生データPBDを読取ることにより前記した開
始パターン、終了パターンをそれぞれ検出する。そして
コントロールラインC₂によりデータ発生器６から出力さ
れるデータ系列Mseqのスタート、ストップ制御を行な
う。

再生系コントローラ８とラン長カウンタ９間はコントロ
ールラインC₃で接続され、再生系コントローラ８からは
初期リセット信号が、またラン長カウンタ９からはオー
バーフロー検出信号がそれぞれ出力される。

再生系コントローラ８はカウントクロックECK、クリア
信号CLRをそれぞれラン長カウンタ９の入力端子、クリ
ア端子に出力すると共に、また検査データクロックKDCK
を後述するマイコン10の入力ポートP₁に出力する。

カウントクロックECKはデータクロックPDCKと同一周期
で所定時間遅延された信号であり、エラーパターンの測
定中出力される。検査データクロックKDCKは、エラーパ
ターンCOMPの極性反転時、またはラン長カウンタ９のオ
ーバーフロー検出時には１パルスのパルス信号として、
また基準位置検出信号RSYNCの入力時には２パルスのパ
ルス信号としてそれぞれ後述するタイミングで出力され
る。クリア信号CLRは検査データクロックKDCKを所定時
間遅延した信号として同様に出力される。

ラン長カウンタ９は、カウントクロックECKを逐次カウ
ントしてこのカウントデータを常時マイコン10の入力ポ
ートP₂に出力し、またクリア信号CLRの入力毎に０スタ
ートを繰り返す。

次に、データクロックPDCKの１周期において、上記再生
系コントローラ８から出力されるカウントクロックEC
K、検査データクロックKDCK及びクリア信号CLRの出力順
序を説明する。

１）エラーパターンCOMPの極性が同一の時は、カウント
クロックECKのみ出力される。

２）エラーパターンのCOMPの極性反転時またはラン長カ
ウンタ９のオーバーフロー検出時は、検査データクロッ
クKDCK、クリア信号CLR、カウントクロックECKの順序で
出力される。

３）基準位置検出信号RSYNCが一つ前のデータクロックP
DCKの一周期間に入力された時は、検査データクロックK
DCK、クリア信号CLR、検査データクロックKDCK、クリア
信号CLR、カウントクロックECKの順序で出力される。

10は後述する第２図フローチャートに従ってプログラム
されているマイクロコンピュータ（以下マイコン10と略
す）、11は4Kワード（１ワード＝16ビット）のランダム
アクセスメモリ（以下RAM11と略す）をそれぞれ示す。

マイコン10と再生系コントローラ８間はコントロールラ
インC₄により接続され、再生系コントローラ８は再生デ
ータPBDの開始パターン、終了パターンを検出すると、
それぞれスタート信号SS、エンド信号ESをマイコン10に
出力する。

マイコン10の入力ポートP₂には、ラン長カウンタ９のカ
ウントデータと共に、エラーパターンCOMPを遅延回路12
及びインバータINV13を介して形成されたビット極性信
号KSが検査データとして入力される。この検査データK₁
は表１に示すように16ビットのデータをビット列とし、
最上位ビットをビット極性信号KSのデータとする第１の
ブロックと、下位15ビットをラン長カウンタ９のカウン
トデータとする第２のブロックとからなる。このビット
列の最上位ビットの“0"、“1"は、ビット極性信号KSの
“L"、“H"にそれぞれ対応し、０の場合は正しいシンボ
ルが下位15ビットで示す数だけ連続するEFラン長を表わ
し、１の場合は誤ったシンボルが下位15ビットで示す数
だけ連続するバーストエラー長を表わしている。また下
位15ビットが全て０の場合は最上位ビットに関係なく基
準位置検出信号を示す。

またマイコン10は出力ポートPa、Pb及びPcから、それぞ
れ書込みデータK₂、書込み制御信号▲▼及びアドレ
スデータADDをRAM11に出力する。

RAM11は書込み制御信号▲▼が“L"信号になった時
に、アドレスデータADDによって指定されるアドレスに
書込みデータK₂を書込む。

14はデータ処理用の外部コンピュータであり、外部コン
ピュータ14と再生系コントローラ８はコントロールライ
ンC₅により相互のスタート、ストップ等の制御が行なわ
れる。また外部コンピュータ14の入力ポートP₃にはマイ
コン10の出力ポートPcからアドレスデータADDが入力さ
れ、テストデータの測定終了時に出力されている最終の
アドレスデータAmaxを読取る。またRAM11は外部コンピ
ュータ14の出力ポートPd、Peから出力される読出し制御
信号▲▼、アドレスデータADDを入力し、読出し制
御信号▲▼が“L"信号になったときにアドレスデー
タADDによって指定されるアドレスに書き込まれている
データK₂を外部コンピュータ14の入力ポートP₄に出力す
る。

また外部コンピュータ14は後述する第３図フローチャー
トに従って、RAM11の書込みデータK₂を取り込み、更に
所要の記録媒体評価プログラムに従って演算処理を行
う。

15はプリンタ、16はディスプレイであり、外部コンピュ
ータ14の演算処理結果を表示する。

以上の構成により、本発明は記録媒体の検査時に最も発
生しやすいソリッドバーストエラー長［１］（誤ったシ
ンボルの連続が１であることを示す）をRAM11に記録す
ることをできるだけ避け、その記憶容量を効率良く使用
するものである。例えば、マイコン10は検査データK₁を
EFラン長［５］（正しいシンボルが５回連続して検出さ
れたことを示す）、ソリッドバーストエラー長［１］、
EFラン長［10］の順に入力した場合、ソリッドバースト
エラー長［１］を省略しEFラン長［５］、EFラン長［1
0］を書込みデータK₂としてRAM11の連続したアドレスに
書込む。一方外部コンピュータ14はRAM11から書込みデ
ータK₂を取込む際にこれらEFラン長が連続すると、その
間にソリッドバーストエラー長［１］を挿入しもとの検
査データK₁を復元する。但し、単に上記した手順で行う
と、基準位置検出信号を検出した場合、ラン長カウンタ
９のオーバーフローを検出した場合等に種々の問題が発
生する。

次にマイコン10のプログラムを第２図フローチャートを
参照しながら説明する。

第２図フローチャートにおいて、FLAG1はソリッドバー
ストエラー長［１］の省略の可否を示し、FLAG1＝１は
省略可、FLAG1＝０は省略可でないことをそれぞれ示
す。またFLAG2はソリッドバーストエラー長［１］が省
略済か否かを示し、FLAG2＝１は省略済、FLAG2＝０は省
略済でないことをそれぞれ示す。

まず、マイコン10は再生系コントローラ８からスタート
信号SS（再生データPBDの開始パターン検出した信号）
を入力すると、プログラムを実行する。

ステップS₁〜S₃でアドレスデータADD、FLAG1、FLAG2を
それぞれ０に初期設定する。次にステップS₄で出力ポー
トPbから出力される書込み制御信号▲▼を“H"信号
にして書込み不可状態とし、ステップS₅で出力ポートPc
からステップS₁で設定されたアドレスデータADD［０］
を出力する。

次にステップS₆で入力ポートP₁に検査データクロックKD
CKが入力されたか否かを判定して、NOの場合は更にステ
ップS₈でコントローララインC₄を介してエンド信号ESが
入力されたか否かを判定し、再びNOの場合はステップS₆
に戻る。ここで入力ポートP₁に検査データクロックKDCK
を入力すると、ステップS₇に進み入力ポートP₂から検査
データK₁を入力する。

次にステップS₉で検査データK₁の変換処理を行う。この
変換処理は表１に示されるように、ソリッドバーストエ
ラー長を示す検査データK₁の下位15ビットに対して、２
進データの極性反転（２の補数生成）を行い、以後の演
算処理を容易にするものである。尚変換処理した後の検
査データをK₁′とする。

次にステップS₁₀で検査データK₁′＝［０］または［−3
2768］、即ち検査データK₁′が基準位置検出信号か否か
を判定し、YESの場合はステップS₁₁でFLAG2が１か否か
の判定する。ステップS₁₁でYESの場合はステップS₁₂で
検査データK₁′＝［−32768］に、NOの場合はステップS
₁₃で検査データK₁′＝［０］に設定した後S₁₄に進む。
ここでK₁′＝［−32768］と設定された場合、この基準
位置検出信号が処理される前の検査データがソリッドバ
ーストエラー長［１］でRAM11への書込みが省略されて
いることを示し、K₁′＝［０］と設定された場合は省略
されていないことを示す。ステップS₁₄でFLAG1＝０にし
た後、ステップS₁₅に進む。一方ステップS₁₀でNOの場合
はステップS₁₆で検査データK₁′＜０、即ち検査データK
₁′がソリッドバーストエラー長か否かを判定する。

ステップS₁₆でYESの場合は、ステップS₁₇で検査データK
₁′＝［−１］、即ち検査データK₁′がソリッドバース
トエラー長［１］か否かの判定を行い、YESの場合はス
テップS₁₉でFLAG1＝１、即ち検査データK₁′が省略可か
否かの判定を行う。またステップS₁₇でNOの場合はステ
ップS₁₈でFLAG1＝０とした後ステップS₁₅に進む。

ステップS₁₉でYESの場合はステップS₂₀、S₂₁でFLAG1＝
０、FLAG2＝１にした後ステップS₆に戻り、NOの場合は
ステップS₁₈でFLAG1＝０とした後ステップS₁₅に進む。

ステップS₁₆でNOの場合は、更にステップS₂₂で検査デー
タK₁′＝［32767］、即ち検査データK₁′が最大値か否
かを判定する。ステップS₂₂でYESの場合は、ステップS
₂₃でFLAG1＝０にした後ステップS₁₅に進み、NOの場合は
ステップS₂₄でFLAG1＝１にした後ステップS₁₅に進む。

ステップS₁₅に進むとFLAG2＝０にした後、ステップS₂₅
で書込みデータK₂＝検査データK₁′に設定する。

次にステップS₂₆、S₂₇で出力ポートPc、Paからそれぞれ
アドレスデータADD、書込みデータK₂を出力し、更にス
テップS₂₈で出力ポートPbから出力される書込み制御信
号▲▼を“L"信号にする。RAM11は書込み制御信号
▲▼が“L"信号になると、アドレスデータADDによ
って指定されたアドレスに書込みデータK₂を書込む。ス
テップS₂₉に進むと出力ポートPbから出力される書込み
制御信号▲▼を再び“H"信号とし、ステップS₃₀で
アドレスデータADD＝アドレスデータADD＋１（アドレス
データADDのインクリメント）を行う。

次にステップS₃₁でADD＞4095、即ちアドレスデータADD
がRAM11（4Kワード）の記憶容量内か否かを判定し、YES
の場合はプログラムはエンドとなり、NOの場合はステッ
プS₆に戻る。

なお、ステップS₆、S₈による検査データクロックKDCK及
びエンド信号ESの入力待ちの時点で、エンド信号ESが入
力されると、ステップS₃₂に進み、FLAG2＝１か否かを判
定する。ステップS₃₂でYESの場合は、ステップS₃₃で書
込みデータK₂＝［−１］に設定し、ステップS₃₄、S₃₅で
出力ポートPc、PaからそれぞれアドレスデータADD、書
込みデータK₂を出力し、またステップS₃₆で出力ポートP
bから出力される書込み制御信号▲▼＝“L"信号に
する。RAM11は書込み制御信号▲▼が“L"信号にな
ると、アドレスデータADDによって指定されたアドレス
に書込みデータK₂［−１］を書込む。次にステップS₃₇
で出力ポートPbから出力される書込み制御信号▲▼
＝“H"信号に戻し、プログラムはエンドとなる。またス
テップS₃₂でNOの場合はそのままプログラムはエンドと
なる。

次に、外部コンピュータ14のプログラムを第３図フロー
チャートを参照しながら説明する。

第３図はフローチャートにおいて、FLAG3はソリッドバ
ーストエラー長［１］の省略有無をしめし、FLAG3＝１
の場合は省略有りを、FLAG3＝０の場合は省略なしをそ
れぞれ示す。

前述のテストデータの測定が終了し、プログラムが実行
されると、外部コンピュータ14はまずステップS₁₀₀でマ
イコン10の出力ポートPcから出力されている最終のアド
レスデータAmaxを入力ポートP₃に入力する。次に、ステ
ップS₁₀₁〜S₁₀₃でアドレスデータADD、FLAG3、変数Ｘを
それぞれ０に設定し、ステップS₁₀₄で出力ポートPdから
出力される読出し制御信号▲▼を“H"信号にする。
次にステップS₁₀₅で出力ポートPeからアドレスデータAD
Dを出力し、ステップS₁₀₆で出力ポートPdから出力され
る読出し制御信号▲▼を“L"信号にする。RAM11は
読出し制御信号▲▼が“L"信号になると、アドレス
データADDで指定されたアドレスに書き込まれた書込み
データK₂を出力する。次にステップS₁₀₇で入力ポートP₄
から、この書込みデータK₂を入力し、ステップS₁₀₈で出
力ポートPdから出力される読出し制御信号▲▼を再
び“H"信号とする。

次にステップS₁₀₉で書込みデータK₂＝［０］、即ちその
前にソリッドバーストエラー［１］の省略が行われてい
ない基準位置検出信号か否かの判定を行い、YESの場合
はステップS₁₁₀でFLAG3＝０とした後ステップS₁₁₁に進
む、NOの場合はS₁₁₂に進む。

ステップS₁₁₂では書込みデータK₂＝［−32768］、即ち
その前にソリッドバーストエラー［１］の省略が行われ
ている基準位置検出信号か否かを判定をし、YESの場合
はステップS₁₁₃に進む。

ステップS₁₁₃でK₁（Ｘ）＝［−１］に設定し、ステップ
S₁₁₄でＸ＝Ｘ＋１（変数Ｘのインクリメント）を行い、
ステップS₁₁₅に進む。ここでK₁（Ｘ）＝［−１］は外部
コンピュータ14内のRAMのアドレスＸに復元した検査デ
ータK₁＝［−１］を書込む動作指示を意味している。ス
テップS₁₁₅ではＸ＞Xmax（変数Ｘの最大値）即ち外部コ
ンピュータ14内のRAMの設定された最大容量内か否か判
定し、YESの場合はプログラムはエンドとなり、NOの場
合はステップS₁₁₆で書込みデータK₂＝［０］、ステップ
S₁₁₇でFLAG3＝０とした後、ステップS₁₁₁に進む。

ステップS₁₁₂でNOの場合はステップS₁₁₈で書込みデータ
K₂＜０、即ちソリッドバーストエラー長か否かを判定す
る。ステップS₁₁₈でYESの場合はステップS₁₁₀でFLAG3＝
０とした後、ステップS₁₁₁に進む。

ステップS₁₁₈でNOの場合はステップS₁₁₉でFLAG3＝
［１］か否かを判定する。ステップS₁₁₉でYESの場合は
ステップS₁₂₀でK₁（Ｘ）＝［−１］とし、ステップS₁₂₁
で変数Ｘをインクリメントした後、ステップS₁₂₂に進
み、NOの場合はステップS₁₂₃に進む。ステップS₁₂₂では
Ｘ＞Xmaxか否かを判定し、YESの場合はプログラムはエ
ンドとなり、NOの場合はステップS₁₂₃に進む。

ステップS₁₂₃では書込みデータK₂＝［32767］か否かを
判定し、YESの場合はステップS₁₂₄でFLAG3＝０とした
後、ステップS₁₁₁に進み、NOの場合はステップS₁₂₅でFL
AG3＝１とした後、ステップS₁₁₁に進む。

ステップS₁₁₁でK₁（Ｘ）＝書込みデータK₂に設定し、ス
テップS₁₂₆、S₁₂₇で変数Ｘ、アドレスデータADDをそれ
ぞれインクリメントし、ステップS₁₂₈に進む。

ステップS₁₂₈ではＸ＞Xmaxか否かを判定し、YESの場合
はプログラムはエンドとなり、NOの場合はステップS₁₂₉
に進む。

ステップS₁₂₉ではアドレスデータADD＞アドレスデータA
maxか否かを判定し、YESの場合はプログラムがエンドと
なり、NOの場合はステップS₁₀₅に戻る。

以下、第４図（ａ）〜（ｌ）のタイミングチャートに従
ってこれ等の動作例を説明する。

なお、＜ ＞内に付した番号を作動順を示し、［ ］内
に付した値はデータ値を示す。

再生データPBDはそのシンボル値［D₁］〜［Dn］に記
号′が付されるとエラーが発生したシンボル値とし、ま
たラン長カウンタ９のカウント値及びRAM11のアドレス
データ値は10進法で表わす。

（１）データ系列の記録 データ発生器２は記録系コントローラ１の制御により、
開始パターン、テストパターン、終了パターンの順序で
データ系列Mseqを出力する。このデータ系列MseqはEFM
変調器３でEFM変調され、光学的記録再生装置４により
前記した規定のフォーマットで被検査ディスク（図示し
ない）に記録される。

（２）テストデータの検出処理およびRAM11へのデータ
書込み 次にデータ系列Mseqが記録された被検査ディスクは光学
的記録再生装置４により再生される。光学的記録再生装
置４から出力される再生データM.PBDはEFM復調器５によ
りEFM復調され、再生データPBDとなる。

再生系コントローラ８はEFM復調器５から出力されるデ
ータクロックPDCKのタイミングで再生データPBDの値を
読み取り、その開始パターンの検出を行う。再生系コン
トローラ８は開始パターンを検出すると、コントロール
ラインC₂によりデータ発生器６を制御し、再生データPB
Dと発生器６から出力されるデータ系列Mseqのテストパ
ターンの同期を取る。以後再生データPBDと系列Mseqは
データクロックPDCKに同期して出力される。データ比較
器７は同期した再生データPBDとデータ系列Mseqのデー
タ値を比較し、再生データPBDのエラーを判別する。

また再生系コントローラ８は再生データPBDの開始パタ
ーンを検出すると、コントロールラインC₃によりラン長
カウンタ９を初期リセットしてそのカウンタ値をクリア
し、またマイコン10にスタート信号SSを出力する。マイ
コン10はスタート信号SSを入力するとプログラムを実行
し、ステップS₁〜S₃でアドレスデータADD、FLAG1、FLAG
2をそれぞれ０に設定する。次にステップS₄で書込み制
御信号▲▼を“H"信号に、ステップS₅で出力ポート
Pcアドレスデータ出力を［０］とする。以後ステップ
S₆、S₈によって検査データクロックKDCKまたはエンド信
号ESの入力待ちとなる。

通常のEFラン長およびソリッドバーストエラー長
（［１］を除く）の場合を第４図（ａ）に想定して説明
する。

データ比較器７はデータクロックPDCK＜０＞に同期する
再生データPBD＜１＞のシンボル値［D₁］とデータ系列M
seq＜１＞のシンボル値［d₁］を同一と判断し、エラー
パターンCOMP＜２＞を“H"信号とする。ラン長カウンタ
９はカウントクロックECK＜３＞により、そのカウント
長＜４＞を［１］とする。

以下同様にデータ比較器７はデータクロック＜５＞、＜
10＞、＜15＞に同期する両シンボル値を同一と判断する
もので、ラン長カウンタ９はカウントクロック＜８＞、
＜13＞、＜18＞により、そのカウント値＜９＞、＜14
＞、＜19＞を［２］、［３］、［４］とする。

次にデータ比較器７はデータクロックPDCK＜20＞に同期
する再生データPBD＜21＞のシンボル値［D₅′］とデー
タ系列Mseq＜21＞のシンボル値［d₅］を異なると判断
し、エラーパターンCOMP＜22＞を“L"信号とする。この
エラーパターンCOMPの反転に伴って、再生系コントロー
ラ８から検査データクロックKDCK＜23＞が出力される
と、マイコン10はステップS₆からS₇に進み、第１のブロ
ックの値［０］、第２のブロックの値［４］とからなる
検査データK₁を入力し、ステップS₉の変換処理で検査デ
ータK₁′を［４］とする。以後ステップS₁₀、S₁₆、S₂₂
により検査データK₁′［４］をEFラン長（［32767］を
除く）と判断し、ステップS₂₄、S₁₅でFLAG1を１に、FLA
G2を０に設定する。次にステップS₂₅で書込みデータK₂
を［４］とし、ステップS₂₆で出力ポートPcから出力さ
れるアドレスデータADD＜24＞を［０］に、ステップS₂₇
で出力ポートPaから出力される書込みデータK₂＜25＞を
［４］とする。尚、これら出力ポートPa、Pcから出力さ
れるデータは次のデータが出力されるまで出力保持され
るものである。次にステップS₂₈で出力ポートPbから出
力される書込み制御信号▲▼＜26＞を“L"信号にし
て、RAM11のアドレス［０］にデータ［４］を書込む。
次にステップS₂₉で書込み制御信号▲▼を“H"信号
に戻し、ステップS₃₀でアドレスデータADDをインクリメ
ントして［１］とする。このアドレスデータADD［１］
はRAM11の記憶容量内であるからステップS₃₁からS₆に戻
り、マイコン10は再び検査データクロックKDCKまたはエ
ンド信号ESの入力待ちとなる。次に再生系コントローラ
８から、検査データクロックKDCK＜23＞に伴うクリア信
号CLR＜27＞が出力され、ラン長カウンタ９のカウント
値＜28＞はクリアされて［０］となる。次にラン長カウ
ンタ９はカウントクロックECK＜29＞により、そのカウ
ント値＜30＞を［１］とする。ここでエラーパターンCO
MP＜22＞が“L"信号になってからの経過時間が遅延回路
15で設定した遅延時間となり、極性信号KS＜31＞が“H"
信号となる。

次にデータ比較器７はデータクロックPDCK＜32＞に同期
する再生データPBD＜33＞のシンボル値［D₆′］とデー
タ系列Mseq＜33＞のシンボル値［d₆］を異なると判断
し、エラーパターンCOMP＜34＞を“L"信号とする。ラン
長カウンタ９はカウントクロックECK＜35＞により、そ
のカウント値＜36＞を［２］とする。

次にデータ比較器７はデータクロックPDCK＜37＞に同期
する再生データPBD＜38＞のシンボル値［D₇］とデータ
系列Mseq＜38＞のシンボル値［d₇］を同一と判断し、エ
ラーパターンCOMP＜39＞を“H"信号とする。エラーパタ
ーンCOMPの反転に伴って、検査データクロックKDCK＜40
＞が出力されると、マイコン10はステップS₆からS₇に進
み、第１のブロックの値［１］、第２のブロックの値
［２］となる検査データK₁を入力し、ステップS₉の変換
処理で検査データK₁′を［−２］とする。以後ステップ
S₁₀、S₁₆、S₁₇により検査データK₁′［−２］をソリッ
ドバーストエラー長（［１］を除く）と判断し、ステッ
プS₁₈、S₁₅でFLAG1およびFLAG2を０に設定する。次にス
テップS₂₅で書込みデータK₂を［−２］とし、ステップS
₂₆でアドレスデータADD［１］を出力＜41＞し、ステッ
プS₂₇で書込みデータK₂［−２］を出力＜42＞する。次
にステップS₂₈で書込み制御信号▲▼＜43＞を“L"
信号にして、RAM11のアドレス［１］にデータ［−２］
を書込む。次にステップS₂₉で書込み制御信号▲▼
を“H"信号に戻し、ステップS₃₀でアドレスデータADDを
インクリメントして［２］とする。このアドレスデータ
ADD［２］はRAM11の記憶容量内であるからステップS₃₁
からS₆に戻り、マイコン10は再び検査データクロックKD
CKまたはエンド信号ESの入力待ちとなる。次に再生系コ
ントローラ８から、検査データクロックKDCK＜40＞に伴
う、クリア信号CLR＜44＞が出力され、ラン長カウンタ
９のカウント値＜45＞はクリアされて［０］となる。次
にラン長カウンタ９はカウントクロックECK＜46＞によ
り、そのカウント値＜47＞を［１］とする。ここでエラ
ーパターンCOMP＜39＞が“H"信号になってからの経過時
間が遅延回路15で設定した遅延時間となり、極性信号KS
＜48＞が“L"信号となる。

次にEFラン長（［32767］を除く）の次がソリッドバー
ストエラー長［１］の場合を第４図（ｂ）に想定して説
明する。

データクロックPDCK＜37＞以後データ比較器７は両シン
ボル値を同一と判断し、ラン長カウンタ９はカウントク
ロック＜85＞が出力される時点で、そのカウント値＜86
＞を［８］とする。

次にデータ比較器７はデータクロックPDCK＜87＞に同期
する再生データPBD＜88＞のシンボル値［D₁₅′］とデー
タ系列Mseq＜88＞のシンボル値［d₁₅］を異なると判断
し、エラーパターンCOMP＜89＞を“L"信号とする。この
エラーパターンCOMPの反転に伴って、検査データクロッ
クKDCK＜90＞が出力されると、マイコン10はステップS₆
からS₇に進み、第１のブロックの値［０］、第２のブロ
ックの値［８］とからなる検査データK₁を入力し、ステ
ップS₉の変換処理で検査データK₁′を［８］とする。以
後ステップS₁₀、S₁₆、S₂₂により検査データK₁′［８］
をEFラン長（［32767］を除く）と判断し、ステップ
S₂₄、S₁₅でFLAG1を１に、FLAG2を０に設定する。次にス
テップS₂₅で書込みデータK₂を［８］に設定し、ステッ
プS₂₆でアドレスデータADD［２］を出力＜91＞し、ステ
ップS₂₇で書込みデータK₂［８］を出力＜92＞する。次
にステップS₂₈で書込み制御信号▲▼＜93＞を“L"
信号にして、RAM11のアドレス［２］にデータ［８］を
書込む。次にステップS₂₉で書込み制御信号▲▼を
“H"信号に戻し、ステップS₃₀でアドレスデータADDをイ
ンクリメントして［３］とする。このアドレスデータAD
D［３］はRAM11の記憶容量内であるからステップS₃₁か
らS₆に戻り、マイコン10は再び検査データクロックKDCK
またはエンド信号ESの入力待ちとなる。次に再生系コン
トローラ８から、検査データクロックKDCK＜90＞に伴う
クリア信号CLR＜94＞が出力され、ラン長カウンタ９の
カウント値＜95＞はクリアされて［０］となる。次にラ
ン長カウンタ９はカウントクロックECK＜96＞により、
そのカウント値＜97＞を［１］とする。ここでエラーパ
ターンCOMP＜89＞が“L"信号になってからの経過時間が
遅延回路15で設定した遅延時間となり、極性信号KS＜98
＞が“H"信号となる。

次にデータ比較器７はデータクロックPDCK＜99＞に同期
する再生データPBD＜100＞のシンボル値［D₁₆］とデー
タ系列Mseq＜100＞のシンボル値［d₁₆］を同一と判断
し、エラーパターンCOMP＜101＞を“H"信号とする。エ
ラーパターンCOMPの反転に伴って、検査データクロック
KDCK＜102＞が出力されると、マイコン10はステップS₆
からS₇に進み、第１のブロックの値［１］、第２のブロ
ックの値［１］とからなる検査テータK₁を入力し、ステ
ップS₉の変換処理で検査データK₁′を［−１］とする。
以後ステップS₁₀、S₁₆、S₁₇により検査データK₁′［−
１］をソリッドバーストエラー長［１］と判断し、ステ
ップS₁₉でFLAG1が１か否かを判断する。ここでFLAG1は
前の検査データ（EFラン長［８］）で１に設定されてい
るので、ステップS₂₀、S₂₁でFLAG1を０に、FLAG2を１に
設定し、RAM11に検査データK₁′［−１］を書き込むこ
となくステップS₆に戻り、再び検査データクロックKDCK
またはエンド信号ESの入力待ちとなる。次に再生系コン
トローラ８から、検査データクロックKDCK＜102＞に伴
うクリア信号CLR＜103＞が出力され、ラン長カウンタ９
のカウント値＜105＞はクリアされて［０］となる。次
にラン長カウンタ９はカウントクロックECK＜105＞によ
り、そのカウント値＜106＞を［１］とする。ここでエ
ラーパターンCOMP＜101＞が“H"信号になってからの経
過時間が遅延回路15で設定した遅延時間となり、極性信
号KS＜107＞が“L"信号となる。

次にEFラン長が［32767］以上の場合を第４図（ｃ）に
想定して説明する。

データクロックPDCK＜99＞以後データ比較器７は両シン
ボル値を同一と判断し、ラン長カウンタ９はカウントク
ロック＜136＞が出力される時点で、そのカウント値＜1
37＞を［32767］とする。この時点で、ラン長カウンタ
９はオーバーフロー検出信号を再生系コントローラ８に
出力する。なお再生系コントローラ８はこのオーバーフ
ロー検出信号を入力すると、エラーパターンCOMPの極性
反転時と同一のタイミングで検査データクロックKDCK＜
141＞を出力する。

次にデータ比較器７はデータクロックPDCK＜138＞に同
期する再生データPBD＜139＞のシンボル値［D₃₂₇₈₃］と
データ系列Mseq＜139＞のシンボル値［d₃₂₇₈₃］を同一
と判断し、エラーパターンCOMP＜140＞を“H"信号とす
る。ここで前記オーバーフロー検出信号に伴って、検査
データクロックKDCK＜141＞が出力されると、マイコン1
0はステップS₆からS₇に進み、第１のブロックの値
［０］、第２のブロックの値［32767］とからなる検査
データK₁を入力し、ステップS₉の変換処理で検査データ
K₁′を［32767］とする。以後ステップS₁₀、S₁₆、S₂₂に
より検査データK₁′［32767］をEFラン長［32767］と判
断し、ステップS₂₃、S₁₅でFLAG1およびFLAG2を共に０に
設定する。次にステップS₂₅で書込みデータK₂を［3276
7］に設定し、ステップS₂₆でアドレスデータADD［３］
を出力し＜142＞し、ステップS₂₇で書込みデータK₂［32
767］を出力する。次にステップS₂₈で書込み制御信号▲
▼＜144＞を“L"信号にして、RAM11のアドレス
［３］にデータ［32767］を書込む。次にステップS₂₉で
書込み制御信号▲▼を“H"信号に戻し、ステップS
₃₀でアドレスデータADDをインクリメントして［４］と
する。このアドレスデータADD［４］はRMA11の記憶容量
内であるからステップS₃₁からS₆に戻り、再び検査デー
タクロックKDCKまたはエンド信号ESの入力待ちとなる。
次に再生系コントローラ８から、検査データクロックKD
CK＜141＞に伴う、クリア信号CLR＜145＞が出力され、
ラン長カウンタ９のカウント値＜146＞はクリアされて
［０］となる。次にラン長カウンタ９はカウントクロッ
クECK＜147＞により、そのカウント値＜148＞を［１］
とする。

次にEFラン長［32767］の次がソリッドバーストエラー
長（［１］を除く）の場合を第４図（ｄ）に想定して説
明する。

データクロックPDCK＜138＞以後データ比較器７は両シ
ンボル値を同一と判断し、ラン長カウンタ９はカウント
クロック＜177＞から出力される時点で、そのカウント
値＜178＞を［32767］とする。この時点で、ラン長カウ
ンタ９はオーバーフロー検出信号を再生系コントローラ
８に出力する。

次にデータ比較器７はデータクロックPDCK＜179＞に同
期する再生データPBD＜180＞のシンボル値［D₆₅₅₅₀′］
とデータ系列Mseq＜180＞のシンボル値［d₆₅₅₅₀］を異
なると判断し、エラーパターンCOMP＜181＞を“L"信号
とする。前記オーバーフロー検出信号およびエラーパタ
ーCOMPの反転に伴って、検査データクロックKDCK＜182
＞が出力されると、マイコン10はステップS₆からS₇に進
み、第１のブロックの値［０］、第２のブロックの値
［32767］とからなる検査データK₁を入力し、ステップS
₉の変換処理で検査データK₁′を［32767］とする。以後
ステップS₁₀、S₁₆、S₂₂により検査データK₁［32767］を
EFラン長［32767］と判断し、ステップS₂₃、S₁₅でFLAG1
およびFLAG2を共に０に設定する。次にステップS₂₅で書
込みデータK₂を［32767］に設定し、ステップS₂₆でアド
レスデータADD［４］を出力＜183＞し、ステップS₂₇で
書込みデータK₂［32767］を出力＜184＞する。次にステ
ップS₂₈で書込み制御信号▲▼＜185＞を“L"信号に
して、RAM11のアドレス［４］にデータ［32767］を書込
む。次にステップS₂₉で書込み制御信号▲▼を“H"
信号に戻し、ステップS₃₀でアドレスデータADDをインク
リメントして［５］とする。このアドレスデータADD
［５］はRAM11の記憶容量内であるからステップS₃₁から
S₆に戻り、マイコン10は再び検査データクロックKDCKま
たはエンド信号ESの入力待ちとなる。次に再生系コント
ローラ８から、検査データクロックKDCK＜182＞に伴
う、クリア信号CLR＜186＞が出力され、ラン長カウンタ
９のカウント値＜187＞はクリアされて［０］となる。
次にラン長カウンタ９はカウントクロックECK＜188＞に
より、そのカウント値＜189＞を［１］とする。ここで
エラーパターンCOMP＜181＞が“L"信号になってからの
経過時間が遅延回路15で設定した遅延時間となり、極性
信号KS＜190＞が“H"信号となる。

次にデータ比較器７はデータクロックPDCK＜191＞に同
期する再生データPBD＜192＞のシンボル値［D₆₅₅₅₁′］
とデータ系列Mseq＜192＞のシンボル値［d₆₅₅₅₁］を異
なると判断し、エラーパターンCOMP＜193＞を“L"信号
とする。ラン長カウンタ９はカウントクロックECK＜194
＞により、そのカウント値＜195＞を［２］とする。

次にデータ比較器７はデータクロックPDCK＜196＞に同
期する再生データPBD＜197＞のシンボル値［D₆₅₅₅₂］と
データ系列Mseq＜197＞のシンボル値［d₆₅₅₅₂］を同一
と判断し、エラーパターンCOMP＜198＞を“H"信号とす
る。エラーパターンCOMPの反転に伴って、検査データク
ロックKDCK＜199＞が出力されると、マイコン10はステ
ップS₆からS₇に進み、第１のブロックの値［１］、第２
のブロックの値［２］とからなる検査データK₁を入力
し、ステップS₉の変換処理で検査データK₁′を［−２］
とする。以後ステップS₁₀、S₁₆、S₁₇により検査データK
₁′［−２］をソリッドバーストエラー長（［１］を除
く）と判断し、ステップS₁₈,S₁₅でFLAG1およびFLAG2を
共に０に設定する。次にステップS₂₅で書込みデータD₂
を［−２］に設定し、ステップS₂₆でアドレスデータADD
［５］を出力＜200＞し、ステップS₂₇で書込みデータK₂
［−２］を出出＜201＞する。次にステップS₂₈で書込み
制御信号▲▼＜202＞を“L"信号にして、RAM11のア
ドレス［５］にデータ［−２］を書込む。次にステップ
S₂₉で書込み制御信号▲▼を“H"信号に戻し、ステ
ップS₃₀でアドレスデータADDをインクリメントして
［６］とする。このアドレスデータADD［６］はRAM11の
記憶容量内であるからステップS₃₁からS₆に戻り、再び
検査データクロックKDCKまたはエンド信号ESの入力待ち
となる。次に再生系コントローラ８から、検査データク
ロックKDCK＜199＞に伴う、クリア信号CLR＜203＞が出
力され、ラン長カウンタ９のカウント値＜204＞はクリ
アされて［０］となる。次にラン長カウンタ９はカウン
トクロックECK＜205＞により、そのカウント値＜206＞
を［１］とする。ここでエラーパターンCOMP＜198＞が
“H"信号になってからの経過時間が遅延回路15で設定し
た遅延時間となり、極性信号KS＜207＞が“L"信号とな
る。

次にEFラン長［32767］の次がソリッドバーストエラー
長［１］の場合を第４図（ｅ）に想定して説明する。

データクロックPDCK＜208＞以後データ比較器７は両シ
ンボル値を同一と判断し、ラン長カウンタ９はカウント
クロック＜235＞が出力される時点で、そのカウント値
＜236＞を［32767］とする。この時点で、ラン長カウン
タ９はオーバーフロー検出信号を再生系コントローラ８
に出力する。

次にデータ比較器７はデータクロックPDCK＜237＞に同
期する再生データPBD＜238＞のシンボル値［D₉₈₃₁₉′］
とデータ系列Mseq＜238＞のシンボル値［d₉₈₃₁₉］を異
なると判断し、エラーパターンCOMP＜239＞を“L"信号
とする。前記オーバーフロ検出信号およびエラーパター
COMPの反転に伴って、検査データクロックKDCK＜240＞
が出力されると、マイコン10はステップS₆からS₇に進
み、第１のブロックの値［０］、第２のブロックの値
［32767］とからなる検査データK₁を入力し、ステップS
₉の変換処理で検査データK₁′を［32767］とする。以後
ステップS₁₀、S₁₆、S₂₂により検査データK₁′［32767］
をEFラン長［32767］と判断し、ステップS₂₃、S₁₅でFLA
G1およびFLAG2を共に０に設定する。次にステップS₂₅で
書込みデータK₂を［32767］を設定し、ステップS₂₆でア
ドレスデータADD［６］を出力＜241＞し、ステップS₂₇
で書込みデータK₂［32767］を出力＜242＞する。次にス
テップS₂₈で書込み制御信号▲▼＜243＞を“L"信号
にして、RAM11のアドレス［６］にデータ［32767］を書
込む。次にステップS₂₉で書込み制御信号▲▼を
“H"信号に戻し、ステップS₃₀でアドレスデータADDをイ
ンクリメントして［７］とする。このアドレスデータAD
D［７］はRAM11の記憶容量内であるからステップS₃₁か
らS₆に戻り、マイコン10は再び検査データクロックKDCK
またはエンド信号ESの入力待ちとなる。次に再生系コン
トローラ８から、検査データクロックKDCK＜240＞に伴
うクリア信号CLR＜244＞が出力され、ラン長カウンタ９
のカウント値＜245＞はクリアされて［０］となる。次
にラン長カウンタ９はカウントクロックECK＜246＞によ
り、そのカウント値＜247＞を［１］とする。ここでエ
ラーパターンCOMP＜239＞が“L"信号になってからの経
過時間が遅延回路15で設定した遅延時間となり、極性信
号KS＜248＞が“H"信号となる。

次にデータ比較器７はデータクロックPDCK＜249＞に同
期する再生データPBD＜250＞のシンボル値［D₉₇₃₂₀］と
データ系列Mseq＜250＞のシンボル値［d₉₈₃₂₀］を同一
と判断し、エラーパターンCOMP＜251＞を“H"信号とす
る。エラーパターンCOMPの反転に伴って検査データクロ
ックKDCK＜252＞が出力されると、マイコン10はステッ
プS₆からS₇に進み、第１のブロックの値［１］、第２の
ブロックの値［１］とからなる検査データK₁を入力し、
ステップS₉の変換処理で検査データK₁′を［−１］とす
る。以後ステップS₁₀、S₁₆、S₁₇により検査データK₁′
［−１］をソリッドバーストエラー長［１］と判断し、
ステップS₁₉でFLAG1が１か否かを判断する。ここでFLAG
1の前は検査データ（EFラン長［32767］）によって０に
設定されているので、ステップS₁₈、S₁₅でFLAG1およびF
LAG2を共に０に設定する。次にステップS₂₅で書込みデ
ータK₂を［−１］に設定し、ステップS₂₆でアドレスデ
ータADD［７］を出力＜253＞し、ステップS₂₇で書込み
データK₂［−１］を出力＜244＞する。次にステップS₂₈
で書込み制御信号▲▼＜255＞を“L"信号にして、R
AM11のアドレス［７］にデータ［−１］書込む。次にス
テップS₂₉で書込み制御信号▲▼を“H"信号に戻
し、ステップS₃₀でアドレスデータADDをインクリメント
して［８］とする。このアドレスデータADD［８］はRAM
11の記憶容量内であるからステップS₃₁からS₆に戻り、
再び検査データクロックKDCKまたはエンド信号ESの入力
待ちとなる。次に再生系コントローラ８から、検査デー
タクロックKDCK＜252＞に伴うクリア信号CLR＜256＞が
出力され、ラン長カウンタ９のカウント値＜257＞はク
リアされて［０］となる。次にラン長カウンタ９はカウ
ントクロックECK＜258＞により、そのカウント値＜259
＞を［１］とする。ここでエラーパターンCOMP＜251＞
が“H"信号になってからの経過時間が遅延回路15で設定
した遅延時間となり、極性信号KS＜260＞が“L"信号と
なる。

次にEFラン長をカウント中に基準位置検出信号RSYNCが
入力された場合を第４図（ｆ）に想定して説明する。

データクロックPDCK＜249＞以後データ比較器７は両シ
ンボル値を同一と判断し、ラン長カウンタ９はカウント
クロック＜289＞が出力される時点で、そのカウント値
＜290＞を［７］とする。

ここでデータクロックPDCK＜286＞と＜291＞間に基準位
置検出信号RSYNCが入力された場合、まずデータ比較器
７はデータクロックPDCK＜291＞に同期する再生データP
BD＜292＞のシンボル値［D₉₈₃₂₇］とデータ系列Mseq＜2
92＞のシンボル値［d₉₈₃₂₇］を同一と判断し、エラーパ
ターンCOMP＜293＞を“H"信号とする。次に入力された
基準位置検出信号RSYNCに伴って１回目の検査データク
ロックKDCK＜294＞が出力されると、マイコン10はステ
ップS₆からS₇に進み、第１のブロックの値［０］、第２
のブロックの値［７］とからなる検査データK₁を入力
し、ステップS₉の変換処理で検査データK₁′を［７］と
する。以後ステップS₁₀、S₁₆、S₂₂により検査データ
K₁′［７］をEFラン長（［32767］を除く）と判断し、
ステップS₂₄、S₁₅でFLAG1を１に、FLAG2を０に設定す
る。次にステップS₂₅で書込みデータK₂を［７］に設定
し、ステップS₂₆でアドレスデータADD［８］を出力＜29
5＞し、ステップS₂₇で書込みデータK₂［７］を出力＜29
6＞する。次にステップS₂₈で書込み制御信号▲▼＜
297＞を“L"信号にして、RAM11のアドレス［８］にデー
タ［７］を書込む。次にステップS₂₉で書込み制御信号
▲▼を“H"信号に戻し、ステップS₃₀でアドレスデ
ータADDをインクリメントして［９］とする。このアド
レスデータADD［９］はRAM11の記憶容量内であるからス
テップS₃₁からS₆に戻り、再び検査データクロックKDCK
またはエンド信号ESの入力待ちとなる。次に検査データ
クロックKDCK＜294＞に伴うクリア信号CLR＜298＞が出
力され、ラン長カウンタ９のカウント値＜299＞はクリ
アされて［０］となる。次に基準位置検出信号RSYNCに
伴って、２回目の検査データクロックKDCK＜300＞が出
力されると、マイコン10はステップS₆からS₇に進み、第
１のブロックの値［０］、第２のブロックの値［０］と
からなる検査データK₁を入力し、ステップS₉の変換処理
で検査データK₁′を［０］とする。以後ステップS₁₀に
より検査データK₁［０］を基準位置検出信号と判別し、
ステップS₁₁でFLAG2が１か否かを判断する。ここでFLAG
2は前の検査データK₁′（EFラン長［７］）により０に
設定されているため、ステップS₁₃で検査データK₁′を
［０］（その前にソリッドバーストエラー長［１］が省
略されていない基準位置検出信号）とし、またステップ
S₁₄、S₁₅でFLAG1およびFLAG2は０に設定される。次にス
テップS₂₅で書込みデータK₂を［０］に設定する。ステ
ップS₂₆でアドレスデータADD［９］を出力＜301＞し、
ステップS₂₇で書込みデータK₂［０］を出力＜302＞す
る。次にステップS₂₈で書込み制御信号▲▼＜303＞
を“L"信号にして、RAM11のアドレス［９］にデータ
［０］を書込む。次にステップS₂₉で書込み制御信号▲
▼を“H"信号に戻し、ステップS₃₀でアドレスデー
タADDをインクリメントして［10］とする。このアドレ
スデータADD［10］はRAM11の記憶容量内であるからステ
ップS₃₁からS₆に戻り、再び検査データクロックKDCKま
たはエンド信号ESの入力待ちとなる。次に検査データク
ロックKDCK＜300＞に伴うクリア信号CLR＜304＞が出力
され、ラン長カウンタ９のカウント値＜305＞はクリア
されて［０］となる。次にラン長カウンタ９はカウント
クロックECK＜306＞により、そのカウント値＜307＞を
［１］とする。

次にデータ比較器７はデータクロックPDCK＜308＞に同
期する両データ値を同一と判断し、ラン長カウンタ９は
カウントクロックECK＜311＞により、そのカウント値＜
312＞を［２］とする。

次にソリッドバーストエラー長をカウント中に基準位置
検出信号RSYNCが入力された場合を第４図（ｇ）に想定
して説明する。

データ比較器７はデータクロックPDCK＜313＞に同期す
る再生データPBD＜314＞のシンボル値［D₉₈₃₂₉′］とデ
ータ系列Mseq＜314＞のシンボル値［d₉₈₃₂₉］を異なる
と判断し、エラーパターンCOMP＜315＞を“L"信号とす
る。エラーパターンCOMPの反転に伴って、検査データク
ロックKDCK＜316＞が出力され、マイコン10はステップS
₆からS₇に進み、第１のブロック値の［０］、第２のブ
ロックの値［２］とからなる検査データK₁を入力し、ス
テップS₃の変換処理で検査データK₁′を［２］とする。
以後ステップS₁₀、S₁₆、S₂₂により検査データK₁′
［２］をEFラン長（［32767］を除く）と判断し、ステ
ップS₂₄、S₁₅でFLAG1を１に、FALG2を０に設定する。次
にステップS₂₅で書込みデータK₂を［２］に設定し、ス
テップS₂₆でアドレスデータADD［10］を出力＜317＞
し、ステップS₂₇で書込みデータK₂［２］を出力＜318＞
する。次にステップS₂₈で書込み制御信号▲▼＜319
＞を“L"信号にして、RAM11のアドレス［10］にデータ
［２］を書込む。次にステップS₂₉で書込み制御信号▲
▼を“H"信号に戻し、ステップS₃₀でアドレスデー
タADDをインクリメントして［11］とする。このアドレ
スデータADD［11］はRAM11の記憶容量内であるからステ
ップS₃₁からS₆に戻り、再び検査データクロックKDCKま
たはエンド信号ESの入力待ちとなる。次に再生系コント
ローラ８から、検査データクロックKDCK＜316＞に伴
う、クリア信号CLR＜320＞が出力され、ラン長カウンタ
９のカウント値＜321＞はクリアされて［０］となる。
次にラン長カウンタ９はカウントクロックECK＜322＞に
より、そのカウント値＜323＞を［１］とする。ここで
エラーパターンCOMP＜315＞が“L"信号になってからの
経過時間が遅延回路15で設定した遅延時間となり、極性
信号KS＜324＞が“H"信号となる。

以後データ比較器７は両シンボル値を同一と判断し、ラ
ン長カウンタ９はカウントロック＜348＞が出力される
時点でそのカウント値＜349＞を［６］とする。

ここでデータクロックPDCK＜345＞と＜350＞の間に、基
準位置検出信号RSYNCが入力された場合、まずデータ比
較器７はデータクロックPDCK＜350＞に同期する再生デ
ータPBD＜351＞のシンボル値［D₉₈₃₃₅′］とデータ列Ms
eq＜351＞のシンボル値［d₉₈₃₃₅］を異なると判断し、
エラーパターンCOMP＜352＞を“L"信号とする。次に入
力された基準位置検出信号RSYNCに伴って、１回目の検
査データクロックKDCK＜353＞が出力されると、マイコ
ン10はステップS₆からS₇に進み、第１のブロックの値
［１］、第２のブロックの値［６］とからなる検査デー
タK₁を入力し、ステップS₉の変換処理で検査データK₁′
を［−６］とする。以後ステップS₁₀、S₁₆、S₁₇により
検査データK₁′［−６］をソリッドバーストエラー長
（［１］を除く）と判断し、ステップS₁₈、S₁₅でFLAG1
およびFLAG2を共に０に設定する。次にステップS₂₅で書
込みデータK₂を［−６］に設定し、ステップS₂₆でアド
レスデータADD［11］を出力＜354＞し、ステップS₂₇で
書込みデータK₂［−６］を出力＜355＞する。次にステ
ップS₂₈で書込み制御信号▲▼＜356＞を“L"信号に
して、RAM11のアドレス［11］にデータ［−６］を書込
む。次にステップS₂₉で書込み制御信号▲▼を“H"
信号に戻し、ステップS₃₀でアドレスデータADDをインク
リメントして［12］とする。このアドレスデータADD［1
2］はRAM11の記憶容量内であるからステップS₃₁からS₆
に戻り、再び検査データクロックKDCKまたはエンド信号
ESの入力待ちとなる。次に検査データクロックKDCK＜35
3＞に伴うクリア信号CLR＜357＞が出力され、ラン長カ
ウンタ９のカウント値＜358＞はクリアされて［０］と
なる。次に基準位置検出信号RSYNCに伴って、２回目の
検査データクロックKDCK＜359＞が出力されると、マイ
コン10はステップS₆からS₇に進み、第１のブロックの値
［１］、第２のブロックの値［０］とからなる検査デー
タK₁を入力し、ステップS₉の変換処理で検査データK₁′
を［−32768］とする。以後ステップS₁₀により検査デー
タK₁′［−32768］を基準位置検出信号と判断し、ステ
ップS₁₁でFLAG2が１か否かを判断する。ここでFLAG2は
前の検査データK₂（ソリッドバーストエラー長［６］）
により０に設定されているため、ステップS₁₃で検査デ
ータK₁′を［０］（その前にソリッドバーストエラー長
［１］が省略されていない基準位置検出信号）とし、ま
たステップS₁₄、S₁₅でFLAG1およびFLAG2を共に０に設定
する。次にステップS₂₅で書込みデータK₂を［０］に設
定し、ステップS₂₆でアドレスデータADD［12］を出力＜
360＞し、ステップS₂₇で書込みデータをK₂［０］を出力
＜361＞する。次にステップS₂₈で書込み制御信号▲
▼＜362＞を“L"信号にして、RAM11をアドレス［12］に
データ［０］を書込む。次にステップS₂₉で書込み制御
信号▲▼を“H"信号に戻し、ステップS₃₀でアドレ
スデータADDをインクリメントして［13］とする。この
アドレスデータADD［13］はRAM11の記憶容量内であるか
らステップS₃₁からS₆に戻り、再び検査データクロックK
DCまたはエンド信号ESの入力待ちとなる。次に検査デー
タクロックKDCK＜359＞に伴うクリア信号CLR＜363＞が
出力され、ラン長カウンタ９のカウント値＜364＞はク
リアされて［０］となる。次にラン長カウンタ９はカウ
ントクロックECK＜365＞により、そのカウント値＜366
＞を［１］とする。

次にデータ比較器７はデータクロックPDCK＜367＞に同
期する両データ値を同一と判断し、ラン長カウンタ９は
カウントクロックECK＜370＞により、そのカウント値＜
371＞を［２］とする。

次にEFラン長をカウント中に基準位置検出信号RSYNCが
入力され、更にソリッドバーストエラー長［１］が続い
た場合を第４図（ｈ）に想定して説明する。

データ比較器７はデータクロックPDCK＜372＞に同期す
る再生データPBD＜373＞のシンボル値［D₉₈₃₃₇］とデー
タ系列Mseq＜373＞のシンボル値［d₉₈₃₃₇］を同一と判
断し、エラーパターンCOMP＜374＞を“H"信号とする。
エラーパターンCOMPの反転に伴って検査データクロック
KDCK＜375＞が出力され、マイコン10はステップS₆からS
₇に進み、第１のブロックの値［１］、第２のブロック
の値［２］とからなる検査データK₁を入力し、ステップ
S₉の変換処理で検査データK₁′を［−２］とする。以後
ステップS₁₀、S₁₆、S₁₇により検査データK₁′［−２］
をソリッドバーストエラー長（［１］を除く）と判断
し、ステップS₁₈、S₁₅でFLAG1およびFLAG2を共に０に設
定する。次にステップS₂₅で書込みデータK₂を［−２］
に設定し、ステップS₂₆でアドレスデータADD［13］を出
力＜376＞し、ステップS₂₇で書込みデータK₂［−２］を
出力＜377＞する。次にステップS₂₈で書込み制御信号▲
▼＜378＞を“L"信号にして、RAM11のアドレス［1
3］にデータ［−２］を書込む。次にステップS₂₉で書込
み制御信号▲▼を“H"信号に戻し、ステップS₃₀で
アドレスデータADDをインクリメントして［14］とす
る。このアドレスデータADD［14］はRAM11の記憶容量内
であるからステップS₃₁からS₆に戻り、再び検査データ
クロックKDCKまたはエンド信号ESの入力待ちとなる。次
に再生系コントローラ８から、検査データクロックKDCK
＜375＞に伴うクリア信号CLR＜379＞が出力され、ラン
長カウンタ９のカウント値＜380＞はクリアされて
［０］となる。次にラン長カウンタ９はカウントクロッ
クECK＜381＞により、そのカウント値＜382＞を［１］
とする。ここでエラーパターンCOMP＜374＞が“H"信号
になってからの経過時間が遅延回路15で設定した遅延時
間となり、極性信号KS＜383＞が“L"信号となる。

以後データ比較器７は両シンボル値を同一と判断し、ラ
ン長カウンタ９はカウントクロック＜407＞が出力され
る時点で、そのカウント値＜408＞を［６］とする。

ここでデータクロックPDCK＜404＞と＜409＞の間に、基
準位置検出信号RSYNCが入力された場合、まずデータ比
較器７はデータクロックPDCK＜409＞に同期する再生デ
ータPBD＜410＞のシンボル値［D₉₈₃₄₃′］とデータ系列
Mseq＜410＞のシンボル値［d₉₈₃₄₃］を異なると判断
し、エラーパターンCOMP＜411＞を“L"信号とする。次
に基準位置検出信号RSYNCおよびエラーパターンの反転
に伴って１回目の検査データクロックKDCK＜412＞が出
力されると、マイコン10はステップS₆からS₇に進み、第
１のブロックの値［０］、第２のブロックの値［６］と
からなる検査データK₁を入力し、ステップS₉の変換処理
で検査データK₁′を［６］とする。以後ステップS₁₀、S
₁₆、S₂₂により検査データK₁′［６］をEFラン長（［327
67］を除く）と判断し、ステップS₂₄、S₁₅でFLAG1を１
に、FLAG2を０に設定する。次にステップS₂₅で書込みデ
ータK₂を［６］に設定し、ステップS₂₆でアドレスデー
タADD［14］を出力＜413＞し、ステップS₂₇で書込みデ
ータK₂［６］を出力＜414＞する。次にステップS₂₈で書
込み制御信号▲▼＜415＞を“L"信号にして、RAM11
のアドレス［14］にデータ［６］を書込む。次にステッ
プS₂₉で書込み制御信号▲▼を“H"信号に戻し、ス
テップS₃₀でアドレスデータADDをインクリメントして
［15］とする。このアドレスデータADD［15］はRAM11の
記憶容量内であるからステップS₃₁からS₆に戻り、再び
検査データクロックKDCKまたはエンド信号ESの入力待ち
となる。次に検査データクロックKDCK＜412＞に伴うク
リア信号CLR＜416＞が出力され、ラン長カウンタ９のカ
ウント値＜417＞はクリアされて［０］となる。次に基
準位置検出信号RSYNCに伴って、２回目の検査データク
ロックKDCK＜418＞が出力されると、マイコン10はステ
ップS₆からS₇に進み、第１のブロックの値［０］、第２
のブロックの値［０］とからなる検査データK₁を入力
し、ステップS₉の変換処理で検査データK₁′を［０］と
する。以後ステップS₁₀により検査データK₁′［０］を
基準位置検出信号と判断し、ステップS₁₁でFLAG2が１か
否かを判断する。ここでFLAG2は前の検査データK₁′（E
Fラン長［６］）により０に設定されているため、S₁₃で
検査データK₁′を［０］（その前にソリッドバーストエ
ラー長［１］が省略されていない基準位置検出信号）と
し、またステップS₁₄、S₁₅でFLAG1およびFLAG2を共に０
に設定する。次にステップS₂₅で書込みデータK₂を
［０］に設定し、ステップS₂₆でアドレスデータADD［1
5］を出力＜419＞し、ステップS₂₇で書込みデータK
₂［０］を出力＜420＞する。次にステップS₂₈で書込み
制御信号▲▼＜421＞を“L"信号にして、RAM11のア
ドレス［15］にデータ［０］を書込む。次にステップS
₂₉で書込み制御信号▲▼を“H"信号に戻し、ステッ
プS₃₀でアドレスデータADDをインクリメントして［16］
とする。このアドレスデータADD［16］はRAM11の記憶容
量内であるからステップS₃₁からS₆に戻り、再び検査デ
ータクロックKDCKまたはエンド信号ESの入力待ちとな
る。次に検査データクロックKDCK＜418＞に伴うクリア
信号CLR＜422＞が出力され、ラン長カウンタ９のカウン
ト値＜423＞はクリアされて［０］となる。次にラン長
カウンタ９はカウントクロックECK＜424＞により、その
カウント値＜425＞を［１］とする。ここでエラーパタ
ーンCOMP＜411＞が“L"信号になってからの経過時間が
遅延回路15で設定した遅延時間となり、極性信号KS＜42
6＞が“H"信号となる。

次にデータ比較器７はデータクロックPDCK＜427＞に同
期する再生データPBD＜428＞のシンボル値［D₉₈₃₄₄］と
データ系列Mseq＜428＞のシンボル値［d₉₈₃₄₄］を同一
と判断し、エラーパターンCOMP＜429＞を“H"信号とす
る。エラーパターンCOMPの反転に伴って、検査データク
ロックKDCK＜430＞が出力され、マイコン10はステップS
₆からS₇に進み、第１のブロックの値［１］、第２のブ
ロックの値［１］とからなる検査データK₁を入力し、ス
テップS₉の変換処理で検査データK₁′を［−１］とす
る。以後ステップS₁₀、S₁₆、S₁₇により検査データK₁′
［−１］をソリッドバーストエラー長［１］と判断し、
ステップS₁₉でFLAG1が１か否かを判断する。ここでFLAG
1は前の検査データ（基準位置検出信号）によって０に
設定されているので、ステップS₁₈、S₁₅でFLAG1およびF
LAG2を共に０に設定する。次にステップS₂₅で書込みデ
ータK₂［−１］に設定し、ステップS₂₆でアドレスデー
タADD［16］を出力＜431＞し、ステップS₂₇で書込みデ
ータK₂［−１］を出力＜432＞する。次にステップS₂₈で
書込み制御信号▲▼＜433＞を“L"信号にして、RAM
11のアドレス［16］にデータ［−１］を書込む。次にス
テップS₂₉で書込み制御信号▲▼を“H"信号に戻
し、ステップS₃₀でアドレスデータADDをインクリメント
して［17］とする。このアドレスデータADD［17］はRAM
11の記憶容量内であるからステップS₃₁からS₆に戻り、
再び検査データクロックKDCKまたはエンド信号ESの入力
待ちとなる。次に再生系コントローラ８から、検査デー
タクロックKDCK＜430＞に伴うクリア信号CLR＜434＞が
出力され、ラン長カウンタ９のカウント値＜435＞はク
リアされて［０］となる。次にラン長カウンタ９はカウ
ントクロックECK＜436＞により、そのカウント値＜437
＞を［１］とする。ここでエラーパターンCOMP＜429＞
が“H"信号になってからの経過時間が遅延回路15で設定
した遅延時間となり、極性信号KS＜438＞が“L"信号と
なる。

次にソリッドバーストエラー長［１］の次に基準位置検
出信号RSYNCが入力された場合を第４図（ｉ）に想定し
て説明する。

データクロック＜439＞以後データ比較器７は両シンボ
ル値を同一と判断し、ラン長カウンタ９はカウントクロ
ック＜462＞が出力される時点で、そのカウント値＜463
＞を［６］とする。

データ比較器７はデータクロックPDCK＜464＞に同期す
る再生データPBD＜465＞のシンボル値［D₉₈₃₅₀′］とデ
ータ系列Mseq＜465＞のシンボル値［d₉₈₃₅₀］を異なる
と判断し、エラーパターンCOMPを“L"信号とする。エラ
ーパターンの反転に伴って検査データクロックKDCK＜46
7＞が出力され、マイコン10はステップS₆からS₇に進
み、第１のブロックの値［０］、第２のブロックの値
［６］とからなる検査データK₁を入力し、ステップS₉の
変換処理で検査データK₁′を［６］とする。以後ステッ
プS₁₀、S₁₆、S₂₂により検査データK₁′［６］をEFラン
長（［32767］を除く）と判断し、ステップS₂₄、S₁₅でF
LAG1を１にFLAG2を０に設定する。次にステップS₂₅で書
込みデータK₂を［６］に設定し、ステップS₂₆でアドレ
スデータADD［17］を出力＜468＞し、ステップS₂₇で書
込みデータK₂［６］を出力＜469＞する。次にステップS
₂₈で書込み制御信号▲▼＜470＞を“L"信号にし
て、RAM11のアドレス［17］にデータ［６］を書込む。
次にステップS₂₉で書込み制御信号▲▼を“H"信号
に戻し、ステップS₃₀でアドレスデータADDをインクリメ
ントして［18］とする。このアドレスデータADD［18］
はRAM11の記憶容量内であるからステップS₃₁からS₆に戻
り、再び検査データクロックKDCKまははエンド信号ESの
入力待ちとなる。次に検査データクロックKDCK＜467＞
に伴うクリア信号CLR＜471＞が出力され、ラン長カウン
タ９のカウント値＜472＞はクリアされて［０］とな
る。次にラン長カウンタ９はカウントクロックECK＜473
＞により、そのカウント値＜474＞を［１］とする。こ
こでエラーパターンCOMP＜466＞が“L"信号になってか
らの経過時間が遅延回路15で設定した遅延時間となり、
極性信号KS＜475＞が“H"信号となる。

ここでデータクロックPDCK＜464＞と＜476＞の間に、基
準位置検出信号RSYNCが入力された場合、まずデータ比
較器７はデータクロックPDCK＜476＞に同期する再生デ
ータPBD＜477＞のシンボル値［D₉₈₃₅₁］とデータ系列Ms
eq＜477＞のシンボル値［d₉₈₃₅₁］を同一と判断し、エ
ラーパターンCOMP＜478＞を“H"信号とする。次に基準
位置検出信号RSYNCおよびエラーパターンの反転に伴っ
て１回目の検査データクロックKDCK＜479＞が出力され
ると、マイコン10はステップS₆からS₇に進み、第１のブ
ロックの値［１］、第２のブロックの値［１］とからな
る検査データK₁を入力し、ステップS₉の変換処理で検査
データK₁′を［−１］とする。以後ステップS₁₀、S₁₆、
S₁₇により検査データK₁′［−１］をソリッドバースト
エラー長［１］と判断し、ステップS₁₉でFLAG1が１か否
かを判断する。ここでFLAG1は前の検査データK₁′（EF
ラン長［６］）によって１に設定されているので、
S₂₀、S₂₁でFLAG1を０に、FLAG2を１に設定し、RAM11に
書込みデータK₁′［−１］を書込むことなくステップS₆
に戻り、再び検査データクロックKDCKまたはエンド信号
ESの入力待ちとなる。次に検査データクロックKDCK＜47
9＞に伴うクリア信号CLR＜480＞が出力され、ラン長カ
ウンタ９のカウント値＜481＞はクリアされて［０］と
なる。次に基準位置検出信号RSYNCに伴って、２回目の
検査データクロックKDCK＜482＞が出力されると、マイ
コン10はステップS₆からS₇に進み、第１のブロックの値
［１］、第２のブロックの値［０］とからなる検査デー
タK₁を入力し、ステップS₉の変換処理で検査データK₁′
を［−32768］とする。以後ステップS₁₀により検査デー
タK₁′［−32768］を基準位置検出信号と判断し、ステ
ップS₁₁でFLAG2が１か否かを判断する。ここでFLAG2は
前の検査データK₁′（ソリッドバーストエラー長［−
１］）により１に設定されているため、S₁₃で検査デー
タK₁′を［−32768］（その前にソリッドバーストエラ
ー長［１］が省略されている基準位置検出信号）とし、
またステップS₁₄、S₁₅でFLAG1およびFLAG2を共に０に設
定する。次にステップS₂₅で書込みデータK₂を［−3276
8］に設定し、ステップS₂₆でアドレスデータADD［18］
を出力＜438＞し、ステップS₂₇で書込みデータK₂［−32
768］を出力＜484＞する。次にステップS₂₈で書込み制
御信号▲▼＜485＞を“L"信号にして、RAM11のアド
レス［18］にデータ［−32768］を書込む。次にステッ
プS₂₉で書込み制御信号▲▼を“H"信号に戻し、ス
テップS₃₀でアドレスデータADDをインクリメントして
［19］とする。このアドレスデータADD［19］はRAM11の
記憶容量内であるからステップS₃₁からS₆に戻り、再び
検査データクロックKDCKまたはエンド信号ESの入力待ち
となる。次に検査データクロックKDCK＜482＞に伴うク
リア信号CLR＜486＞が出力され、ラン長カウンタ９のカ
ウント値＜487＞はクリアされて［０］となる。次にラ
ン長カウンタ９はカウントクロックECK＜488＞により、
そのカウント値＜489＞を［１］とする。ここでエラー
パターンCOMP＜478＞が“H"信号になってからの経過時
間が遅延回路15で設定した遅延時間となり、極性信号KS
＜490＞が“L"信号となる。

次にFEラン長をカウント中に終了信号ESが入力された場
合を第４図（ｊ）に想定して説明する。

データクロックPDCK＜476＞以後データ比較器７は両シ
ンボル値を同一と判断するもので、ラン長カウンタ９は
カウントクロック＜529＞が出力される時点でそのカウ
ント値＜530＞を［12］とする。

次にデータ比較器７はデータクロックPDCK＜531＞に同
期する再生データPBD＜532＞のシンボル値［D₉₈₃₆₂］と
データ系列Mseq＜532＞のシンボル値［d₉₈₃₆₂］を同一
と判断し、エラーパターンCOMP＜533＞を“H"信号とす
る。ここで再生系コントローラ８は終了パターン（再生
データPBD＜522＞、＜527＞、＜532＞の各シンボル値
［D₉₈₃₅₈］〜［D₉₈₃₆₂］が共に［０］）の検出に伴って
終了信号ESを出力すると、マイコン10はステップS₈から
S₃₂に進み、FLAG2が１か否かを判断する。ここでFLAG2
は前の検査データK₁′（基準位置検出信号［−3276
8］）によって０に設定されているので、プログラムは
エンドしてテストデータの測定を終了する。

次に最初のテストデータがソリッドバーストエラー
［１］の場合を第４図（ｋ）に想定して説明する。

データ比較器７はデータクロックPDCK＜０＞に同期する
再生データPBD＜１＞のシンボル値［D₁′］とデータ系
列Mseq＜１＞のシンボル値［d₁］を異なると判断し、エ
ラーパターンCOMP＜２＞を“L"信号とする。次にラン長
カウンタ９はカウントクロックECK＜３＞により、その
カウント値＜４＞を［１］とする。ここでエラーパター
ンCOMP＜２＞が“L"信号になってからの経過時間が遅延
回路15で設定した遅延時間となり、極性信号KS＜５＞が
“H"信号となる。

次にデータ比較器７はデータクロックPDCK＜６＞に同期
する再生データPBD＜７＞のシンボル値［D₂］とデータ
系列Mseq＜７＞のシンボル値［d₂］を同一と判断し、エ
ラーパターンCOMP＜８＞を“H"信号とする。エラーパタ
ーンCOMPの反転に伴って検査データクロックKDCK＜９＞
が出力されると、マイコン10はステップS₆からS₇に進
み、第１のブロックの値［１］、第２のブロックの値
［１］とからなる検査データK₁を入力し、ステップS₉の
変換処理で検査データK₁′を［−１］とする。以後ステ
ップS₁₀、S₁₆、S₁₇により検査データK₁′［−１］をソ
リッドバーストエラー長［１］と判断し、ステップS₁₉
でFLAG1が１か否かを判断する。ここでFLAG1は初期設定
ステップS₂によって０に設定されているので、ステップ
S₁₈、S₁₅でFLAG1およびFLAG2を共に０に設定する。次に
ステップS₂₅で書込みデータK₂を［−１］に設定し、ス
テップS₂₆でアドレスデータADD［０］を出力＜10＞し、
ステップS₂₇で書込みデータK₂［−１］を出力＜11＞す
る。次にステップS₂₈で書込み制御信号▲▼＜12＞
を“L"信号にして、RAM11のアドレス［０］にデータ
［−１］を書込む。次にステップS₂₉で書込み制御信号
▲▼を“H"信号に戻し、ステップS₃₀でアドレスデ
ータADDをインクリメントして［１］とする。このアド
レスデータADD［１］はRAM11の記憶容量内であるからス
テップS₃₁からS₆に戻り、再び検査データクロックKDCK
またはエンド信号ESの入力待ちとなる。次に再生系コン
トローラ８から、検査データクロックKDCK＜９＞に伴う
クリア信号CLR＜13＞が出力され、ラン長カウンタ９の
カウント値＜14＞はクリアされて［０］となる。次にラ
ン長カウンタ９はカウントクロックECK＜15＞により、
そのカウント値＜16＞を［１］とする。ここでエラーパ
ターンCOMP＜８＞が“H"信号になってからの経過時間が
遅延回路15で設定した遅延時間となり、極性信号KS＜17
＞が“L"信号となる。以後の動作は第４図（ａ）同様の
ため、その説明を省略する。

次の最後のテストデータがソリッドバーストエラー長
［１］の場合を第４図（１）に想定して説明する。

データクロックPDCK＜491＞以後データ比較器７は両シ
ンボル値を同一と判断し、ラン長カウンタ９はカウント
クロック＜514＞が出力される時点でそのカウント値＜5
15＞を［６］とする。

データ比較器７はデータクロックPDCK＜516＞に同期す
る再生データPBD＜517＞のシンボル値［D₉₈₃₅₇′］とデ
ータ系列Mseq＜517＞のシンボル値［d₉₈₃₅₇］を異なる
と判断し、エラーパターンCOMP＜518＞を“L"信号とす
る。エラーパターンCOMPの反転に伴って検査データクロ
ックKDCK＜519＞が出力されると、マイコン10はステッ
プS₆からS₇に進み、第１のブロックの値［０］、第２の
ブロックの値［６］とからなる検査データK₁を入力し、
ステップS₉の変換処理で検査データK₁を［６］とする。
以後ステップS₁₀、S₁₆、S₂₂により検査データK₁′
［６］をEFラン長（［32767］を除く）と判断し、ステ
ップS₂₄、S₁₅でFLAG1を１に、FLAG2を０に設定する。次
にステップS₂₅で書込みデータK₂を［５］に設定し、ス
テップS₂₆でアドレスデータADD［19］を出力＜520＞
し、ステップS₂₇で書込みデータK₂［６］を出力＜521＞
する。次にステップS₂₈で書込み制御信号▲▼＜522
＞を“L"信号にして、RAM11のアドレス［19］にデータ
［６］を書込む。次にステップS₂₉で書込み制御信号▲
▼を“H"信号に戻し、ステップS₃₀でアドレスデー
タADDをインクリメントして［20］とする。このアドレ
スデータADD［20］はRAM11の記憶容量内であるからステ
ップS₃₁からS₆に戻り、再び検査データクロックKDCKま
たはエンド信号ESの入力待ちとなる。次に再生系コント
ローラ８から、検査データクロックKDCK＜519＞に伴う
クリア信号CLR＜523＞が出力され、ラン長カウンタ９の
カウント値＜524＞はクリアされて［０］となる。次に
ラン長カウンタ９はカウントクロックECK＜525＞によ
り、そのカウント値＜526＞を［１］とする。ここでエ
ラーパターンCOMP＜518＞が“L"信号になってからの経
過時間が遅延回路15で設定した遅延時間となり、極性信
号KS＜527＞が“H"信号となる。

次にデータ比較器７はデータクロックPDCK＜528＞に同
期する再生データPBD＜529＞のシンボル値［D₉₈₃₅₈］と
データ系列Mseq＜529＞のシンボル値［d₉₈₃₅₈］を同一
と判断し、エラーパターンCOMP＜530＞を“H"信号とす
る。エラーパターンCOMPの反転に伴って検査データクロ
ックKDCK＜531＞が出力され、マイコン10はステップS₆
からS₇に進み、第１のブロックの値［１］、第２のブロ
ックの値［１］とからなる検査データK₁を入力し、ステ
ップS₉の変換処理で検査データK₁′を［−１］とする。
以後ステップS₁₀、S₁₆、S₁₇により検査データK₁′［−
１］をソリッドバーストエラー長［１］と判断し、ステ
ップS₁₉でFLAG1が１か否かを判断する。ここでFLAG1は
前の検査データK₁′（EFラン長［６］）によって１に設
定されているので、ステップS₂₀、S₂₁でFLAG1を０に、F
LAG2を１に設定し、RAM11に書込みを行うことなく、ス
テップS₆に戻り、再び検査データクロックKDCKまたはエ
ンド信号ESの入力待ちとなる。次に再生系コントローラ
８から、検査データクロックKDCK＜531＞に伴うクリア
信号CLR＜532＞が出力され、ラン長カウンタ９のカウン
ト値＜533＞はクリアされて［０］となる。次にラン長
カウンタ９はカウントクロックECK＜534＞により、その
カウント値＜535＞を［１］とする。ここでエラーパタ
ーンCOMP＜530＞が“H"信号になってからの経過時間が
遅延回路15で設定した遅延時間となり、極性信号KS＜53
6＞が“L"信号となる。以後データ比較器７は両シンボ
ル値を同一と判断するもので、ラン長カウンタ９はカウ
ントクロック＜540＞により、そのカウント値＜541＞を
［５］とする。次にデータ比較器７はデータクロックPD
CK＜542＞に同期する再生データPBD＜543＞のシンボル
値［D₉₈₃₆₂］とデータ系列Mseq＜543＞のシンボル値［d
₉₈₃₆₂］を同一と判断し、エラーパターンCOMP＜544＞を
“H"信号とする。ここで再生系コントローラ８から終了
パターン（再生データPBD＜529＞、＜538＞、＜543＞の
各シンボル値［D₉₈₃₅₈］〜［D₉₈₃₆₂］が共に［０］）の
検出に伴って終了信号ESを出力すると、マイコン10はス
テップS₈からS₃₂に進み、FLAG2が１か否かを判断する。
ここでFLAG2は前の検査データ（ソリッドバーストエラ
ー長［１］）によって１に設定されているので、ステッ
プS₃₃で書込みデータK₂を［−１］を設定し、ステップS
₃₄でアドレスデータ出力＜545＞を［20］に、ステップS
₃₅で書込みデータ出力＜546＞を［−１］とする。次に
ステップS₃₆で書込み制御信号▲▼＜547＞を“L"信
号にして、RAM11のアドレス［20］にデータ［−１］を
書込む。次にステップS₃₇で書込み制御信号▲▼を
“H"信号に戻すと、プログラムはエンドとなりテストデ
ータの測定は終了する。

上記動作例第４図（ａ）〜（ｊ）において、RAM11の各
アドレスに記録された書込みデータ内容を表２に示す。

表２に示されるように、RAM11の各アドレスにはテスト
データの測定開始後、EFラン長［４］、ソリッドバース
トエラー長［２］、EFラン長［８］、EFラン長［3276
7］、EFラン長［32767］、ソリッドバーストエラー長
［２］、EFラン長［32767］、ソリッドバーストエラー
長［１］、EFラン長［７］、基準位置検出信号、EFラン
長［２］、ソリッドバーストエラー長［６］、基準位置
検出信号、ソリッドバーストエラー長［２］、EFラン長
［６］、基準位置検出信号、ソリッドバーストエラー長
［１］、EFラン長［６］、基準位置検出信号と記録媒体
の検査結果が順次記録されている。

（３）RAM11からのデータの読出しおよび検査データの
復元 テストデータの測定が終了すると外部コンピュータ14は
第３図フローチャートに従って、RAM11のデータを取込
む。

以下第３図フローチャートを参照しながらその動作を説
明する。

外部コンピュータ14はコントロールラインC₅からの信号
によりプログラムを実行し、ステップS₁₀₀で入力ポート
P₃からアドレスデータAmax［18］を入力する。ステップ
S₁₀₁〜S₁₀₃でアドレスデータADD、FLAG3、変数Ｘを夫々
［０］に初期設定し、ステップS₁₀₄で出力ポートPdから
出力する読出し制御信号▲▼を“H"信号とする。次
にステップS₁₀₅で出力ポートPeからアドレスデータADD
［０］を出力し、ステップS₁₀₆で読出し制御信号▲
▼を“L"信号としてRAM11からアドレス［０］に書き込
まれた書込みデータK₂［４］を出力させ、次のステップ
S₁₀₇で入力ポートP₄からこの書込みデータK₂［４］を入
力してステップS₁₀₈で読出し制御信号▲▼を再び
“H"信号とする。以後ステップS₁₀₉、S₁₁₂、S₁₁₈により
書込みデータK₂［４］をEFラン長と判断し、ステップS
₁₁₉でFLAG3が１か否かを判断する。ここでFLAG3は初期
設定で０に設定されているのでそのままステップS₁₂₃に
進む。ステップS₁₂₃で書込みデータK₂［４］をEFラン長
（［32767］を除く）と判断し、ステップS₁₂₅でFLAG3を
１に設定する。次にステップS₁₁₁で検査データK₁（０）
を［４］に設定し、ステップS₁₂₆、S₁₂₇で変数Ｘ
［０］、アドレスデータADD［０］を夫々インクリメン
トし［１］、［１］とする。更にステップS₁₂₈、S₁₂₉で
変数Ｘ、アドレスデータADDがそれぞれ範囲内にあるこ
とを確認してステップS₁₀₅に戻る。

次にステップS₁₀₅でアドレスデータADD［１］を出力
し、ステップS₁₀₆で読出し制御信号▲▼を"L"信号
としてRAM11からアドレス［１］に書き込まれた書込み
データK₂［−２］を出力させ、次のステップS₁₀₇でこの
書込みデータK₂［−２］を入力してステップS₁₀₈で読出
し制御信号▲▼を再び“H"信号とする。以後ステッ
プS₁₀₉、S₁₁₂、S₁₁₈により書込みデータK₂［−２］をソ
リッドバーストエラー長と判断し、ステップS₁₁₀でFLAG
3を０に設定する。次にステップS₁₁₁で検査データK
₁（１）を［−２］に設定し、更にステップS₁₂₆、S₁₂₇
で変数Ｘ［１］、アドレスデータADD［１］を夫々イン
クリメントし［２］、［２］とする。ステップS₁₂₈、S
₁₂₃で変数Ｘ、アドレスデータADDがそれぞれ範囲内にあ
ることを確認してステップS₁₀₅に戻る。

次にステップS₁₀₅でアドレスデータADD［２］を出力
し、ステップS₁₀₆で読出し制御信号▲▼を“L"信号
としてRAM11からアドレス［２］に書き込まれた書込み
データK₂［８］を出力させ、次のステップS₁₀₇でこの書
込みデータK₂［８］を入力してステップS₁₀₈で読出し制
御信号▲▼を再び“H"信号とする。以後ステップS
₁₀₉、S₁₁₂、S₁₁₈により書込みデータK₂［８］をEFラン
長と判断し、更にステップS₁₁₉でFLAG3が１か否かを判
断する。ここでFLAG3は前の書込みデータK₂［−２］で
０に設定されているのでステップS₁₂₃に進む。ステップ
S₁₂₃で書込みデータK₂［８］をEFラン長（［32767］を
除く）と判断し、ステップS₁₂₅でFLAG3を１に設定す
る。次にステップS₁₁₁で検査データK₁（２）を［８］に
設定し、ステップS₁₂₆、S₁₂₇で変数Ｘ［２］、アドレス
データADD［２］を夫々インクリメントし［３］、
［３］とする。更にステップS₁₂₈、S₁₂₉で変数Ｘ、アド
レスデータADDがそれぞれ範囲内にあることを確認して
ステップS₁₀₅に戻る。

次にステップS₁₀₅でアドレスデータADD［３］を出力
し、ステップS₁₀₆で読出し制御信号▲▼を“L"信号
としてRAM11からアドレス［３］に書き込まれた書込み
データK₂［32767］を出力させ、次のステップS₁₀₇でこ
の書込みデータK₂［32767］を入力してステップS₁₀₈で
読出し制御信号▲▼を再び“H"信号とする。以後ス
テップS₁₀₉、S₁₁₂、S₁₁₈により書込みデータK₂［3276
7］をEFラン長と判断し、更にステップS₁₁₉でFLAG3が１
か否かを判断する。ここでFLAG3は前の書込みデータ
［８］で１に設定されているので、ステップS₁₂₀で検査
データK₁（３）を［−１］に設定し、ステップS₁₂₁で変
数Ｘ［３］をインクリメントし［４］とする。ステップ
S₁₂₂で変数Ｘが範囲内にあることを確認してステップS
₁₂₃に進む。ステップS₁₂₃で書込みデータK₂［32767］を
EFラン長［32767］と判断し、ステップS₁₂₄でFLAG3を０
に設定する。次にステップS₁₁₁で検査データK₁（４）を
［32767］に設定し、更にステップS₁₂₆、S₁₂₇で変数Ｘ
［４］、アドレスデータADD［３］を夫々インクリメン
トし［５］、［４］とする。ステップS₁₂₈、S₁₂₉で変数
Ｘ、アドレスデータADDがそれぞれ範囲内にあることを
確認してステップS₁₀₅に戻る。

次にステップS₁₀₅でアドレスデータADD［４］を出力
し、ステップS₁₀₅で読出し制御信号▲▼を“L"信号
としてRAM11からアドレス［４］に書き込まれた書込み
データK₂［32767］を出力させ、次のステップS₁₀₇でこ
の書込みデータK₂［32767］を入力してステップS₁₀₈で
読出し制御信号▲▼を再び“H"信号とする。以後ス
テップS₁₀₉、S₁₁₂、S₁₁₈により書込みデータK₂［3276
7］をEFラン長と判断し、更にステップS₁₁₉でFLAG3が１
か否かを判断する。ここでFLAG3は前の書込みデータ［3
2767］で０に設定されているので、そのままステップS
₁₂₃に進む。ステップS₁₂₃で書込みデータK₂［32767］を
EFラン長［32767］と判断し、ステップS₁₂₄でFLAG3を０
に設定する。次にステップS₁₁₁で検査データK₁（５）を
［32767］に設定し、ステップS₁₂₆、S₁₂₇で変数Ｘ
［５］、アドレスデータADD［４］を夫々インクリメン
トし［６］、［５］とする。更にステップS₁₂₈、S₁₂₉で
変数Ｘ、アドレスデータADDがそれぞれ範囲内にあるこ
とを確認してステップS₁₀₅に戻る。

次にステップS₁₀₅でアドレスデータADD［５］を出力
し、ステップS₁₀₆で読出し制御信号▲▼を“L"信号
として、RAM11からアドレス［５］に書き込まれた書込
みデータK₂［−２］を出力させ、次のステップS₁₀₇でこ
の書込みデータK₂［−２］を入力してステップS₁₀₈で読
出し制御信号▲▼を再び“H"信号とする。以後ステ
ップS₁₀₉、S₁₁₂、S₁₁₈により書込みデータK₂［−２］を
ソリッドバーストエラー長と判断し、更にステップS₁₁₀
でFLAG3を０に設定する。次にステップS₁₁₁で検査デー
タK₁（６）を［−２］に設定し、ステップS₁₂₆、S₁₂₇で
変数Ｘ［６］、アドレスデータADD［５］を夫々インク
リメントし［７］、［６］とする。更にステップS₁₂₈、
S₁₂₉で変数Ｘ、アドレスデータADDがそれぞれ範囲内に
あることを確認してステップS₁₀₅に戻る。

次にステップS₁₀₅でアドレスデータADD［６］を出力
し、ステップS₁₀₆で読出し制御信号▲▼を“L"信号
として、RAM11からアドレス［６］に書き込まれた書込
みデータK₂［32767］を出力させ、次のステップS₁₀₇で
この書込みデータK₂［32767］を入力してステップS₁₀₈
で読出し制御信号▲▼を“H"信号とする。以後ステ
ップS₁₀₉、S₁₁₂、S₁₁₈により書込みデータK₂［32767］
をEFラン長と判断し、更にステップS₁₁₉でFLAG3が１か
否かを判断する。ここでFLAG3は前の書込みデータ［−
２］で０に設定されているので、そのままステップS₁₂₃
に進む。ステップS₁₂₃で書込みデータK₂［32767］をEF
ラン長［32767］と判断し、ステップS₁₂₄でFLAG3を０に
設定する。次にステップS₁₁₁で検査データK₁（７）を
［32767］に設定し、ステップS₁₂₆、S₁₂₇で変数Ｘ
［７］、アドレスデータADD［６］を夫々インクリメン
トし［８］、［７］とする。更にステップS₁₂₈、S₁₂₉で
変数Ｘ、アドレスデータADDがそれぞれ範囲内にあるこ
とを確認してステップS₁₀₅に戻る。

次にステップS₁₀₅でアドレスデータADD［７］を出力
し、ステップS₁₀₆で読出し制御信号▲▼を“L"信号
として、RAM11からアドレス［７］に書き込まれた書込
みデータK₂［−１］を出力させ、次のステップS₁₀₇でこ
の書込みデータK₂［−１］を入力し、ステップS₁₀₈で読
出し制御信号の▲▼を再び“H"信号とする。以後ス
テップS₁₀₉、S₁₁₂、S₁₁₈により書込みデータK₂［−１］
をソリッドバーストエラー長と判断し、ステップS₁₁₀で
FLAG3を０に設定する。次にステップS₁₁₁で検査データK
₁（８）を［−１］に設定し、ステップS₁₂₆、S₁₂₇で変
数Ｘ［８］、アドレスデータADD［７］を夫々インクリ
メントし［９］、［８］とする。更にステップS₁₂₈、S
₁₂₉で変数Ｘ、アドレスデータADDがそれぞれ範囲内にあ
ることを確認してステップS₁₀₅に戻る。

次にステップS₁₀₅でアドレスデータADD［８］を出力
し、ステップS₁₀₆で読出し制御信号▲▼を“L"信号
として、RAM11からアドレス［８］に書き込まれた書込
みデータK₂［７］を出力させ次のステップS₁₀₇でこの書
込みデータK₂［７］を入力し、ステップS₁₀₈で読出し制
御信号▲▼を再び“H"信号とすう。以後ステップS
₁₀₉、S₁₁₁、S₁₁₈より書込みデータK₂［７］をEFラン長
と判断し、更にステップS₁₁₉でFLAG3が１か否かを判断
する。ここでFLAG3は前の検査データK₂［−１］で０に
設定されているのでそのままステップS₁₂₃に進む。ステ
ップS₁₂₃で書込みデータK₂［７］をEFラン長（［3276
7］を除く）と判断し、ステップS₁₂₅でFLAG3を１に設定
する。次にステップS₁₁₁で検査データK₁（９）を［７］
に設定し、ステップS₁₂₆、S₁₂₇で変数Ｘ［９］、アドレ
スデータADD［８］を夫々インクリメントし［10］、
［９］とする。更にステップS₁₂₈、S₁₂₉で変数Ｘ、アド
レスデータADDがそれぞれ範囲内にあることを確認して
ステップS₁₀₅に戻る。

次にステップS₁₀₅でアドレスデータADD［９］を出力
し、ステップS₁₀₆で読出し制御信号▲▼を“L"信号
として、RAM11からアドレス［９］に書き込まれた書込
みデータK₂［０］を出力させ、次のステップS₁₀₇でこの
書込みデータK₂［０］を入力し、ステップS₁₀₈で読出し
制御信号▲▼を再び“H"信号とする。次にステップ
S₁₀₉により書込みデータK₂［０］をソリッドバーストエ
ラー長［１］の省略が行われていない基準位置検出信号
と判断し、ステップS₁₁₀でFLAG3を０に設定する。次に
ステップS₁₁₁で検査データK₁（10）を［０］に設定し、
ステップS₁₂₆、S₁₂₇で変数Ｘ［10］、アドレスデータAD
D［９］を夫々インクリメントし［11］、［10］とす
る。更にステップS₁₂₈、S₁₂₉で変数Ｘ、アドレスデータ
ADDがそれぞれ範囲内にあることを確認してステップS
₁₀₅に戻る。

次にステップS₁₀₅でアドレスデータADD［10］を出力
し、ステップS₁₀₆で読出し制御信号▲▼を“L"信号
としてRAM11からアドレス［10］を書き込まれた書込み
データK₂［２］を出力させ、次のステップS₁₀₇でこの書
込みデータK₂［２］を入力し、ステップS₁₀₈で読出し制
御信号▲▼を再び“H"信号とする。以後ステップS
₁₀₉、S₁₁₂、S₁₁₈により書込みデータK₂［２］をEFラン
長と判断し、更にステップS₁₁₉でFLAG3が１か否かを判
断する。ここでFLAG3は前の検査データK₂［０］で０に
設定されているのでそのままステップS₁₂₃に進む。ステ
ップS₁₂₃で書込みデータK₂［２］をEFラン長（［3276
7］を除く）と判断してステップS₁₂₅でFLAG3を１に設定
する。次にステップS₁₁₁で検査データK₁（11）を［２］
に設定し、ステップS₁₂₆、S₁₂₇で変数Ｘ［11］、アドレ
スデータADD［10］を夫々インクリメントし［12］、［1
1］とする。更にステップS₁₂₈、S₁₂₉で変数Ｘ、アドレ
スデータADDがそれぞれ範囲内にあることを確認してス
テップS₁₀₅に戻る。

次にステップS₁₀₅でアドレスデータADD［11］を出力
し、ステップS₁₀₆で読出し制御信号▲▼を“L"信号
としてRAM11からアドレス［11］に書き込まれた書込み
データK₂［−６］を出力させ、次のステップS₁₀₇でこの
書込みデータK₂［−６］を入力し、ステップS₁₀₈で読出
し制御信号▲▼を再び“H"信号とする。以後ステッ
プS₁₀₉、S₁₁₂、S₁₁₈により書込みデータK₂［−６］をソ
リッドバーストエラー長と判断し、ステップS₁₁₀でFLAG
3を０に設定する。次にステップS₁₁₁で検査データK₁（1
2）を［−６］に設定し、ステップS₁₂₆、S₁₂₇で変数Ｘ
［12］、アドレスデータADD［11］を夫々インクリメン
トし［13］、［12］とする。更にステップS₁₂₈、S₁₂₉で
変数Ｘ、アドレスデータADDがそれぞれ範囲内にあるこ
とを確認してステップS₁₀₅に戻る。

次にステップS₁₀₅でアドレスデータADD［12］を出力
し、ステップS₁₀₆で読出し制御信号▲▼を“L"信号
としてRAM11からアドレス［12］に書き込まれた書込み
データK₂［０］を出力させ、次のステップS₁₀₇でこの書
込みデータK₂［０］を入力し、ステップS₁₀₈で読出し制
御信号▲▼を再び“H"信号とする。次にステップS
₁₀₉により書込みデータK₂［０］をソリッドバーストエ
ラー長［１］の省略が行われていない基準位置検出信号
と判断し、ステップS₁₁₀でFLAG3を０に設定する。次に
ステップS₁₁₁で検査データK₁（13）を［０］に設定し、
ステップS₁₂₆、S₁₂₇で変数Ｘ［13］、アドレスデータAD
D［12］を夫々インクリメントし［14］、［13］とす
る。更にステップS₁₂₈、S₁₂₉で変数Ｘ、アドレスデータ
ADDがそれぞれ範囲内にあることを確認してステップS
₁₀₅に戻る。

次にステップS₁₀₅でアドレスデータADD［13］を出力
し、ステップS₁₀₆で読出し制御信号▲▼を“L"信号
としてRAM11からアドレス［13］に書き込まれた書込み
データK₂［−２］を出力させ、次のステップS₁₀₇でこの
書込みデータK₂［−２］を入力し、ステップS₁₀₈で読出
し制御信号▲▼を再び“H"信号とする。以後ステッ
プS₁₀₉、S₁₁₂、S₁₁₈により書込みデータK₂［−２］をソ
リッドバーストエラー長と判断し、ステップS₁₁₀でFLAG
3を０に設定する。次にステップS₁₁₁で検査データK₁（1
4）を［−２］に設定し、ステップS₁₂₆、S₁₂₇で変数Ｘ
［14］、アドレスデータADD［13］を夫々インクリメン
トし［15］、［14］とする。更にステップS₁₂₈、S₁₂₉で
変数Ｘ、アドレスデータADDがそれぞれ範囲内にあるこ
とを確認してステップS₁₀₅に戻る。

次にステップS₁₀₅でアドレスデータADD［14］を出力
し、ステップS₁₀₆で読出し制御信号▲▼を“L"信号
として、RAM11からアドレス［14］に書き込まれた書込
みデータK₂［６］を出力させ、次のステップS₁₀₇でこの
書込みデータK₂［６］を入力し、ステップS₁₀₈で読出し
制御信号▲▼を再び“H"信号とする。以後ステップ
S₁₀₉、S₁₁₂、S₁₁₈により書込みデータK₂［６］をEFラン
長と判断し、更にステップS₁₁₉でFLAG3が１か否かを判
断する。ここでFLAG3は前の検査データK₂［−２］で０
に設定されているのでそのままステップS₁₂₃に進む。ス
テップS₁₂₃で書込みデータK₂［６］をEFラン長（［3276
7］を除く）と判断し、ステップS₁₂₅でFLAG3を１に設定
する。次にステップS₁₁₁で検査データK₁（15）を［６］
に設定し、ステップS₁₂₆、S₁₂₇で変数Ｘ［15］、アドレ
スデータADD［14］を夫々インクリメントし［16］、［1
5］とする。更にステップS₁₂₈、S₁₂₉で変数Ｘ、アドレ
スデータADDがそれぞれ範囲内にあることを確認してス
テップS₁₀₅に戻る。

次にステップS₁₀₅でアドレスデータADD［15］を出力
し、ステップS₁₀₆で読出し制御信号▲▼を“L"信号
として、RAM11からアドレス［15］に書き込まれた書込
みデータK₂［０］を出力させ、次のステップS₁₀₇でこの
書込みデータK₂［０］を入力し、ステップS₁₀₈で読出し
制御信号▲▼を再び“H"信号とする。次にステップ
S₁₀₉により書込みデータK₂［０］をソリッドバーストエ
ラー長［１］の省略が行われていない基準位置検出信号
と判断し、ステップS₁₁₀でFLAG3を０に設定する。次に
ステップS₁₁₁で検査データK₁（16）を［０］に設定し、
ステップS₁₂₆、S₁₂₇で変数Ｘ［16］、アドレスデータAD
D［15］を夫々インクリメントし［17］、［16］とす
る。更にステップS₁₂₈、S₁₂₉で変数Ｘ、アドレスデータ
ADDがそれぞれ範囲内にあることを確認してステップS
₁₀₅に戻る。

次にステップS₁₀₅でアドレスデータADD［16］を出力
し、ステップS₁₀₆で読出し制御信号▲▼を“L"信号
として、RAM11からアドレス［16］に書き込まれた書込
みデータK₂［−１］を出力させ、次のステップS₁₀₇でこ
の書込みデータK₂［−１］を入力し、ステップS₁₀₈で読
出し制御信号▲▼を再び“H"信号とする。以後ステ
ップS₁₀₉、S₁₁₂、S₁₁₈により書込みデータK₂［−１］を
ソリッドバーストエラー長と判断し、ステップS₁₁₀でFL
AG3を０に設定する。次にステップS₁₁₁で検査データK₁
（17）を［−１］に設定し、ステップS₁₂₆、S₁₂₇で変数
Ｘ［17］、アドレスデータADD［16］を夫々インクリメ
ントし［18］、［17］とする。更にステップS₁₂₈、S₁₂₉
で変数Ｘ、アドレスデータADDがそれぞれ範囲内にある
ことを確認してステップS₁₀₅に戻る。

次にステップS₁₀₅でアドレスデータADD［17］を出力
し、ステップS₁₀₆で読出し制御信号▲▼を“L"信号
として、RAM11からアドレス［17］に書き込まれた書込
みデータK₂［６］を出力させ、次のステップS₁₀₇でこの
書込みデータK₂［６］を入力し、ステップS₁₀₈で読出し
制御信号▲▼を再び“H"信号とする。以後ステップ
S₁₀₉、S₁₁₂、S₁₁₈により書込みデータK₂［６］をEFラン
長と判断し、更にステップS₁₁₉でFLAG3が１か否かを判
断する。ここでFLAG3は前の検査データK₂［−１］で０
に設定されているのでそのままステップS₁₂₃に進む。ス
テップS₁₂₃で書込むデータK₂［６］をEFラン長（［3276
7］を除く）と判断し、ステップS₁₂₅でFLAG3を１に設定
する。次にステップS₁₁₁で検査データK₁（18）を［６］
に設定し、ステップS₁₂₆、S₁₂₇で変数Ｘ［18］、アドレ
スデータADD［17］を夫々インクリメントし［19］、［1
8］とする。更にステップS₁₂₈、S₁₂₉で変数Ｘ、アドレ
スデータADDがそれぞれ範囲内にあることを確認してス
テップS₁₀₅に戻る。

次にステップS₁₀₅でアドレスデータADD［18］を出力
し、ステップS₁₀₆で読出し制御信号▲▼を“L"信号
として、RAM11からアドレス［18］に書き込まれた書込
みデータK₂［−32768］を出力させ、次のステップS₁₀₇
でこの書込みデータK₂［−32768］を入力し、ステップS
₁₀₈で読出し制御信号▲▼を再び“H"信号とする。
次にステップS₁₀₉、S₁₁₂により書込みデータK₂［−3276
8］をソリッドバーストエラー長［１］の省略が行われ
た基準位置検出信号と判断し、ステップS₁₁₃で検査デー
タK₁（19）を［−１］に設定し、ステップS₁₁₄で変数Ｘ
［19］をインクリメントし［20］とする。ステップS₁₁₅
で変数Ｘが範囲内にあることを確認し、ステップS₁₁₆で
書込みデータK₂を［０］に、ステップS₁₁₇でFLAG3を０
に設定する。次にステップS₁₁₁で検査データK₁（20）を
［０］に設定し、ステップS₁₂₆、S₁₂₇で変数Ｘ［20］、
アドレスデータADD［17］を夫々インクリメントし［2
1］、［18］とする。ステップS₁₂₈、S₁₂₉で変数Ｘは範
囲内にあるが、一方ステップS₁₂₉でアドレスデータADD
がAmax［18］より大きく（＞18）なったことを検出して
プログラムをエンドさせ、書込みデータK₂の取込みを終
了する。以上のように、RAM11への書込み時に省略され
たソリッドバーストエラー長［１］が復元されて、外部
コンピュータ内のRAMには元の検査データK₁が書き込ま
れる。

次にコンピュータ12は所要の記録媒体評価プログラムに
よりデータ処理を行い、その結果をプリンタ13、ディス
プレイ14に表示する。

第５図、第６図は実際の測定結果を表示したもので、そ
のときの測定データは以下の通りである。

ディスク：追記型光ディスク 記録レーザーパワー:4.8（mW） 再生レーザーパワー:0.3（mW） 線速度:1.8（m/s） 測定時間:59（sec） 総データ数:4096 総シンボル数:14046359 誤りシンボル数:2896 シンボル誤り率:2.06D−04 基準位置検出信号:591 第５図（ａ）は横軸をシンボル数、縦軸をトラック数と
し以下の条件によりディスク上のエラー分布を示したも
のである。

１）RAM11の各アドレスに記録された書込みデータの第
２ブロックのカウント値を、横軸のスケールに従って左
から右へアドレス順に並べる。

２）書込みデータの第１のブロックの値が［０］の場
合、即ち第２のカウント値がEFラン長を示すときは、相
当する長さだけ黒印字し、第１のブロックの値が［１］
の場合、即ち第２のブロックのカウント値がバーストエ
ラー長を示すときは、相当する長さだけ空白とする。

３）書込みデータの第２のブロックの値が［０］の基準
位置検出信号のときは、次のトラックに移る。

以上の条件で表示することにより、ディスク上のキズ、
ホコリ等により記録再生時のエラー部分を視覚的に確認
できる。また各トラック毎のシンボル数（グラフ上の右
端部の位置）を比較することで光学的記録再生装置４の
CLV制御状態が判る。

第５図（ｂ）は第５図（ａ）の横軸をディスクの回転角
度として表示したもので、この表示方法によればエラー
位置およびその大きさがトラック数及び角度から正確に
検出することができる。

第６図（ａ）及び（ｂ）は、夫々横軸をシンボル数、縦
軸をその発生回路としたEFラン長分布及びソリッドバー
ストエラー長分布を示している。また、図中の実線Ａ、
Ｂはエラーがランダムに発生する場合の分布を計算によ
って求めたものである。第６図の例ではこの実線から大
きくはずれており、バースト状のエラーが多く発生して
いることが判る。

次に実際の測定例を基に、従来の記録方法と本記録方法
によって記録されたRAMの書込みデータ数の比較を表３
に示す。

なお、媒体Ａ、Ｂ、Ｃのエラーレートεはそれぞれ5.65
×10^-5、2.06×10^-4、2.43×10^-3である。

以上のように本データ記録方法によると書込みデータ数
を約25％〜50％低減出来ることが判る。

なお、本発明は上記実施例に限定されることなく、種々
の態様を取得るものである。

例えば、実施例では本データ記録方法をマイコン10のソ
フト処理によって実現しているが、論理回路、シフトレ
ジスタ等によるハード構成によることも出来る。

また外部コンピュータ14は書込みデータを取込む際に省
略された書込みデータの復元を行なっているが、この復
元を行なうことなく書込みデータを取込み、記録媒体評
価プログラムにこの復元を行なうプログラムを含ませる
ことも出来る。

［発明の効果］ 以上のように本発明データ記録／再生方法によれば、デ
ータ記録時において、EFラン長データに続くエラーラン
長データが最小値の時、メモリ回路への最小値のエラー
ラン長データの記録を禁止し、データ再生時において、
メモリ回路から読出されたデータが連続してEFラン長デ
ータになったことを判断して、記録を禁止した最小値の
エラーラン長データを復元するようにしたので、メモリ
回路の記憶容量の効率良く使用することができ、コスト
の低減をもたらす。また、データ再生時において、メモ
リ回路への記録を禁止した最小値のエラーラン長データ
を容易に復元することができるので、最小値のエラーラ
ン長データを欠落させることもない。

【図面の簡単な説明】 第１図は本発明に係るデータ記録方法を用いた記録媒体
検査装置を示すブロック図、第２図および第３図は第１
図に示される記録媒体検査装置の説明に供するフローチ
ャート、第４図（ａ）〜（ｌ）は一動作例を示すタイミ
ングチャート、また第５図および第６図は第１図に示さ
れる記録媒体検査装置の表示例を示す図である。 １……記録系コントローラ、２、６……データ発生器、
３……EFM変調器、４……光学的記録再生装置、５……E
FM復調器、７……データ比較器、８……再生系コントロ
ーラ、９……ラン長カウンタ、10……マイクロコンピュ
ータ、11……RAM、12……遅延回路、13……インバータI
NV、14……外部コンピュータ、15……プリンタ、16……
ディスプレイを示す。

Claims (1)

【特許請求の範囲】
1. 【請求項１】記録媒体上のエラーの発生しなかった長さ
   を示すEFラン長データと、上記エラーの発生した長さを
   示すエラーラン長データをメモリ回路に記録し、再生す
   るデータ記録／再生方法であり、 データ記録時において、上記EFラン長データに続く上記
   エラーラン長データが最小値の時、上記メモリ回路への
   上記最小値の上記エラーラン長データの記録を禁止し、 データ再生時において、上記メモリ回路から読出された
   データが連続して上記EFラン長データになったことを判
   断して、記録を禁止した上記最小値の上記エラーラン長
   データを復元することを特徴とするデータ記録／再生方
   法。