JPH0743957B2 - サンプル・ホールド回路 - Google Patents

サンプル・ホールド回路

Info

Publication number
JPH0743957B2
JPH0743957B2 JP2198983A JP19898390A JPH0743957B2 JP H0743957 B2 JPH0743957 B2 JP H0743957B2 JP 2198983 A JP2198983 A JP 2198983A JP 19898390 A JP19898390 A JP 19898390A JP H0743957 B2 JPH0743957 B2 JP H0743957B2
Authority
JP
Japan
Prior art keywords
signal
frequency
strobe
input signal
analog input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2198983A
Other languages
English (en)
Other versions
JPH03219499A (ja
Inventor
バルディス・エジルス・ガルーツ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tektronix Inc
Original Assignee
Tektronix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tektronix Inc filed Critical Tektronix Inc
Publication of JPH03219499A publication Critical patent/JPH03219499A/ja
Publication of JPH0743957B2 publication Critical patent/JPH0743957B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C27/00Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02Sample-and-hold arrangements
    • G11C27/024Sample-and-hold arrangements using a capacitive memory element
    • G11C27/026Sample-and-hold arrangements using a capacitive memory element associated with an amplifier

Landscapes

  • Amplifiers (AREA)
  • Amplitude Modulation (AREA)
  • Analogue/Digital Conversion (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、入力データ信号をサンプルするサンプル・ホ
ールド回路(以下“S/H回路”という)、特に、所定期
間、入力データ信号に等しい値のサンプル出力信号を周
期的に出力するS/H回路に関する。
[従来の技術及び発明が解決しようとする課題] 1988年1月5日に発行された「サンプル・ホールド回路
網」と題する米国特許第4,717,837号明細書の第2図に
は、従来のS/H回路が示されている。このS/H回路は、従
来のS/H回路で使用されていたストローブ・パルス発生
器、サンプリング・スイッチ及びホールド・コンデンサ
を必要とせず、これらの代わりに、微分器、アナログ乗
算器、正弦波ストローブ信号及び差動増幅器を使用して
いる。この様な構成にすることにより、ストローブ・パ
ルス発生器の矩形波により、高周波数成分が誘導される
ことがない。しかし、入力信号を微分及び乗算すると、
不要なDC成分や、入力信号及びストローブ信号の高調波
である不要な周波数成分を誘導することになる。
そこで、従来のS/H回路で使用されるストローブ・パル
ス発生器、サンプリング・スイッチ及びホールド・コン
デンサを必要とせず、且つ不要なDC成分及び高周波数成
分を発生しないS/H回路が必要とされる。
したがって、本発明の目的は、高周波数の矩形波サンプ
リング・パルス、又は入力及びストローブ信号の高調波
のいずれかに起因して、従来の回路で生じる不要なDC成
分及び周波数成分を発生せずに、アナログ入力信号の高
周波数サンプリングを行えるS/H回路の提供にある。
本発明の他の目的は、サンプル時に、アナログ入力信号
と同じ値を持つサンプル出力信号を供給するS/H回路の
提供にある。
[課題を解決するための手段及び作用] 本発明によるS/H回路は、アナログ入力信号を正弦波ス
トローブ信号で乗算し、乗算済み信号を生成するアナロ
グ乗算器を有する。乗算済み信号は、帯域通過微分フィ
ルタによりろ波された後、差動増幅器でアナログ入力信
号と結合され、アナログ入力信号を周期的にサンプル且
つ保持した信号が生成される。帯域通過微分フィルタ
は、不要のDC及び周波数成分を減衰又は除去する。
本発明のサンプル・ホールド回路は、アナログ入力信号
を、アナログ入力信号の最高周波数の2倍より高い周波
数を有するストローブ信号で乗算で、且つ所定利得係数
で増幅して乗算済み信号を生成する乗算手段と、ストロ
ーブ信号の周波数を中心周波数とする所定通過帯域を有
し、通過帯域の始めまでは相対振幅を0とし、通過帯域
の始めから中心周波数までは相対振幅を1から0まで直
線的に減少させるとともに位相を−90度とし、中心周波
数から通過帯域の終わりまでは相対振幅を0から1まで
直線的に増加させるとともに位相を+90度とし、通過帯
域を越えると相対振幅を0としたろ波済み信号を生成す
る帯域通過微分フィルタ手段と、アナログ入力信号及び
ろ波済み信号を合成する合成手段とを具え、合成手段の
出力端より、ストローブ信号の周期毎に値が一時的に略
一定となる出力波形を得ることを特徴とする。
[実施例] 本発明のS/H回路を示す第1図において、S/H回路(10)
の入力端子(18)に、周波数faのアナログ入力信号Va
(t)が供給される。周波数fs(t)の対応するストロ
ーブ信号Vs(t)は、ストローブ端子(20)に供給され
る。ストローブ信号Vs(t)及びアナログ入力信号Va
(t)は、アナログ乗算器(12)で乗算され、乗算済み
信号Vm(t)が生成される。乗算済み信号Vm(t)は、
接続導線(22)を介して帯域微分フィルタ(14)に供給
される。乗算済み信号Vm(t)は、微分フィルタ(14)
によりろ波され、接続導線(24)にろ波済み信号Vf
(t)が出力される。アナログ入力信号Va(t)及びろ
波済み信号Vf(t)は、差動増幅器(16)で結合され、
出力端子(26)にサンプル・ホールド出力信号Vo(t)
が現れる。
第2図は、帯域微分フィルタ(14)の理想的伝達関数を
示す。フィルタの中心周波数は、周波数1に正規化され
た正弦波ストローブ信号の周波数fsに設定される。中心
周波数の1/2における通過帯域の始めまで、全ての周波
数に関する相対振幅は0である。中心周波数の1/2から
中心周波数までの通過帯域において、相対振幅は1から
0まで直線的に減少し、一方、位相は、平均位相に対し
て−90゜である。中心周波数から中心周波数の1.5倍ま
での通過帯域では、相対振幅は0から1まで直線的に増
加し、一方、位相は平均位相に対して+90゜である。通
過帯域の範囲を超えると、フィルタの相対振幅は0とな
る。
本発明のサンプル・ホールド技術を理解するために、乗
算器の利得及びサンプル時間を、第1図で使用した信号
に従って解析する。
アナログ入力信号は、周波数fa、ピーク振幅Vaoの正弦
波であり、ラジアン周波数Waが、Wa=2πfaであるとす
ると、Va(t)は、 Va(t)=Vao×sin(Wa×t) (1) となる。
ストローブ信号は、周波数fs、ピーク振幅Vsoの正弦波
であり、ラジアン周波数Wsが、Ws=2πfsであるとする
と、Vs(t)は、 Vs(t)=Vso×sin(Ws×t) (2) となる。
代数での理解を容易にするために、アナログ入力信号位
相Pa及びストローブ信号位相Psは、夫々Pa=Wa×t、Ps
=Ws×tであると定義する。ここで、Pa及びPsは、時間
の関数である。(1)式及び(2)式に、Pa及びPsを代
入すると、 Va(t)=Vao×sin(Pa) (3) Vs(t)=Vso×sin(Ps) (4) 乗算済み信号Vm(t)は、アナログ入力信号Va(t)及
びストローブ信号Vs(t)の積である。
Vm(t)=(VaoVso/Vmo)×sin(Pa) ×sin(Ps) (5) ここで、Vmoは、乗算器の利得係数である。説明を明瞭
にするために、利得係数Kmを Km=VaoVso/Vmo (6) とする。
(6)式を(5)式に代入する。
Vm(t)=Km×sin(Pa)sin(Pa) (7) 周知の三角関数変換を(7)式に適用すると、 Vm(t)=Km/2[(cos(Ps−Pa)−cos (Ps+Pa)] (8) 第2図に示す様にフィルタ特性を仮定し、Vm(t)の差
及び和周波数成分によるフィルタ出力を夫々Vfd(t)
及びVfs(t)とすると、フィルタ出力は、 Vfd(t)=Km/2×fa×cos(Ps−Pa−π/2) (9a) Vfs(t)=Km/2×fa×cos(Ps+Pa+π/2) (9b) で与えられる。
(9a)式及び(9b)式内の項faは、フィルタの応答に依
存する。フィルタ応答は、第2図に示す様にfaに比例し
て、fsから直線的に増加する。全フィルタ出力Vf(t)
は、(9a)式及び(9b)式で与えられる2つの成分の和
である。加算及び簡単化すると、 Vf(t)=Vfd(t)+Vfs(t) =Km×fa×sin(Ps)×cos(Pa) (10) 差動増幅器の出力は、出力信号Vo(t)であり、アナロ
グ入力信号Va(t)及びフィルタ出力Vf(t)の差によ
り、与えられる。
Vo(t)=Va(t)−Vf(t) (11) =Vao×sin(Pa)−Km×fa×sin(Ps) ×cos(Pa) (12) 位相Pssに対応する時間tsとして定義されたサンプル時
間で、出力信号Vo(ts)はアナログ入力信号に等しい、
即ち、Vo(ts)=Va(ts)でVf(ts)=0であることが
望ましい。(10)式の右側を0にするためには、sin(P
ss)=0 (13) である必要がある。これは、 Pss=n×π(nは整数) (14) であるときに成立する。したがって、ストローブ位相Ps
sは、潜在的サンプル時間である。
しかし、サンプル時間において入力信号の値が出力信号
の値に等しいとしても、入力信号の値(よってこの場合
では出力信号の値)を一時的に略一定に保持する“ホー
ルド”機能を得るためには、同時に出力信号波形の傾
斜、即ち、変化率(微分)が0であることが必要であ
る。この条件を求めるために、(12)式のVo(t)を微
分すると、 Vo′(t)=Vao×fa×cos(Pa) −Km×fa×fs×cos(Ps)×cos(Pa) +Km×fa2×sin(Ps)×sin(Pa) (15) Vo′(t)=0(Ps=Pss) (16) となる。
sin(Pss)は、(13)式から0であるので、(15)式の
右側の第3項は0である。したがって、(16)式が成立
するためには、式の右側の第1及び第2項は、等しくな
ければならない。したがって、 Vao=Km×fs×cos(Pss) (17) となる。(14)式で与えられる潜在サンプル位相Pss
で、偶数nに対しては、cos(Pss)=1、奇数nに対し
ては、cos(Pss)=−1となる。正の値のみが(17)式
を満足できるので、実際のサンプル位相は、 Pss=2×n×π(nは、整数) (18) となる。Ps=2×π×fs×tであるので、サンプル時間
は、 ts=n/fs(nは、整数である) (19) となる。乗算器の利得係数Vmoは、位相Pssにおける(1
7)式から決まり、 Vao=Km×fs (20) である。
したがって、(6)式に代入すると、乗算器の利得係数
Vmoは、 Vmo=Vso×fs (21) に等しい。
したがって、ストローブ信号Vs(t)の正方向のゼロ交
差点のみで、サンプルが行われ、乗算器の利得が(21)
式の条件を満足して設定されれば、システムは正確に動
作する。
アナログ入力信号Va(t)のタイミング、ストローブ信
号Vs(t)及び出力信号Vo(t)を、第3図の波形図に
示す。正弦波アナログ入力信号(32)は、正弦波ストロ
ーブ信号(28)と関連して示される。サンプルされた出
力信号(30)は、正弦波ストローブ信号(28)の正方向
のゼロ交差点でその波形の接線の傾斜が無く水平であ
り、出力信号の値が一時的に略一定にホールド(保持)
されることが示されている。
上述の解析は、正弦波アナログ入力信号に基づいて行わ
れた。しかし、出力信号Vo(t)は、(12)式に示す様
に、アナログ入力信号Va(t)に対して線形である。し
たがって、上述の解析は、入力信号のスペクトル成分に
関し別個に演算し、対応する出力成分を加算することに
より、非正弦波入力信号にも応用できる。
サンプルされた出力信号内の最大周波数成分は、ストロ
ーブ信号周波数の1.5倍であり、エイリアシングが起こ
らないサンプリング周波数の理論的最小限界である。
(8)式から、乗算済み信号の最大周波数成分は、和周
波数fs+faにより与えられる。エイリアシングを防止す
るために、アナログ入力信号及びストローブ信号の関係
は、ナイキスト定理により得られる。即ち、アナログ入
力信号周波数faは、ストローブ信号周波数fsの半分の周
波数より、小さくなければならない。したがって、サン
プルされた出力信号内の最大周波数成分は、3×fs/2で
ある。
理想的でない乗算器では、通常、出力は、一定成分と、
両方の入力信号の基本波及び高調波と、上記の全ての周
波数成分の和及び差の周波数とを含む。エイリアシング
が起きない、即ちfa<0.5×fsであるとすると、出力信
号の周波数成分は、次の様に与えられる。
一定成分:0周波数 (22a) ストローブ高調波:ks×fs,ks=1,2,・・・ (22b) 信号高調波:ka×fa,ka=1,2,・・・ (22c) 和周波数:ks×fs+ka×fa (22d) 差周波数:ks×fs−ka×fa (22e) 一定及びストローブ高調波周波数成分は、上述の様に、
フィルタにより阻止される。ストローブ信号の基本周波
数fsでは、フィルタの利得は0である。更に高いストロ
ーブ高調波(ks>1)は、フィルタの通過帯域の端(1.
5fs)の外にあるので、阻止される。
エイリアシングが起きないとすると、アナログ入力信号
の基本周波数の成分は、帯域通過微分フィルタの通過帯
域よりも低く、フィルタにより除去される。しかし、ア
ナログ入力信号の更に高い高調波は、フィルタを通過す
る。
0.5×fs/ka<fa<1.5×fs/ka (ka=2,3,・・・) (23) の式を満足する一般高調波は、出力信号に含まれる。最
も大きい成分は、第2高調波であり、次に大きい成分
は、第3高調波である。乗算器が、低周波数で正確であ
り、1.5fsで良好に動作すると、0.5fsでは安定した動作
が得られ、アナログ信号高調波により生じる誤差は小さ
い。高調波が高くなるほど、誤差は小さくなる。
ksが1より大きいストローブ高調波を含む全ての和周波
数成分は、フィルタの上側遮断周波数よりも高い。スト
ローブ基本波及び信号高調波の和周波数成分は、 fa<0.5×fs/ka(ka=2,3,・・・) (24) を満足するとき、フィルタを通過する。
このフィルタの通過が起きる最高信号周波数は、fs/4で
ある。基本波の和(fs+fa)は、(8)式に示す様でな
ければならない。
エイリアシングが起きない、即ち、fa<fs/2であれば、
ksが1より大きいストローブ高調波及び信号基本波の差
周波数成分は、フィルタを通過しない。(24)式を満足
するならば、ストローブ基本波及びkaが1より大きい信
号高調波の差は、フィルタを通過する。更に、 0.5×fs<ks×fs−ka×fa<1.5×fs 又は、等価的に fs×(ks−1.5)/ka<fa<fs×(ks−0.5)/ka (25) であれば、ストローブ高調波及びアナログ入力信号高調
波の差は、フィルタを通過する。第2高調波に関して
は、エイリアシングが起きないと仮定すると、 0.25×fs<fa<0.5fsとなる。
ks>2である更に高いストローブ高調波は、フィルタの
通過帯域内、即ち、乗算器の精度が改善される低い信号
基本波に、差成分を生じるために、更に高い入力信号高
調波を必要とする。
要約すると、一定成分及び全てのストローブ高調波は、
フィルタにより阻止されるので、ストローブ入力信号に
関する乗算器の性能が、不安定にならない。しかし、信
号入力に関する性能は、ナイキスト限界まで重要であ
る。
実際の帯域通過フィルタでは、通過帯域外の応答は、0
ではないが小さい。したがって、理想的フィルタによ
り、完全に阻止される信号成分は、実際には、小さな程
度存在する。同様に、通過帯域から阻止帯域への移行
は、有限で、0でない周波数範囲であり、これは、複数
の入力信号周波数が、ナイキスト(fs/2)限界までには
至らないことが望ましいことを意味する。
更に、実際の乗算器及びフィルタは、第2図に示すフィ
ルタ位相シフトに加えて、0ではない一定の遅延を有す
る。第1図に示す差動増幅器(16)内で、Va(t)及び
Vf(t)の正確な差を求めるために、補償遅延線を増幅
器の正の入力端子と直列接続することが望ましい。
本発明の要旨を逸脱することなく、多くの変更が可能で
ある。例えば、第2図に示すフィルタ伝達関数及び周波
数応答を実現するために、種々の周知の技術がある。
[効果] アナログ乗算器を使用した本発明のS/H回路は、従来の
利点を保ちつつ、乗算器により生じる不要なDC成分と、
入力信号高調波、ストローブ信号高調波又はこれらの結
合による不要な周波数成分とを最小にする。
【図面の簡単な説明】
第1図は本発明によるS/H回路を示すブロック図、第2
図は本発明で使用する帯域通過微分フィルタの伝達関数
の振幅及び位相を表すグラフ図、第3図は本発明のS/H
回路の出力に重畳された正弦波ストローブ信号及びアナ
ログ入力信号の波形図である。 図中において、(12)は乗算手段、(14)は帯域通過微
分フィルタ手段、(16)は合成手段である。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】アナログ入力信号を、該アナログ入力信号
    の最高周波数の2倍より高い周波数を有するストローブ
    信号で乗算し、且つ所定利得係数で増幅して乗算済み信
    号を生成する乗算手段と、 上記ストローブ信号の周波数を中心周波数とする所定通
    過帯域を有し、上記通過帯域の始めまでは相対振幅を0
    とし、上記通過帯域の始めから上記中心周波数までは上
    記相対振幅を1から0まで直線的に減少させるとともに
    位相を−90度とし、上記中心周波数から上記通過帯域の
    終わりまでは上記相対振幅を0から1まで直線的に増加
    させるとともに位相を+90度とし、上記通過帯域を越え
    ると上記相対振幅を0としたろ波済み信号を生成する帯
    域通過微分フィルタ手段と、 上記アナログ入力信号及び上記ろ波済み信号を合成する
    合成手段とを具え、 該合成手段の出力端より、上記ストローブ信号の周期毎
    に値が一時的に略一定となる出力波形を得ることを特徴
    とするサンプル・ホールド回路。
JP2198983A 1989-07-28 1990-07-26 サンプル・ホールド回路 Expired - Fee Related JPH0743957B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/386,318 US4950923A (en) 1989-07-28 1989-07-28 Analog multiplier based sample and hold network
US386318 1989-07-28

Publications (2)

Publication Number Publication Date
JPH03219499A JPH03219499A (ja) 1991-09-26
JPH0743957B2 true JPH0743957B2 (ja) 1995-05-15

Family

ID=23525098

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2198983A Expired - Fee Related JPH0743957B2 (ja) 1989-07-28 1990-07-26 サンプル・ホールド回路

Country Status (2)

Country Link
US (1) US4950923A (ja)
JP (1) JPH0743957B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5216746A (en) * 1989-02-28 1993-06-01 Fujitsu Limited Error absorbing system in a neuron computer
US5274273A (en) * 1992-01-31 1993-12-28 Sperry Marine Inc. Method and apparatus for establishing a threshold with the use of a delay line
US6150857A (en) * 1998-10-02 2000-11-21 Ericsson Inc. Phase locked loops including analog multiplier networks that can provide constant loop bandwidth
DE602005019855D1 (de) * 2005-04-19 2010-04-22 Alcatel Lucent Analog-Multiplizierer

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3550021A (en) * 1968-10-18 1970-12-22 Bell Telephone Labor Inc System for setting the slope of a data signal to zero at the sampling instants without modifying the data signal values
FR2112727A5 (ja) * 1970-11-06 1972-06-23 Sercel Rech Const Elect
US3743947A (en) * 1972-01-10 1973-07-03 Ind Patent Dev Corp Relative amplitude separation detection gate
US4717837A (en) * 1986-07-18 1988-01-05 Tektronix, Inc. Sample and hold network

Also Published As

Publication number Publication date
US4950923A (en) 1990-08-21
JPH03219499A (ja) 1991-09-26

Similar Documents

Publication Publication Date Title
JP5631628B2 (ja) プラズマrf源測定用マルチレート処理
CN110244116B (zh) 直流瞬时功率的计量电路及其准同步计算方法
CN104122444A (zh) 全数字中频频谱分析仪及频谱分析方法
CN105044459A (zh) 一种谐波分析方法
US2609448A (en) Electrical differentiating circuit
JPH0743957B2 (ja) サンプル・ホールド回路
US4017812A (en) Method of processing a signal, and corresponding devices
US4247898A (en) Apparatus for computing the change in bearing of an object
RU2039361C1 (ru) Способ определения разности фаз двух сигналов
JPS61247107A (ja) 同期検波装置
JP2856398B2 (ja) 電子式電力量計
JPH02213770A (ja) 三相電圧電流実効値および三相有効無効電力の演算方法
RU2040002C1 (ru) Способ определения разности фаз двух сигналов
JPS6229214A (ja) 自己相関フイルタの設計方法
JPS6236908A (ja) 同期検波装置
JPH0311039B2 (ja)
JPH02212775A (ja) Pll回路および交流電圧検出回路
JPS63289462A (ja) 掛算器
JPS6111545B2 (ja)
SU995018A1 (ru) Измеритель волнового сопротивлени симметричных линий задержки
HOLT et al. Resampling the output of switched networks
JPS63123209A (ja) 信号処理回路
JPS6057104B2 (ja) ドリフト補償特性を有する積分器
JPH04372226A (ja) A/dコンバータの入力回路
JPH0345129A (ja) 自動同期装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees