JPS6057104B2 - ドリフト補償特性を有する積分器 - Google Patents
ドリフト補償特性を有する積分器Info
- Publication number
- JPS6057104B2 JPS6057104B2 JP695378A JP695378A JPS6057104B2 JP S6057104 B2 JPS6057104 B2 JP S6057104B2 JP 695378 A JP695378 A JP 695378A JP 695378 A JP695378 A JP 695378A JP S6057104 B2 JPS6057104 B2 JP S6057104B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- amplifier
- delay element
- integrator
- multiplies
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000001934 delay Effects 0.000 claims description 2
- 238000005070 sampling Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Landscapes
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】
本発明はサンプリング系戸波器に関し、、特にその構成
要素てあるドリフト補償特性を有する積分器に関する。
要素てあるドリフト補償特性を有する積分器に関する。
本来サンプリング系胛波器の基本構成要素としての２次
の積分器の実現法の一つに第１図に示すものもがある（
Ｂ、ＧＯＬＤ＆ Ｃ、Ｍ、ＲＡＤＡＲ著「ＤＩＧＩＴＡ
ＬＰＲＯＣＥＳＳＩＮＧＯＦＳＩＧＮＡＬＳ」参照）。
第１図において１及び２はサンプリング間隔に等しい単
位時間Ｔの遅れを作る遅延素子、３は信号を定数に、倍
する増幅器、４は信号を定数に。倍する増幅器、５はす
べての入力の和をとつて一つの出力を出す加算器である
。定数に、、に。及びサンプリング間隔Ｔをいろいろと
変化させることによつて、この積分器の特性を変化させ
ることが可能であり、またこの積分器を複数個組合す）
せることによつて種々の特性を持つ冫戸波器を作ること
ができる。しカル積分器に使用する遅延素子かＣＣＤア
ナログ遅延線等のようにそれ自身直流成分を持ちあるい
はドリフトを発生するものであれは、その影響は定数に
、及びに。
の積分器の実現法の一つに第１図に示すものもがある（
Ｂ、ＧＯＬＤ＆ Ｃ、Ｍ、ＲＡＤＡＲ著「ＤＩＧＩＴＡ
ＬＰＲＯＣＥＳＳＩＮＧＯＦＳＩＧＮＡＬＳ」参照）。
第１図において１及び２はサンプリング間隔に等しい単
位時間Ｔの遅れを作る遅延素子、３は信号を定数に、倍
する増幅器、４は信号を定数に。倍する増幅器、５はす
べての入力の和をとつて一つの出力を出す加算器である
。定数に、、に。及びサンプリング間隔Ｔをいろいろと
変化させることによつて、この積分器の特性を変化させ
ることが可能であり、またこの積分器を複数個組合す）
せることによつて種々の特性を持つ冫戸波器を作ること
ができる。しカル積分器に使用する遅延素子かＣＣＤア
ナログ遅延線等のようにそれ自身直流成分を持ちあるい
はドリフトを発生するものであれは、その影響は定数に
、及びに。
の値によつては非常に大きく増幅されて出力に表われ、
積分器のダイナミックレンジを小さくしたり、あるいは
遅延素子を飽和させてしまつたりする。本発明の目的は
前記の問題点を解決した、即ちドリフト補償特性を持つ
た積分器を提供することにある。
積分器のダイナミックレンジを小さくしたり、あるいは
遅延素子を飽和させてしまつたりする。本発明の目的は
前記の問題点を解決した、即ちドリフト補償特性を持つ
た積分器を提供することにある。
すなわち本発明によれば、第１の遅延素子と、この第１
の遅延素子からの信号をに、倍する第１の増幅器と、こ
の第１の遅延素子からの信号をＡ倍する第２の増幅器と
、この第２の増幅器からの信号を遅延させる第２の遅延
素子と、この第２の、遅延素子からの信号をλ倍する第
３の増幅器と、この第３の増幅器からの信号をに。
の遅延素子からの信号をに、倍する第１の増幅器と、こ
の第１の遅延素子からの信号をＡ倍する第２の増幅器と
、この第２の増幅器からの信号を遅延させる第２の遅延
素子と、この第２の、遅延素子からの信号をλ倍する第
３の増幅器と、この第３の増幅器からの信号をに。
倍する第４の増幅器からの信号と、前記第１の増幅器か
らの信号と前記第４の増幅器からの信号と入力信号とを
加算してその出力を前記第１の遅延素子に入力すする加
算器とを具備し、前記Ａを−に。／（に、＋に。）にし
たことを特徴とするドリフト補償特性を有する積分器が
得られる。次に本発明の実施例を図面を参照して説明す
る。
らの信号と前記第４の増幅器からの信号と入力信号とを
加算してその出力を前記第１の遅延素子に入力すする加
算器とを具備し、前記Ａを−に。／（に、＋に。）にし
たことを特徴とするドリフト補償特性を有する積分器が
得られる。次に本発明の実施例を図面を参照して説明す
る。
第２図に本発明の基本ブロックダイアグラムを示す。第
２図において１及び２はサンプリング間隔に等しい単位
時間Ｔの遅れを作る遅延素子、３は信号をＫ１倍する増
幅器、４は信号をＫ２倍する増幅器、５は加算器である
。ここまでは従来の積分器第１図と全く同じである。本
発明ではさらに信号をＡ倍する増幅器６と、信号を夫倍
する増幅器７を追加する。ｘ（ＮＴ）は時刻ＮＴにおけ
る入力を示す。ここにｎは整数である。ｙ（ＮＴ）は時
刻ＮＴにおける本積分器の出力である。遅延素子の直流
成分あるいはドリフトをＣ（ＮＴ）で表わし信号に対し
和の形て作用するものとする。また２つの遅延素子のｃ
は同じ値をとるものとする。この系を下記の様に差分方
程式で表わすことができる。ｕ（−Ｔ）＝ｖ（−Ｔ）＝
ｖ（−２Ｔ）＝０としてＺ変換を行なうと、ここにＹ（
ｚ）はｙ（ＮＴ）のｚ変換されたものである。
２図において１及び２はサンプリング間隔に等しい単位
時間Ｔの遅れを作る遅延素子、３は信号をＫ１倍する増
幅器、４は信号をＫ２倍する増幅器、５は加算器である
。ここまでは従来の積分器第１図と全く同じである。本
発明ではさらに信号をＡ倍する増幅器６と、信号を夫倍
する増幅器７を追加する。ｘ（ＮＴ）は時刻ＮＴにおけ
る入力を示す。ここにｎは整数である。ｙ（ＮＴ）は時
刻ＮＴにおける本積分器の出力である。遅延素子の直流
成分あるいはドリフトをＣ（ＮＴ）で表わし信号に対し
和の形て作用するものとする。また２つの遅延素子のｃ
は同じ値をとるものとする。この系を下記の様に差分方
程式で表わすことができる。ｕ（−Ｔ）＝ｖ（−Ｔ）＝
ｖ（−２Ｔ）＝０としてＺ変換を行なうと、ここにＹ（
ｚ）はｙ（ＮＴ）のｚ変換されたものである。
この様にこの系の出力は入力信号に起因する成分とドリ
フトに起因する成分との和の形になり、ドリフトに起因
する成分のみ倉考え、による出力かＯとなる様にすれば
ドリフトの影響から逃れることができる。
フトに起因する成分との和の形になり、ドリフトに起因
する成分のみ倉考え、による出力かＯとなる様にすれば
ドリフトの影響から逃れることができる。
ドリフトが系の時定数に比し非常に長い周期て変動する
場合、ｃ（Ｎ，）ζｃ（ｃは時間によらす一定）と見な
し式（３）を逆ｚ変換し出力ｙ（Ｎ，）を求めると、と
なる。
場合、ｃ（Ｎ，）ζｃ（ｃは時間によらす一定）と見な
し式（３）を逆ｚ変換し出力ｙ（Ｎ，）を求めると、と
なる。
ここでＡ＝八と選らぶと出力ｙ（ＮＴ）をＯとすること
ができる。
ができる。
この様にドリフトの周期が長周期てあり、２つの遅延素
子の特性がそろつている場合ドリフトのキャンセルは効
果的に行なわれる。またこの時の系のふるまいはドリフ
トのない遅延素子を使用した場合の従来の積分器（第１
図）のふるまいに一致する。次に本発明の実施例のブロ
ックダイアグラムをフ第３図に示す。
子の特性がそろつている場合ドリフトのキャンセルは効
果的に行なわれる。またこの時の系のふるまいはドリフ
トのない遅延素子を使用した場合の従来の積分器（第１
図）のふるまいに一致する。次に本発明の実施例のブロ
ックダイアグラムをフ第３図に示す。
まず入力信号はサンプルホールド回路８に入力され時間
Ｔ毎にサンプリングされ加算器５に入力される。加算器
５ては増幅器３からの信号と前記サンプルホールド回路
８からの信号が加算される。加算器９では増幅器１０か
らの信７号と前記加算器５からの出力とが加算される。
この信号は遅延素子１に入力されＴだけ遅延され出力さ
れる。この信号は増幅器３でＫ１倍に増幅されると同時
に増幅器６でＡ倍に増幅される。増幅器６からの信号は
遅延素子２に入力されＴだけ遅身
Ｋ２延される。
Ｔ毎にサンプリングされ加算器５に入力される。加算器
５ては増幅器３からの信号と前記サンプルホールド回路
８からの信号が加算される。加算器９では増幅器１０か
らの信７号と前記加算器５からの出力とが加算される。
この信号は遅延素子１に入力されＴだけ遅延され出力さ
れる。この信号は増幅器３でＫ１倍に増幅されると同時
に増幅器６でＡ倍に増幅される。増幅器６からの信号は
遅延素子２に入力されＴだけ遅身
Ｋ２延される。
この信号は増幅器１０でＮ倍に増幅される。サンプリン
周期Ｔはク的ンク発生回路１１によつて作られ前記サン
プルホールド回路８、遅延素子１及ひ遅延素子２を制御
する。 一Ｋ２ たた七定数ＡはＡ＝ ？の値になるよう Ｋ１＋Ｋ２ に設定する。
周期Ｔはク的ンク発生回路１１によつて作られ前記サン
プルホールド回路８、遅延素子１及ひ遅延素子２を制御
する。 一Ｋ２ たた七定数ＡはＡ＝ ？の値になるよう Ｋ１＋Ｋ２ に設定する。
また、加算器９からの信号をこの系の出力として取り出
す。このように構成することによつて遅延素子が発生す
る直流成分あるいはドリフトに影響されない２次の低域
；戸波器を得ることができる。
す。このように構成することによつて遅延素子が発生す
る直流成分あるいはドリフトに影響されない２次の低域
；戸波器を得ることができる。
また、この系を並列にあるいは直列に複数個組み合わせ
ることによつてあるいは微分器等と組合わせることによ
つて種々の沖波器を構成することが可能である。本発明
は以上説明したように従来の２次の積分器の遅延素子の
発生する有害な直流成分及びドリフトの影響を効果的に
除去することができる。
ることによつてあるいは微分器等と組合わせることによ
つて種々の沖波器を構成することが可能である。本発明
は以上説明したように従来の２次の積分器の遅延素子の
発生する有害な直流成分及びドリフトの影響を効果的に
除去することができる。
第１図は従来の積分器を示すブロック図、第２図は本発
明の基本的構成を示すブロック図、第３図は本発明の一
実施例を示すブロック図である。 １，２・・・・・・遅延素子、３，４，６，７，１０・
・・・・・増幅器、５，８，９・・・・・・加算器、１
１・・・・・・クロツク発生回路。
明の基本的構成を示すブロック図、第３図は本発明の一
実施例を示すブロック図である。 １，２・・・・・・遅延素子、３，４，６，７，１０・
・・・・・増幅器、５，８，９・・・・・・加算器、１
１・・・・・・クロツク発生回路。
Claims (1)
- １ 第１の遅延素子と、この第１の遅延素子からの信号
をＫ＿１倍する第１の増幅器と、この第１の遅延素子か
らの信号をＡ倍する第２の増幅器と、この第２の増幅器
からの信号を遅延させる第２の遅延素子と、この第２の
遅延素子からの信号を１／Ａ倍する第３の増幅器と、こ
の第３の増幅器からの信号をＫ＿２倍する第４の増幅器
と、前記第１の増幅器からの信号と前記第４の増幅器か
らの信号と入力信号とを加算してその出力を前記第１の
遅延素子に入力する加算器とを具備し、前記Ａを−Ｋ＿
２／（Ｋ＿１＋Ｋ＿２）にしたことを特徴とするドリフ
ト補償特性を有する積分器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP695378A JPS6057104B2 (ja) | 1978-01-24 | 1978-01-24 | ドリフト補償特性を有する積分器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP695378A JPS6057104B2 (ja) | 1978-01-24 | 1978-01-24 | ドリフト補償特性を有する積分器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54100236A JPS54100236A (en) | 1979-08-07 |
| JPS6057104B2 true JPS6057104B2 (ja) | 1985-12-13 |
Family
ID=11652581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP695378A Expired JPS6057104B2 (ja) | 1978-01-24 | 1978-01-24 | ドリフト補償特性を有する積分器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6057104B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0628329B2 (ja) * | 1983-02-21 | 1994-04-13 | キヤノン株式会社 | 高調波除去装置 |
| US5508647A (en) * | 1992-06-19 | 1996-04-16 | Nec Corporation | Noise shaper for preventing noise in low frequency band |
-
1978
- 1978-01-24 JP JP695378A patent/JPS6057104B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54100236A (en) | 1979-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7042377B2 (en) | Analog-to-digital sigma-delta modulator with FIR filter feedback | |
| US6430220B1 (en) | Distortion reduction method and apparatus for linearization of digital pulse width modulation by efficient calculation | |
| US4295204A (en) | Programmable correlator | |
| JPS6057104B2 (ja) | ドリフト補償特性を有する積分器 | |
| JPH06326558A (ja) | 反転遅延回路 | |
| Carusone et al. | Analog filter adaptation using a dithered linear search algorithm | |
| JPS5980012A (ja) | トランスバ−サル・フイルタ | |
| JP2525218B2 (ja) | 積分回路 | |
| Harju | Finite wordlength implementation of IIR polynomial predictive filters | |
| JPH0743957B2 (ja) | サンプル・ホールド回路 | |
| JPH043613A (ja) | デジタル信号処理方式 | |
| SU1197062A1 (ru) | Цифровой фильтр | |
| Perry | A distributed-µ implementation of the LMS algorithm | |
| GB2222733A (en) | Digital filter with parallel analogue path | |
| EP1217746A1 (en) | A process for compensating matching errors in analog/digital converters of cascaded structure and a corresponding converter | |
| JPH01173103A (ja) | 繰返し制御器 | |
| JPH05276035A (ja) | デジタル／アナログ変換器 | |
| JPS6229219A (ja) | アナログ信号の標本化回路 | |
| JP3297326B2 (ja) | ディジタルフイルター装置 | |
| JPH0322091B2 (ja) | ||
| JPH0532924B2 (ja) | ||
| JPH0322090B2 (ja) | ||
| JPH04176208A (ja) | Ｉｉｒデジタルフィルタを用いた信号処理方式 | |
| JP3334912B2 (ja) | 信号処理装置 | |
| INOUE et al. | A synthesis of low sensitivity high-Q band-pass switched-capacitor filters |