JPH0744191B2 - 半導体装置およびそのための電極ブロック - Google Patents
半導体装置およびそのための電極ブロックInfo
- Publication number
- JPH0744191B2 JPH0744191B2 JP32666289A JP32666289A JPH0744191B2 JP H0744191 B2 JPH0744191 B2 JP H0744191B2 JP 32666289 A JP32666289 A JP 32666289A JP 32666289 A JP32666289 A JP 32666289A JP H0744191 B2 JPH0744191 B2 JP H0744191B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- area
- external
- convex portion
- height
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/10—Containers or parts thereof
- H10W76/12—Containers or parts thereof characterised by their shape
- H10W76/13—Containers comprising a conductive base serving as an interconnection
- H10W76/138—Containers comprising a conductive base serving as an interconnection having another interconnection being formed by a cover plate parallel to the conductive base, e.g. sandwich type
Landscapes
- Thyristors (AREA)
- Die Bonding (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は加圧接触型の半導体装置とそれに使用される
電極ブロックに関するもので、特に、外部電極と半導体
基板との間の圧力分布の均一化を図るための改良に関す
る。
電極ブロックに関するもので、特に、外部電極と半導体
基板との間の圧力分布の均一化を図るための改良に関す
る。
制御電極を有する加圧接触型の半導体装置においては、
半導体エレメントと制御電極導電体との電気的接触がバ
ネの弾性力によって維持されるとともに、半導体エレメ
ントの上下に設けた陽極導電体と陰極導電体との間に外
圧を加えた状態で使用される。
半導体エレメントと制御電極導電体との電気的接触がバ
ネの弾性力によって維持されるとともに、半導体エレメ
ントの上下に設けた陽極導電体と陰極導電体との間に外
圧を加えた状態で使用される。
第９図はこのような加圧接触型のゲートターンオフサイ
リスタ（GTO）の従来例を示す断面図である。このフラ
ットパック型のGTO200は半導体基板２を備えており、半
導体基板２はpnpnの４層構造（図示せず）を有してい
る。そして、この半導体基板２の上部主面上には、アル
ミニウムからなるカソード電極10Kとゲート電極10Gとが
選択的に形成されている。これらの電極10K,10Gのう
ち、カソード電極10Kは上部主面の中央部分に配置さ
れ、ゲート電極10Gはその周囲に配置されている。ま
た、半導体基板２の下部主面上には、モリブデンからな
り、温度補償板としての機能も兼ねるアノード電極10A
がロウ付けされている。そして、これらの基板２と電極
10K,10G,10Aとによって、半導体エレメント１が構成さ
れている。
リスタ（GTO）の従来例を示す断面図である。このフラ
ットパック型のGTO200は半導体基板２を備えており、半
導体基板２はpnpnの４層構造（図示せず）を有してい
る。そして、この半導体基板２の上部主面上には、アル
ミニウムからなるカソード電極10Kとゲート電極10Gとが
選択的に形成されている。これらの電極10K,10Gのう
ち、カソード電極10Kは上部主面の中央部分に配置さ
れ、ゲート電極10Gはその周囲に配置されている。ま
た、半導体基板２の下部主面上には、モリブデンからな
り、温度補償板としての機能も兼ねるアノード電極10A
がロウ付けされている。そして、これらの基板２と電極
10K,10G,10Aとによって、半導体エレメント１が構成さ
れている。
アノード電極10Aはガイドリング７に内嵌めされてお
り、それによって、半導体エレメント１の位置が規制さ
れている。アノード電極10Aの下方には銅からなる外部
アノード電極３が配置されており、外部アノード電極３
の外周には、コバールよりなるフランジ8bがロウ付けさ
れている。セラミックよりなる絶縁筒体５の下方開口に
は他のフランジ8aが取付けされており、これらのフラン
ジ8a,8bを相互にロウ付けすることにより、絶縁筒体５
と外部アノード電極３とが相互に連結されている。ま
た、この絶縁筒体５はガイドリング７に外嵌めされてい
る。
り、それによって、半導体エレメント１の位置が規制さ
れている。アノード電極10Aの下方には銅からなる外部
アノード電極３が配置されており、外部アノード電極３
の外周には、コバールよりなるフランジ8bがロウ付けさ
れている。セラミックよりなる絶縁筒体５の下方開口に
は他のフランジ8aが取付けされており、これらのフラン
ジ8a,8bを相互にロウ付けすることにより、絶縁筒体５
と外部アノード電極３とが相互に連結されている。ま
た、この絶縁筒体５はガイドリング７に外嵌めされてい
る。
一方、半導体エレメント１の上方には、銅よりなる外部
カソード電極20が配置されている。外部カソード電極20
の下面はその中央部分が凸部21となっており、凸部21は
周縁部22と一体形成されている。また、周縁部22のう
ち、凸部21と隣接する領域には、リング状の溝部（凹
部）25が形成されている。そして、凸部21は温度補償板
11を介してカソード電極10Kと電気的に接触している。
また、溝部25はゲート電極10Gに対向する位置にある。
カソード電極20が配置されている。外部カソード電極20
の下面はその中央部分が凸部21となっており、凸部21は
周縁部22と一体形成されている。また、周縁部22のう
ち、凸部21と隣接する領域には、リング状の溝部（凹
部）25が形成されている。そして、凸部21は温度補償板
11を介してカソード電極10Kと電気的に接触している。
また、溝部25はゲート電極10Gに対向する位置にある。
ゲート電極10Gの上には、金属よりなるリング状のゲー
ト導電体（ゲート電極取出し電極）13が配置されてい
る。このゲート導電極13と外部カソード電極20とは絶縁
シート12によって電気的に絶縁されている。
ト導電体（ゲート電極取出し電極）13が配置されてい
る。このゲート導電極13と外部カソード電極20とは絶縁
シート12によって電気的に絶縁されている。
第10図に部分拡大図として示すように、ゲート導電体13
の上面には絶縁リング44と平座金43が設けられている。
また、溝部25の天井面には別の平座金41が設けられ、こ
れらの平座金41,43の間に介装された一対の皿バネ42に
よって、ゲート導電体13はゲート電極10G（第９図）に
加圧接触している。
の上面には絶縁リング44と平座金43が設けられている。
また、溝部25の天井面には別の平座金41が設けられ、こ
れらの平座金41,43の間に介装された一対の皿バネ42に
よって、ゲート導電体13はゲート電極10G（第９図）に
加圧接触している。
第９図に戻って、このゲート導電体134には銀よりなる
ゲートリード線6aの一端がロウ付けされている。ゲート
リード線6aは絶縁スリーブ6bの中に収容されており、絶
縁筒体５の壁面に設けた透光を介してこの絶縁筒体５の
外部へ突出している。そして、ゲートリード線6aは金属
よりなる管体6cの中に挿通され、その先端部6dにおいて
管体6cと溶接されることによって、外部ゲート電極６が
形成されている。
ゲートリード線6aの一端がロウ付けされている。ゲート
リード線6aは絶縁スリーブ6bの中に収容されており、絶
縁筒体５の壁面に設けた透光を介してこの絶縁筒体５の
外部へ突出している。そして、ゲートリード線6aは金属
よりなる管体6cの中に挿通され、その先端部6dにおいて
管体6cと溶接されることによって、外部ゲート電極６が
形成されている。
また、外部カソード電極20の外周にはフランジ４が取付
けられており、このフランジ４が絶縁筒体５の上部開口
端にロウ付けされることにより、外部カソード電極20と
絶縁筒体５とが相互に連結されている。
けられており、このフランジ４が絶縁筒体５の上部開口
端にロウ付けされることにより、外部カソード電極20と
絶縁筒体５とが相互に連結されている。
以上の構成を有するGTO200を所定の機器内で使用すると
きには、このGTO200を当該機器のアノード部材51とカソ
ード部材52との間に挿入する。これらのアノード部材51
とカソード部材52とはスプリング（図示せず）によって
それぞれ（−Ｚ）方向と（＋Ｚ）方向とに付勢されてお
り、カソード部材51の下面が外部カソード電極20の上面
23に加圧接触するとともに、アノード部材52の上面が外
部アノード電極３の下面3aに加圧接触した状態となる。
また、これらの加圧力によって、温度補償板11を介した
外部カソード電極20とカソード電極10Kとの電気的接触
や、外部アノード電極３とアノード電極10Aとの電気的
接触が維持される。そして、このような状態においてカ
ソード部材51とアノード部材52との間に電圧を印加し、
外部ゲート電極６にゲート信号を与えることによって、
GTO200はターンオン，ターンオフする。
きには、このGTO200を当該機器のアノード部材51とカソ
ード部材52との間に挿入する。これらのアノード部材51
とカソード部材52とはスプリング（図示せず）によって
それぞれ（−Ｚ）方向と（＋Ｚ）方向とに付勢されてお
り、カソード部材51の下面が外部カソード電極20の上面
23に加圧接触するとともに、アノード部材52の上面が外
部アノード電極３の下面3aに加圧接触した状態となる。
また、これらの加圧力によって、温度補償板11を介した
外部カソード電極20とカソード電極10Kとの電気的接触
や、外部アノード電極３とアノード電極10Aとの電気的
接触が維持される。そして、このような状態においてカ
ソード部材51とアノード部材52との間に電圧を印加し、
外部ゲート電極６にゲート信号を与えることによって、
GTO200はターンオン，ターンオフする。
なお、外部カソード電極20と外部アノード電極３とはい
わゆるスタンプ電極ないしはポスト電極であり、面23,3
aはポスト電極面である。
わゆるスタンプ電極ないしはポスト電極であり、面23,3
aはポスト電極面である。
ところで、上記のようなGTO200では、温度補償板11を介
したカソード電極10Kと外部カソード電極20との間の接
触抵抗や、アノード電極10Aと外部アノード電極３との
間の接触抵抗を低い値とするために、数十kg/cm2から数
百kg/cm2程度の外力を両ポスト電極面23,3aに均一に加
える必要がある。このため、カソード部材51およびアノ
ード部材52から両ポスト電極面23,3aに加わる圧力はか
なり大きなものとされている。
したカソード電極10Kと外部カソード電極20との間の接
触抵抗や、アノード電極10Aと外部アノード電極３との
間の接触抵抗を低い値とするために、数十kg/cm2から数
百kg/cm2程度の外力を両ポスト電極面23,3aに均一に加
える必要がある。このため、カソード部材51およびアノ
ード部材52から両ポスト電極面23,3aに加わる圧力はか
なり大きなものとされている。
このような外力のうち、外部カソード電極20の凸部21に
加わる部分は、外部カソード電極20とカソード電極10K
との間に作用する。しかしながら、外部カソード電極20
の周縁部22に加わる外力は電極20,10K間には作用せず、
第10図に示した点Ｓを支点とする外部カソード電極20の
曲げモーメントとして作用する。それは、周縁部22を下
から支持する部材が存在せず、わずかに皿バネ42の弾性
力が上向きい働くのみだからである。
加わる部分は、外部カソード電極20とカソード電極10K
との間に作用する。しかしながら、外部カソード電極20
の周縁部22に加わる外力は電極20,10K間には作用せず、
第10図に示した点Ｓを支点とする外部カソード電極20の
曲げモーメントとして作用する。それは、周縁部22を下
から支持する部材が存在せず、わずかに皿バネ42の弾性
力が上向きい働くのみだからである。
このため、第11図に模式的に示すように、外部機器のカ
ソード部材51からポスト電極面23に加わる外力Ｐによっ
て外部カソード電極20の周縁部22は曲げ変形を受ける。
すると、溝部25の形状が変化し、この溝部25の中に収容
されている皿バネ42（第10図）からゲート導電体13へ加
わる圧力も変化する。その結果、ゲート導電体13からゲ
ート電極10Gを介して半導体基板２に伝わる圧力が変化
し、GTO200におけるゲート特性が不安定となるという問
題がある。
ソード部材51からポスト電極面23に加わる外力Ｐによっ
て外部カソード電極20の周縁部22は曲げ変形を受ける。
すると、溝部25の形状が変化し、この溝部25の中に収容
されている皿バネ42（第10図）からゲート導電体13へ加
わる圧力も変化する。その結果、ゲート導電体13からゲ
ート電極10Gを介して半導体基板２に伝わる圧力が変化
し、GTO200におけるゲート特性が不安定となるという問
題がある。
さらに、支点Ｓまわりの曲げモーメントは凸部21内の応
力分布にも影響を与えるため、凸部21からカソード電極
10Kに加わる圧力の空間的分布が付近一となる。する
と、温度補償板11を介した凸部21とカソード電極10Kと
の接触抵抗が空間的に不近一となり、積極抵抗の小さい
エリアに電流が集中する。このため、GTO200の動作時に
半導体エレメント１における局部的発熱が大きくなり、
半導体エレメント１の熱的破壊が生じやすいという問題
もあった。
力分布にも影響を与えるため、凸部21からカソード電極
10Kに加わる圧力の空間的分布が付近一となる。する
と、温度補償板11を介した凸部21とカソード電極10Kと
の接触抵抗が空間的に不近一となり、積極抵抗の小さい
エリアに電流が集中する。このため、GTO200の動作時に
半導体エレメント１における局部的発熱が大きくなり、
半導体エレメント１の熱的破壊が生じやすいという問題
もあった。
この発明は従来技術における上述の問題の克服を意図し
ており、外部主電極の変形に起因する制御特性の不安定
化を生じさせることがなく、外部電極と半導体エレメン
トとの接触抵抗の均一性を確保可能であって、半導体エ
レメントの熱的破壊を防止することができる半導体装置
を提供することを第１の目的とする。
ており、外部主電極の変形に起因する制御特性の不安定
化を生じさせることがなく、外部電極と半導体エレメン
トとの接触抵抗の均一性を確保可能であって、半導体エ
レメントの熱的破壊を防止することができる半導体装置
を提供することを第１の目的とする。
また、第２の目的は、そのような半導体装置において外
部主電極として利用可能な電極ブロックを提供すること
である。
部主電極として利用可能な電極ブロックを提供すること
である。
この発明の第１の構成にかかる加圧接触型の半導体装置
では、（ａ）半導体基板の第１の主面の第１と第２の領
域上に第１の主電極と制御電極とがそれぞれ設けられる
とともに、前記半導体基板の第２の主面上に第２の主電
極が設けられた半導体エレメントと、（ｂ）互いに対向
する第１と第２の表面を有し、前記第１の表面が凸部と
この凸部よりも外周側に配置され前記凸部よりも高さの
低い外周側壁を有した凹部とを備え、前記凸部が前記第
１の主電極に電気的に接触するとともに前記凹部が前記
制御電極に対向するような位置関係で前記半導体エレメ
ント上に配置された第１の外部主電極と、（ｃ）前記制
御電極上に配置され、前記凹部内に設けた弾性部材によ
って前記制御電極上へ付勢された制御導電体と、（ｄ）
前記第２の主電極上に配置されて前記第２の主電極と電
気的に接触する第２の外部主電極とを備えており、前記
第１の外部主電極の前記第２の表面が、前記第１の表面
の前記凸部に対向する第１のエリアと、前記凹部の少な
くとも一部に対向する第２のエリアとを有し、前記第２
のエリアの高さを、前記第１のエリアの高さよりも低く
してあることを特徴とする。
では、（ａ）半導体基板の第１の主面の第１と第２の領
域上に第１の主電極と制御電極とがそれぞれ設けられる
とともに、前記半導体基板の第２の主面上に第２の主電
極が設けられた半導体エレメントと、（ｂ）互いに対向
する第１と第２の表面を有し、前記第１の表面が凸部と
この凸部よりも外周側に配置され前記凸部よりも高さの
低い外周側壁を有した凹部とを備え、前記凸部が前記第
１の主電極に電気的に接触するとともに前記凹部が前記
制御電極に対向するような位置関係で前記半導体エレメ
ント上に配置された第１の外部主電極と、（ｃ）前記制
御電極上に配置され、前記凹部内に設けた弾性部材によ
って前記制御電極上へ付勢された制御導電体と、（ｄ）
前記第２の主電極上に配置されて前記第２の主電極と電
気的に接触する第２の外部主電極とを備えており、前記
第１の外部主電極の前記第２の表面が、前記第１の表面
の前記凸部に対向する第１のエリアと、前記凹部の少な
くとも一部に対向する第２のエリアとを有し、前記第２
のエリアの高さを、前記第１のエリアの高さよりも低く
してあることを特徴とする。
また、この発明の第２の構成は、第１と第２の電極が一
主面上に選択的に形成された半導体基板上に配置され、
外部からの圧力によって前記第１の電極と電気的に接触
する電極ブロックを対象としている。そして、この電極
ブロックは、（ａ）凸部とこの凸部よりも外周側に配置
され前記凸部よりも高さの低い外周側壁を有した凹部と
を有し、前記半導体基板上に前記電極ブロックが配置さ
れたときに前記凸部が前記第１の電極に電気的に接触す
るとともに前記凹部が前記第２の電極に対向するよう
に、前記凸部と凹部との相互位置関係が定められた第１
の表面と、（ｂ）前記第１の表面の反対側に存在し、か
つ前記凸部に対向する第１のエリアと前記凹部の少なく
とも一部に対向する第２のエリアとを有する第２の表面
とを備えており、前記第２のエリアの高さを前記第１の
エリアの高さよりも低くしてあることを特徴とする。
主面上に選択的に形成された半導体基板上に配置され、
外部からの圧力によって前記第１の電極と電気的に接触
する電極ブロックを対象としている。そして、この電極
ブロックは、（ａ）凸部とこの凸部よりも外周側に配置
され前記凸部よりも高さの低い外周側壁を有した凹部と
を有し、前記半導体基板上に前記電極ブロックが配置さ
れたときに前記凸部が前記第１の電極に電気的に接触す
るとともに前記凹部が前記第２の電極に対向するよう
に、前記凸部と凹部との相互位置関係が定められた第１
の表面と、（ｂ）前記第１の表面の反対側に存在し、か
つ前記凸部に対向する第１のエリアと前記凹部の少なく
とも一部に対向する第２のエリアとを有する第２の表面
とを備えており、前記第２のエリアの高さを前記第１の
エリアの高さよりも低くしてあることを特徴とする。
この発明の半導体装置においては、第１の外部主電極の
第２の表面に外力を加えたときに、この第２の表面のう
ち、第１のエリアには外力が作用するが、第２のエリア
には作用しない。それは、第２のエリアの高さが第１の
エリアよりも低くなっているためである。そして、この
第２のエリアは第１の表面の凹部の少なくとも一部に対
向しているエリアであるため、この凹部に対する曲げモ
ーメントの発生は実質的に防止される。その結果、凹部
が変形することはなく、弾性部材の弾性力による制御導
電体と制御電極との間の圧力に変化が生ずることはな
い。
第２の表面に外力を加えたときに、この第２の表面のう
ち、第１のエリアには外力が作用するが、第２のエリア
には作用しない。それは、第２のエリアの高さが第１の
エリアよりも低くなっているためである。そして、この
第２のエリアは第１の表面の凹部の少なくとも一部に対
向しているエリアであるため、この凹部に対する曲げモ
ーメントの発生は実質的に防止される。その結果、凹部
が変形することはなく、弾性部材の弾性力による制御導
電体と制御電極との間の圧力に変化が生ずることはな
い。
また、上記曲げメーメントが生じないことによって、第
１のクリアから半導体エレメント内の第１の主電極に加
わる圧力の空間的均一性が維持される。
１のクリアから半導体エレメント内の第１の主電極に加
わる圧力の空間的均一性が維持される。
さらに、この発明の電極ブロックは、上記の半導体装置
において「第１の外部主電極」として使用可能な表面形
状を持っている。半導体装置に組込まれた際のこの電極
ブロックの各部分の作用は上記の通りである。
において「第１の外部主電極」として使用可能な表面形
状を持っている。半導体装置に組込まれた際のこの電極
ブロックの各部分の作用は上記の通りである。
第１図はこの発明の一実施例であるGTO100の断面図であ
る。第１図に示された各部材のうち、第９図のGTO200と
同一のものについては同一の参照番号が付されている。
このGTO100において特徴的な部材は外部カソード電極30
であり、以下ではこの外部カソード電極30について詳述
する。
る。第１図に示された各部材のうち、第９図のGTO200と
同一のものについては同一の参照番号が付されている。
このGTO100において特徴的な部材は外部カソード電極30
であり、以下ではこの外部カソード電極30について詳述
する。
外部カソード電極30は銅によって一体に形成された電極
ブロックであり、その下面側には円柱状の凸部31と、こ
の凸部31の周囲に形成されたリング状の溝部（凹部）35
とが存在している。第２図に拡大して示すように、溝部
35の一方の内側面は凸部31の側面31aを覆う絶縁シート1
2によって規定され、他方の内側面はリング状の壁34の
表面34aによって規定される。壁34は、凸部31から続く
周縁部32と一体化されている。
ブロックであり、その下面側には円柱状の凸部31と、こ
の凸部31の周囲に形成されたリング状の溝部（凹部）35
とが存在している。第２図に拡大して示すように、溝部
35の一方の内側面は凸部31の側面31aを覆う絶縁シート1
2によって規定され、他方の内側面はリング状の壁34の
表面34aによって規定される。壁34は、凸部31から続く
周縁部32と一体化されている。
外部カソード電極30の上面33は、３段ステップ構造とな
っている。このステップ構造の拡大図が第２図に、ま
た、外部カソード電極30の斜視図が第３図にそれぞれ示
されている。このステップ構造はその中央部に存在する
第１のエリア33aの高さが最も高く、第１のエリア33aを
取囲む第２のエリア33aの高さはそれよりも低く、さら
に、最外周の第３のエリア33cの高さが最も低い。好ま
しくは、第１と第２のエリア33a,33bの高さの差ΔH
ab（第２図）は約1.0mm、第２と第３のエリア33b,33cの
高さの差ΔHbcは約0.5mmである。各エリア33a〜33cのそ
れぞれはフラット面となっている。
っている。このステップ構造の拡大図が第２図に、ま
た、外部カソード電極30の斜視図が第３図にそれぞれ示
されている。このステップ構造はその中央部に存在する
第１のエリア33aの高さが最も高く、第１のエリア33aを
取囲む第２のエリア33aの高さはそれよりも低く、さら
に、最外周の第３のエリア33cの高さが最も低い。好ま
しくは、第１と第２のエリア33a,33bの高さの差ΔH
ab（第２図）は約1.0mm、第２と第３のエリア33b,33cの
高さの差ΔHbcは約0.5mmである。各エリア33a〜33cのそ
れぞれはフラット面となっている。
第１図からわかるように、第１のエリア33aは凸部31に
対向しており、第２のエリア33bは溝部35に対向してい
る。また、第３のエリア33cは、壁34およびそれから伸
びる下表面部分36に対向している。第１と第２のエリア
33a,33bの境界Bab（第２図）凸部31の側面31aと整列し
ており、第２と第３のエリア33b,33cの境界Bbcは壁34の
側面34aと整列している。凸部31が円柱状であり、溝部3
5および壁34がリング状であることに対応して、第１の
エリア33aは円形であり、第２と第３のエリア33b,33cは
リング形である。外部カソード電極30は、円柱状の銅ブ
ロックの切削によって得ることが可能である。
対向しており、第２のエリア33bは溝部35に対向してい
る。また、第３のエリア33cは、壁34およびそれから伸
びる下表面部分36に対向している。第１と第２のエリア
33a,33bの境界Bab（第２図）凸部31の側面31aと整列し
ており、第２と第３のエリア33b,33cの境界Bbcは壁34の
側面34aと整列している。凸部31が円柱状であり、溝部3
5および壁34がリング状であることに対応して、第１の
エリア33aは円形であり、第２と第３のエリア33b,33cは
リング形である。外部カソード電極30は、円柱状の銅ブ
ロックの切削によって得ることが可能である。
GTO100を外部機器に取付ける際には、外部機器のカソー
ド部材51とアノード部材52（第１図）に間にこのGTO100
を挿入する。これらの部材51,52の表面51a,52aはフラッ
トであるため、カソード部材51の表面51aは第１のエリ
ア33aのみと接触する。したがって、第１のエリア33aが
外部カソード電極30のポスト電極面に相当する。これに
対して、外部アノード電極３の下面3aはこのような３段
ステップ構造となっておらず、下面3aの全体がポスト電
極面として機能する。
ド部材51とアノード部材52（第１図）に間にこのGTO100
を挿入する。これらの部材51,52の表面51a,52aはフラッ
トであるため、カソード部材51の表面51aは第１のエリ
ア33aのみと接触する。したがって、第１のエリア33aが
外部カソード電極30のポスト電極面に相当する。これに
対して、外部アノード電極３の下面3aはこのような３段
ステップ構造となっておらず、下面3aの全体がポスト電
極面として機能する。
第９図の従来のGTO200と同様に、部材51,52を介して大
きな圧力を加えた状態でGTO100が使用される。このと
き、第４図に模式的に示すように、部材51自身はその外
周部で変形するが、この変形が溝部35に伝わることはな
い。それは、第２の第３のエリア33b,33cが部材51と接
触していないからである。このため、第２図の皿バネ42
によるゲート導電体13への付勢力は変化せず、半導体エ
レメント１のゲート特性は安定した状態で維持される。
また、温度補償板11を介した凸部31とカソード電極10K
との間の圧力分布も空間的に均一である。したがって、
これらの界面における接触抵抗も空間的に均一であり、
半導体エレメント１が不均一な電流分布による発熱で破
壊されてしまうこともない。
きな圧力を加えた状態でGTO100が使用される。このと
き、第４図に模式的に示すように、部材51自身はその外
周部で変形するが、この変形が溝部35に伝わることはな
い。それは、第２の第３のエリア33b,33cが部材51と接
触していないからである。このため、第２図の皿バネ42
によるゲート導電体13への付勢力は変化せず、半導体エ
レメント１のゲート特性は安定した状態で維持される。
また、温度補償板11を介した凸部31とカソード電極10K
との間の圧力分布も空間的に均一である。したがって、
これらの界面における接触抵抗も空間的に均一であり、
半導体エレメント１が不均一な電流分布による発熱で破
壊されてしまうこともない。
このように、この実施例のGTO100では、外部カソード電
極30の形状の改良によって、従来のGTO200で生じていた
トラブルを有効に防止可能である。
極30の形状の改良によって、従来のGTO200で生じていた
トラブルを有効に防止可能である。
ところで、第１図の実施例において外部カソード電極30
の上面33を２段ステップ構造にせず、３段ステップ構造
にしているのは次のような理由による。すなわち、外部
機器のカソード部材51と第２のエリア33bとの接触を防
止するためには、外部カソード電極30の上面33のうち、
第１のエリア33a以外のエリアの高さは低ければ低いほ
ど良い。ところが、第２のエリア33bをあまり低くする
と、溝部35と第２のエリア33bとの間の領域37b（第２
図）の肉厚がかなり減少してしまう。ところが、この領
域37bは溝部35付近の強度維持や変形防止に重要な箇所
であるため、このような領域37bの肉厚の減少は避ける
ことが望ましい。このため、好ましくは、第２のエリア
33bの高さは著しく低くせず、高低差ΔHabは、部材51と
第２のエリア33bとの接触が防止できる最小限度または
その近傍の値としておく。
の上面33を２段ステップ構造にせず、３段ステップ構造
にしているのは次のような理由による。すなわち、外部
機器のカソード部材51と第２のエリア33bとの接触を防
止するためには、外部カソード電極30の上面33のうち、
第１のエリア33a以外のエリアの高さは低ければ低いほ
ど良い。ところが、第２のエリア33bをあまり低くする
と、溝部35と第２のエリア33bとの間の領域37b（第２
図）の肉厚がかなり減少してしまう。ところが、この領
域37bは溝部35付近の強度維持や変形防止に重要な箇所
であるため、このような領域37bの肉厚の減少は避ける
ことが望ましい。このため、好ましくは、第２のエリア
33bの高さは著しく低くせず、高低差ΔHabは、部材51と
第２のエリア33bとの接触が防止できる最小限度または
その近傍の値としておく。
他方、第３のエリア33cの下方には溝部35は存在してい
ない。したがって、第３のエリア33cの高さは第２のエ
リア33bの高さよりも低くすることが可能である。ま
た、第４図に示されているように部材51の変形はその外
縁部に向かうほど大きくなるため、第３のエリア33cの
高さを第２のエリア33bよりもさらに低くすることは、
部材51との接触防止において特に効果がある。
ない。したがって、第３のエリア33cの高さは第２のエ
リア33bの高さよりも低くすることが可能である。ま
た、第４図に示されているように部材51の変形はその外
縁部に向かうほど大きくなるため、第３のエリア33cの
高さを第２のエリア33bよりもさらに低くすることは、
部材51との接触防止において特に効果がある。
以上の理由によって、この実施例の32段ステップ構造
は、この発明において特に好ましい態様となっている。
は、この発明において特に好ましい態様となっている。
次に、この発明の他の実施例について述べる。第５図に
部分拡大断面図として示した外部カソード電極60では、
周縁部32の上面の全体が第２のエリア33bとなってい
る。外部機器のカソード部材51の変形が比較的小さい場
合などは、このような２段ステップ構成でも周縁部32と
カソード部材51との接触は防止可能である。また、カソ
ード部材51が周縁部32に若干接触したとしても、それに
よって周縁部32の加わる曲げモーメントはわずかであ
る。
部分拡大断面図として示した外部カソード電極60では、
周縁部32の上面の全体が第２のエリア33bとなってい
る。外部機器のカソード部材51の変形が比較的小さい場
合などは、このような２段ステップ構成でも周縁部32と
カソード部材51との接触は防止可能である。また、カソ
ード部材51が周縁部32に若干接触したとしても、それに
よって周縁部32の加わる曲げモーメントはわずかであ
る。
第６図の外部カソード電極70では、第１と第２のエリア
33a,33bの境界Babが、凸部31の側面31aの位置からずれ
ており、第２のエリア33bは溝部35の一部分に対向して
いる。このような構成においては溝部35への曲げモーメ
ントが生ずるが、その量は従来の外部ゲート電極20（第
９図）よりも小さい。境界Babは側面31aと整列すること
が望ましいが、第６図に示すような変形もこの発明の範
囲に含まれる。
33a,33bの境界Babが、凸部31の側面31aの位置からずれ
ており、第２のエリア33bは溝部35の一部分に対向して
いる。このような構成においては溝部35への曲げモーメ
ントが生ずるが、その量は従来の外部ゲート電極20（第
９図）よりも小さい。境界Babは側面31aと整列すること
が望ましいが、第６図に示すような変形もこの発明の範
囲に含まれる。
第７図の外部カソード電極80では、第１のエリア33aよ
りも高低差ΔＨだけ低いエリア63cが、斜面63bを介して
第１のエリア33aに連続している。この発明による外部
カソード電極においては、ステップ構造のみでなく、ス
ロープを有する構造も利用可能である。
りも高低差ΔＨだけ低いエリア63cが、斜面63bを介して
第１のエリア33aに連続している。この発明による外部
カソード電極においては、ステップ構造のみでなく、ス
ロープを有する構造も利用可能である。
第８図は他の実施例である外部カソード電極90の断面図
である。この外部カソード電極90は、第１図に半導体エ
レメント１とは異なるタイプの半導体エレメント1aと組
合わせて使用される。この半導体エレメント1aでは、半
導体基板２の上面の中央部分にカソード電極10K1が設け
られているほか、ゲート電極10Gの外側にもカソード電
極10K2が設けられている。そして、これに対応して外部
カソード電極90は、中央の凸部92とリング状の外周部94
とが連結部93によって一体に連結された形状をしてい
る。
である。この外部カソード電極90は、第１図に半導体エ
レメント１とは異なるタイプの半導体エレメント1aと組
合わせて使用される。この半導体エレメント1aでは、半
導体基板２の上面の中央部分にカソード電極10K1が設け
られているほか、ゲート電極10Gの外側にもカソード電
極10K2が設けられている。そして、これに対応して外部
カソード電極90は、中央の凸部92とリング状の外周部94
とが連結部93によって一体に連結された形状をしてい
る。
連結部93の下方の空間はリング状の溝部45となってお
り、この溝部45の内側面には絶縁シート12,12aが取付ら
れている。そして、この溝部45内には皿バネ42が収容さ
れており、リング状のゲート導電体13はこの皿バネ42に
よって下方へ付勢される。また、外周部94の下面には、
温度補償板11aが取付けられている。さらに、外周部94
の一部分に形成した切り欠き（図示せず）に挿通された
外部ゲート電極６がゲート導電体13にロウ付けされてい
る。凸部92および周縁部94のそれぞれの下面は半導体基
板２上のカソード電極10K1,10K2に対向する位置にあ
り、ゲート導電体13の下面はゲート電極10Gに対向する
位置にある。外部カソード電極90は破線矢印で示すよう
に半導体エレメント1a上に載置され、外力によって半導
体エレメント1aに接触する。
り、この溝部45の内側面には絶縁シート12,12aが取付ら
れている。そして、この溝部45内には皿バネ42が収容さ
れており、リング状のゲート導電体13はこの皿バネ42に
よって下方へ付勢される。また、外周部94の下面には、
温度補償板11aが取付けられている。さらに、外周部94
の一部分に形成した切り欠き（図示せず）に挿通された
外部ゲート電極６がゲート導電体13にロウ付けされてい
る。凸部92および周縁部94のそれぞれの下面は半導体基
板２上のカソード電極10K1,10K2に対向する位置にあ
り、ゲート導電体13の下面はゲート電極10Gに対向する
位置にある。外部カソード電極90は破線矢印で示すよう
に半導体エレメント1a上に載置され、外力によって半導
体エレメント1aに接触する。
このようなタイプの外部カソード電極90において、その
上面91は、第１〜第３のエリア91a〜91cを有するステッ
プ構造とされている。第１のエリア91aは凸部92に対向
しており、第２のエリア91bは溝部45に対向している。
また、第３のエリア91cは外周部94の上面となってい
る。そして、第１と第２のエリア91a,91cは同一の高さ
にあり、第２のエリア91bはこれらよりも低い高さとさ
れている。すなわち、この外部カソード電極90では、温
度補償板11aと介して外周部94をカソード電極10K2へと
加圧接触しなければならないため、第３のエリア91cを
外部機器のカソード部材と接触可能とし、第２のエリア
91bのみがそのカソード部材と非接触になるようにして
いる。
上面91は、第１〜第３のエリア91a〜91cを有するステッ
プ構造とされている。第１のエリア91aは凸部92に対向
しており、第２のエリア91bは溝部45に対向している。
また、第３のエリア91cは外周部94の上面となってい
る。そして、第１と第２のエリア91a,91cは同一の高さ
にあり、第２のエリア91bはこれらよりも低い高さとさ
れている。すなわち、この外部カソード電極90では、温
度補償板11aと介して外周部94をカソード電極10K2へと
加圧接触しなければならないため、第３のエリア91cを
外部機器のカソード部材と接触可能とし、第２のエリア
91bのみがそのカソード部材と非接触になるようにして
いる。
すなわち、半導体基板上のカソード電極とゲート電極と
の配置関係にかかわらず、この発明は適用可能である。
の配置関係にかかわらず、この発明は適用可能である。
また、この発明ひGTOだけでなく、他のサイリスタやト
ランジスタなど、制御電極を有する半導体装置全般に適
用できる。
ランジスタなど、制御電極を有する半導体装置全般に適
用できる。
以上説明したように、請求項１記載の半導体装置におい
ては、外部主電極のうち制御導電体に対向する凹部に無
用の外力が加わらないように構成されているため、上記
凹部の変形が防止される。このため、この凹部に収容さ
れている弾性部材から制御導電体に加わる力が外力によ
って変化することはなく、制御導電体から制御電極へ伝
わる圧力は安定している。その結果、半導体エレメント
の制御特性も安定している。また、外部主電極と半導体
エレメント中の主電極との間の接触抵抗も空間的に均一
であり、半導体エレメントの熱的破壊も有効に防止でき
る。
ては、外部主電極のうち制御導電体に対向する凹部に無
用の外力が加わらないように構成されているため、上記
凹部の変形が防止される。このため、この凹部に収容さ
れている弾性部材から制御導電体に加わる力が外力によ
って変化することはなく、制御導電体から制御電極へ伝
わる圧力は安定している。その結果、半導体エレメント
の制御特性も安定している。また、外部主電極と半導体
エレメント中の主電極との間の接触抵抗も空間的に均一
であり、半導体エレメントの熱的破壊も有効に防止でき
る。
また、請求項２記載の電極ブロックは上記外部主電極と
して利用可能な形状をしており、上記の利点を持つ半導
体装置の製造に有用である。
して利用可能な形状をしており、上記の利点を持つ半導
体装置の製造に有用である。
第１図はこの発明の一実施例である半導体装置の断面
図、第２図は第１図に示した半導体装置の部分拡大図、
第３図は実施例において外部カソード電極として使用さ
れる電極ブロックの斜視図、第４図は外力が加わった状
態における第１図に半導体装置の状態を模式的に示す
図、第５図から第７図は外部カソード電極の他の例を示
す部分拡大断面図、第８図はこの発明の他の実施例であ
る半導体装置の一部分を分解状態で示す断面図、第９図
は従来の半導体装置の断面図、第10図は第９図の半導体
装置の部分拡大図、第11図は外力が加わった状態におけ
る第９図の半導体装置の状態を模式的に示す図である。 図において、100はゲートターンオフサイリスタ、１は
半導体エレメント、２は半導体基板、３は外部アノード
電極、10Kはカソード電極、10Gはゲート電極、10Aはア
ノード電極、13はゲート導電体、30は外部カソード電
極、31は凸部、33a〜33cは第１〜第３のエリア、35は溝
部（凹部）、42は皿バネ（弾性部材）である。 なお、各図中同一符号は同一または相当部分を示す。
図、第２図は第１図に示した半導体装置の部分拡大図、
第３図は実施例において外部カソード電極として使用さ
れる電極ブロックの斜視図、第４図は外力が加わった状
態における第１図に半導体装置の状態を模式的に示す
図、第５図から第７図は外部カソード電極の他の例を示
す部分拡大断面図、第８図はこの発明の他の実施例であ
る半導体装置の一部分を分解状態で示す断面図、第９図
は従来の半導体装置の断面図、第10図は第９図の半導体
装置の部分拡大図、第11図は外力が加わった状態におけ
る第９図の半導体装置の状態を模式的に示す図である。 図において、100はゲートターンオフサイリスタ、１は
半導体エレメント、２は半導体基板、３は外部アノード
電極、10Kはカソード電極、10Gはゲート電極、10Aはア
ノード電極、13はゲート導電体、30は外部カソード電
極、31は凸部、33a〜33cは第１〜第３のエリア、35は溝
部（凹部）、42は皿バネ（弾性部材）である。 なお、各図中同一符号は同一または相当部分を示す。
Claims (2)
- 【請求項１】加圧接触型の半導体装置であって、 （ａ）半導体基板の第１の主面の第１と第２の領域上に
第１の主電極と制御電極とがそれぞれ設けられるととも
に、前記半導体基板の第２の主面上に第２の主電極が設
けられた半導体エレメントと、 （ｂ）互いに対向する第１と第２の表面を有し、前記第
１の表面が凸部とこの凸部よりも外周側に配置され前記
凸部よりも高さの低い外周側壁を有した凹部とを備え、
前記凸部が前記第１の主電極に電気的に接触するととも
に前記凹部が前記制御電極に対向するような位置関係で
前記半導体エレメント上に配置された第１の外部主電極
と、 （ｃ）前記制御電極上に配置され、前記凹部内に設けた
弾性部材によって前記制御電極上へ付勢された制御導電
体と、 （ｄ）前記第２の主電極上に配置されて前記第２の主電
極と電気的に接触する第２の外部主電極とを備え、 前記第１の外部主電極の前記第２の表面が、前記第１の
表面の前記凸部に対向する第１のエリアと、前記凹部の
少なくとも一部に対向する第２のエリアとを有し、 前記第２のエリアの高さを、前記第１のエリアの高さよ
りも低くしてあることを特徴とする半導体装置。 - 【請求項２】第１と第２の電極が一主面上に選択的に形
成された半導体基板上に配置され、外部からの圧力によ
って前記第１の電極と電気的に接触する電極ブロックで
あって、 （ａ）凸部とこの凸部よりも外周側に配置され前記凸部
よりも高さの低い外周側壁を有した凹部とを有し、前記
半導体基板上に前記電極ブロックが配置されたときに前
記凸部が前記第１の主電極に電気的に接触するとともに
前記凹部が前記第２の電極に対向するように、前記凸部
と凹部との相互位置関係が定められた第１の表面と、 （ｂ）前記第１の表面の反対側に存在し、かつ前記凸部
に対向する第１のエリアと前記凹部の少なくとも一部に
対向する第２のエリアとを有する第２の表面とを備え、 前記第２のエリアの高さを前記第１のエリアの高さより
も低くしてあることを特徴とする電極ブロック。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32666289A JPH0744191B2 (ja) | 1989-12-15 | 1989-12-15 | 半導体装置およびそのための電極ブロック |
| US07/621,967 US5189509A (en) | 1989-12-15 | 1990-12-04 | Semiconductor device and electrode block for the same |
| DE69027586T DE69027586T2 (de) | 1989-12-15 | 1990-12-14 | Halbleiteranordnung |
| EP19900124209 EP0432796B1 (en) | 1989-12-15 | 1990-12-14 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32666289A JPH0744191B2 (ja) | 1989-12-15 | 1989-12-15 | 半導体装置およびそのための電極ブロック |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03187235A JPH03187235A (ja) | 1991-08-15 |
| JPH0744191B2 true JPH0744191B2 (ja) | 1995-05-15 |
Family
ID=18190269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32666289A Expired - Lifetime JPH0744191B2 (ja) | 1989-12-15 | 1989-12-15 | 半導体装置およびそのための電極ブロック |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5189509A (ja) |
| EP (1) | EP0432796B1 (ja) |
| JP (1) | JPH0744191B2 (ja) |
| DE (1) | DE69027586T2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4227063A1 (de) * | 1992-08-15 | 1994-02-17 | Abb Research Ltd | Abschaltbares Hochleistungs-Halbleiterbauelement |
| JP3180863B2 (ja) * | 1993-07-27 | 2001-06-25 | 富士電機株式会社 | 加圧接触形半導体装置およびその組立方法 |
| JP2991010B2 (ja) * | 1993-09-29 | 1999-12-20 | 富士電機株式会社 | 半導体装置およびその製造方法 |
| JP3018971B2 (ja) * | 1995-12-18 | 2000-03-13 | 富士電機株式会社 | 半導体装置 |
| US6020603A (en) * | 1996-09-24 | 2000-02-01 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with a beveled and chamfered outer peripheral portion |
| JP4152575B2 (ja) * | 2000-09-28 | 2008-09-17 | 三菱電機株式会社 | 半導体装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3457472A (en) * | 1966-10-10 | 1969-07-22 | Gen Electric | Semiconductor devices adapted for pressure mounting |
| GB1133358A (en) * | 1966-11-11 | 1968-11-13 | Ass Elect Ind | Pressure contact semi-conductor devices |
| BE790502A (fr) * | 1971-10-26 | 1973-04-25 | Westinghouse Electric Corp | Dispositif semiconducteur encapsule a l'aide d'un elastomere |
| CH630490A5 (de) * | 1978-06-30 | 1982-06-15 | Bbc Brown Boveri & Cie | Gehaeuse fuer ein halbleiter-hochleistungsbauelement. |
| JPS5821347A (ja) * | 1981-07-29 | 1983-02-08 | Toshiba Corp | 平型半導体装置 |
| JPS5871633A (ja) * | 1981-10-23 | 1983-04-28 | Toshiba Corp | 圧接型半導体装置 |
| JPS58101433A (ja) * | 1981-12-11 | 1983-06-16 | Toshiba Corp | 加圧接触型半導体装置 |
| JPS6159742A (ja) * | 1984-08-30 | 1986-03-27 | Mitsubishi Electric Corp | 半導体装置 |
| JPS61208873A (ja) * | 1985-03-13 | 1986-09-17 | Res Dev Corp Of Japan | 圧接構造型両面ゲ−ト静電誘導サイリスタ |
| JPS61251043A (ja) * | 1985-04-30 | 1986-11-08 | Hitachi Ltd | 圧接型半導体装置 |
-
1989
- 1989-12-15 JP JP32666289A patent/JPH0744191B2/ja not_active Expired - Lifetime
-
1990
- 1990-12-04 US US07/621,967 patent/US5189509A/en not_active Expired - Fee Related
- 1990-12-14 EP EP19900124209 patent/EP0432796B1/en not_active Expired - Lifetime
- 1990-12-14 DE DE69027586T patent/DE69027586T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69027586T2 (de) | 1997-02-06 |
| JPH03187235A (ja) | 1991-08-15 |
| EP0432796A2 (en) | 1991-06-19 |
| US5189509A (en) | 1993-02-23 |
| EP0432796B1 (en) | 1996-06-26 |
| DE69027586D1 (de) | 1996-08-01 |
| EP0432796A3 (en) | 1991-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0760893B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0744191B2 (ja) | 半導体装置およびそのための電極ブロック | |
| EP0158749A1 (en) | Semiconducteur device having pressure loaded members | |
| US5043795A (en) | Semiconductor device | |
| US6445013B1 (en) | Gate commutated turn-off semiconductor device | |
| JPH08241956A (ja) | 半導体素子の圧力接触ハウジング | |
| EP0246574B1 (en) | Power semiconductor device | |
| GB2038554A (en) | Thyristor | |
| US4556898A (en) | Semiconductor device | |
| US4792844A (en) | Pressure contact semiconductor device | |
| JPH0289351A (ja) | 半導体装置 | |
| JP2002352685A (ja) | サーマルプロテクタ | |
| US6339231B1 (en) | Gate commutated turn-off thyristor module | |
| US3196325A (en) | Electrode connection to mesa type semiconductor device | |
| US3536966A (en) | Semiconductor device having an electrode with a laterally extending channel formed therein | |
| JPS5855649Y2 (ja) | 半導体装置 | |
| JP2604997B2 (ja) | 圧接型半導体装置 | |
| JPS5855648Y2 (ja) | 半導体装置 | |
| JPH06252280A (ja) | 平形半導体装置 | |
| JPS5855650Y2 (ja) | 半導体装置 | |
| JP2590256B2 (ja) | 圧接型半導体装置 | |
| JPH0666463B2 (ja) | ゲ−トタ−ンオフサイリスタ装置 | |
| JP3161190B2 (ja) | 平型半導体装置 | |
| JPH07202202A (ja) | 電力用ｍｏｓデバイスチップ及びパッケージアッセンブリ | |
| JPH02220452A (ja) | 半導体装置 |