JPH03187235A - 半導体装置およびそのための電極ブロック - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は加圧接触型の半導体装置とそれに使用される
電極ブロックに関するもので、特に、外部電極と半導体
基板との間の圧力分布の均一化を図るための改良に関す
る。

〔従来の技術〕

制御電極を有する加圧接触型の半導体装置においては、
半導体エレメントと制御電極導電体との電気的接触がバ
ネの弾性力によって維持されるとともに、半導体エレメ
ントの上下に設けた陽極導電体と陰極導電体との間に外
圧を加えた状態で使用される。

第９図はこのような加圧接触型のゲートターンオフサイ
リスク（ＧＴＯ）の従来例を示す断面図である。このフ
ラットバック型のＧＴＯ２００は半導体基板２を備えて
おり、半導体基板２はｐｎｐｎの４層構造（図示せず）
を有している。そして、この半導体基板２の上部主面上
には、アルミニウムからなるカソード電極１０にとゲー
ト電極１０Ｇとが遺択的に形成されている。これらの電
極１０に、ＬＯＧのうち、カソード電極１０には上部主
面の中央部分に配置され、ゲート電極１０Ｇはその周囲
に配置されている。また、半導体基板２の下部主面上に
は、モリブデンからなり、温度補償板としての機能も兼
ねるアノード電極１０Ａがロウ付けされている。そして
、これらの基板２と電極１０に、ＬＯＧ、ＩＯＡとによ
って、半導体エレメント１が構成されている。

アノード電極１０Ａはガイドリング７に内嵌めされてお
り、それによって、半導体エレメント１の位置が規制さ
れている。アノード電極１０Ａの下方には銅からなる外
部アノード電極３が配置されており、外部アノード電極
３の外周には、コバールよりなるフランジ８ｂがロウ付
けされている。

セラミックよりなる絶縁筒体５の下方開口には他のフラ
ンジ８ａが取付けされており、これらのフランジ８ａ、
８ｂを相互にロウ付けすることにより、絶縁筒体５と外
部アノード電極３とが相互に連結されている。また、こ
の絶縁筒体５はガイドリング７に外嵌めされている。

一方、半導体エレメント１の上方には、銅よりなる外部
カソード電極２０が配置されている。外部カソード電極
２０の下面はその中央部分が凸部２１となっており、凸
部２１は周縁部２２と一体形成されている。また、周縁
部２２のうち、凸部２１と隣接する領域には、リング状
の溝部（凹部）２５が形成されている。そして、凸部２
１は温度補償板１１を介してカソード電極１０にと電気
的に接触している。また、溝部２５はゲート電極１０Ｇ
に対向する位置にある。

ゲート電極１０Ｇの上には、金属よりなるリング状のゲ
ート導電体（ゲート電極取出し電極）１３が配置されて
いる。このゲート導電体１３と外部カソード電極２０と
は絶縁シート１２によって電気的に絶縁されている。

第１０図に部分拡大図として示すように、ゲート導電体
１３の上面には絶縁リング４４と平座金４３が設けられ
ている。また、溝部２５の天井面には別の平座金４１が
設けられ、これらの平座金４１．４３の間に介挿された
一対の皿バネ４２によって、ゲート導電体１３はゲート
電極１０Ｇ（第９図）に加圧接触している。

第９図に戻って、このゲート導電体１３には銀よりなる
ゲートリード線６ａの一端がロウ付けされている。ゲー
トリード線６ａは絶縁スリーブ６ｂの中に収容されてお
り、絶縁筒体５の壁面に設けた透孔を介してこの絶縁筒
体５の外部へ突出している。そして、ゲートリード線６
ａは金属よりなる管体６Ｃの中に挿通され、その先端部
６ｄにおいて管体６ｃと溶接されることによって、外部
ゲート電極６が形成されている。

また、外部カソード電極２０の外周にはフランジ４が取
付けられており、このフラン＝４が絶縁筒体５の上部開
口端にロウ付けされることにより、外部カソード電極２
０と絶縁筒体５とが相互に連結されている。

以上の構成を有するＧＴＯ２００を所定の機器内で使用
するときには、このＧＴＯ２００を当該機器のアノード
部材５１とカソード部材５２との間に挿入する。これら
のアノード部材５１とカソード部材５２とはスプリング
（図示せず）によってそれぞれ（−Ｚ）方向と（＋Ｚ）
方向とに付勢されており、アノード部材５１の下面が外
部カソード電極２０の上面２３に加圧接触するとともに
、アノード部材５２の上面が外部アノード電極３の下面
３ａに加圧接触した状態となる。また、これらの加圧力
によって、温度補償板１１を介した外部カソード電極２
０とカソード電極１０にとの電気的接触や、外部アノー
ド電極３とアノード電極１０　Ａとの電気的接触が維持
される。そして、このような状態においてカソード部材
５１とアノード部材５２との間に電圧を印加し、外部ゲ
ート電極６にゲート信号を与えることによって、ＧＴＯ
２００はターンオン、ターンオフする。

なお、外部カソード電極２０と外部アノード電極３とは
いわゆるスタンプ電極ないしはポスト電極であり、面２
３．３８はポスト電極面である。

〔発明が解決しようとする課題〕

ところで、上記のようなＧＴＯ２００では、温度補償板
１１を介したカソード電極１０にと外部カソード電極２
０との間の接触抵抗や、アノード電極１０Ａと外部アノ
ード電極３との間の接触抵抗を低い値とするために、数
十ｋｇ　／　ｃｄから数百ｋｇ／　ｃ＋ｆ程度の外力を
両ポスト電極面２３．３ａに均一に加える必要がある。

このため、カソード部材５１およびアノード部材５２か
ら両ポスト電極面２３．３ａに加わる圧力はかなり大き
なものとされている。

このような外力のうち、外部カソード電極２０の凸部２
１に加わる部分は、外部カソード電極２０とカソード電
極１０にとの間に作用する。しかしながら、外部カソー
ド電極２０の周縁部２２に加わる外力は電極２０．ＩＯ
Ｋ間には作用せず、第１０図に示した点Ｓを支点とする
外部カソード電極２０の曲げモーメントとして作用する
。それは、周縁部２２を下から支持する部材が存在せず
、わずかに皿バネ４２の弾性力が上向きに働くのみだか
らである。

このため、第１１図に模式的に示すように、外部機器の
カソード部材５１からポスト電極面２３に加わる外力Ｐ
によって外部カソード電極２０の周縁部２２は曲げ変形
を受ける。すると、溝部２５の形状が変化し、この溝部
２５の中に収容されている皿バネ４２（第１０図）から
ゲート導電体１３へ加わる圧力も変化する。その結果、
ゲート導電体１３からゲート電極１０Ｇを介して半導体
基板２に伝わる圧力が変化し、ＧＴＯ２００におけるゲ
ート特性が不安定となるという問題がある。

さらに、支点Ｓまわりの曲げモーメントは凸部２１内の
応力分布にも影響を与えるため、凸部２１からカソード
電極１０Ｋに加わる圧力の空間的分布が不均一となる。

すると、温度補償板１１を介した凸部２１とカソード電
極１０にとの接触抵抗が空間的に不均一となり、接触抵
抗の小さいエリアに電流が集中する。このため、ＧＴＯ
２００の動作時に半導体エレメント１における局部的発
熱が大きくなり、半導体エレメント１の熱的破壊が生じ
やすいという問題もあった。

この発明は従来技術における上述の問題の克服を意図し
ており、外部主電極の変形に起因する制御特性の不安定
化を生じさせることがなく、外部電極と半導体エレメン
トとの接触抵抗の均一性を確保可能であって、半導体エ
レメントの熱的破壊を防止することができる半導体装置
を提供することを第１の目的とする。

また、第２の目的は、そのような半導体装置において外
部主電極として利用可能な電極ブロックを提供すること
である。

〔課題を解決するための手段〕

この発明の第１の構成にかかる加圧接触型の半導体装置
では、（ａ）　　半導体基板の第１の主面の第１と第２
の領域上に第１の主電極と制御電極とがそれぞれ設けら
れるとともに、前記半導体装置の第２の主面上に第２の
主電極が設けられた半導体エレメントと、　（ｂ）　　
互いに対向する第１と第２の表面を有し、前記第１の表
面が凸部と凹部とを備え、前記凸部が前記第１の主電極
に電気的に接触するとともに前記凹部が前記制御電極に
対向するような位置関係で前記半導体エレメント上に配
置された第１の外部主電極と、（ｅ）　　前記制御電極
上に配置され、前記凹部内に設けた弾性部材によって前
記制御電極上へ付勢された制御導電体と、（ｄ）　　前
記第２の主電極上に配置されて前記第２の主電極と電気
的に接触する第２の外部主電極とを備えており、前記第
１の外部主電極の前記第２の表面が、前記第１の表面の
前記凸部に対向する第１のエリアと、前記凹部の少なく
とも一部に対向する第２のエリアとを有し、前記第２の
エリアの高さを、前記第１のエリアの高さよりも低くし
てあることを特徴とする。

また、この発明の第２の構成は、第１と第２の電極が一
主面上に選択的に形成された半導体基板上に配置され、
外部からの圧力によって前記第１の電極と電気的に接触
する電極ブロックを対象としている。そして、この電極
ブロックは、（ａ）凸部と凹部とを有し、前記半導体基
板上に前記電極ブロックが配置されたときに前記凸部が
前記第１の電極に電気的に接触するとともに前記凹部が
前記第２の電極に対向するように、前記凸部と凹部との
相互位置関係が定められた第１の表面と、（ｂ）　　前
記第１の表面の反対側に存在し、かつ前記凸部に対向す
る第１のエリアと前記凹部の少なくとも一部に対向する
第２のエリアとを有する第２の表面とを備えており、前
記第２のエリアの高さを前記第１のエリアの高さよりも
低くしてあることを特徴とする。

〔作用〕

この発明の半導体装置においては、第１の外部主電極の
第２の表面に外力を加えたときに、この第２の表面のう
ち、第１のエリアには外力が作用するが、第２のエリア
には作用しない。それは、第２のエリアの高さが第１の
エリアよりも低くなっているためである。そして、この
第２のエリアは第１の表面の凹部の少なくとも一部に対
向しているエリアであるため、この凹部に対する曲げモ
ーメントの発生は実質的に防止される。その結果、凹部
が変形することはなく、弾性部材の弾性力による制御導
電体と制御電極との間の圧力に変化が生ずることはない
。

また、上記曲げモーメントが生じないことによって、第
１のエリアから半導体エレメント内の第１の主電極に加
わる圧力の空間的均一性が維持される。

さらに、この発明の電極ブロックは、上記の半導体装置
において「第１の外部主電極」として使用可能な表面形
状を持っている。半導体装置に組込まれた際のこの電極
ブロックの各部分の作用は上記の通りである。

〔実施例〕

第１図はこの発明の一実施例であるＧＴＯｌｏｏの断面
図である。第１図に示された各部材のうち、第９図のＧ
ＴＯ２００と同一のものについては同一の参照番号が付
されている。このＧＴＯＩｏｏにおいて特徴的な部材は
外部カソード電極３０であり、以下ではこの外部カソー
ド電極３０について詳述する。

外部カソード電極３０は銅によって一体に形成された電
極ブロックであり、その下面側には円柱状の凸部３１と
、この凸部３１の周囲に形成されたリング状の溝部（凹
部）３５とが存在している。

第２図に拡大して示すように、溝部３５の一方の内側面
は凸部３１の側面３１ａを覆う絶縁シート１２によって
規定され、他方の内側面はリング状の壁３４の表面３４
ａによって規定される。壁３４は、凸部３１から続く周
縁部３２と一体化されている。

外部カソード電極３０の上面３３は、３段ステップ構造
となっている。このステップ構造の拡大図が第２図に、
また、外部カソード電極３０の斜視図が第３図にそれぞ
れ示されている。このステップ構造はその中央部に存在
する第１のエリア３３ａの高さが最も高く、第１のエリ
ア３３ａを取囲む第２のエリア３３ａの高さはそれより
も低く、さらに、最外周の第３のエリア３３ｃの高さが
最も低い。好ましくは、第１と第２のエリア３３ａ。

３３ｂの高さの差ΔＨａ、（第２図）は約１．０ｍ＋＋
＊。

第２と第３のエリア３３ｂ、３３ｃの高さの差ΔＨｂｏ
は約０．５ｍｍである。各エリア３３ａ〜３３ｃのそれ
ぞれはフラット面となっている。

第１図かられかるように、第１のエリア３３ａは凸部３
１に対向しており、第２のエリア３３ｂは溝部３５に対
向している。また、第３のエリア３３ｃは、壁３４およ
びそれから伸びる下表面部分３６に対向している。第１
と第２のエリア３３ａ、３３ｂの境界Ｂａｂ（第２図）
は凸部３１の側面３１ａと整列しており、第２と第３の
エリア３３ｂ、３３ｃの境界Ｂｂｅは壁３４の側面３４
ａと整列している。凸部３１が円柱状であり、溝部３５
および壁３４がリング状であることに対応して、第１の
エリア３３ａは円形であり、第２と第３のエリア３３ｂ
、３３ｃはリング形である。外部カソード電極３０は、
円柱状の銅ブロックの切削によって得ることが可能であ
る。

ＧＴＯ１００を外部機器に取付ける際には、外部機器の
カソード部材５１とアノード部材５２（第１図）の間に
このＧＴＯ１００を挿入する。

これらの部材５１．５２の表面５１ａ、５２ａはフラッ
トであるため、カソード部材５１の表面５１ａは第１の
エリア３３ａのみと接触する。したがって、第１のエリ
ア３３ａが外部カソード電極３０のポスト電極面に相当
する。これに対して、外部アノード電極３の下面３ａは
このような３段ステップ構造となっておらず、下面３ａ
の全体がポスト電極面として機能する。

第９図の従来のＧＴＯ２００と同様に、部材５１．５２
を介して大きな圧力を加えた状態でＧＴｏｌｏｏが使用
される。このとき、第４図に模式的に示すように、部材
５１自身はその外周部で変形するが、その変形が溝部３
５に伝わることはない。それは、第２と第３のエリア３
３ｂ、３３ｃが部材５１と接触していないからである。

このため、第２図の皿バネ４２によるゲート導電体１３
への付勢力は変化せず、半導体エレメント１のゲート特
性は安定した状態で維持される。また、温度補償板１１
を介した凸部３１とカソード電極１０にとの間の圧力分
布も空間的に均一である。したがって、これらの界面に
おける接触抵抗も空間的に均一であり、半導体エレメン
ト１が不均一な電流分布による発熱で破壊されてしまう
こともない。

このように、この実施例のＧＴＯｌｏｏでは、外部カソ
ード電極３０の形状の改良によって、従来のＧＴＯ２０
０で生じていたトラブルを有効に防止可能である。

ところで、第１図の実施例において外部カソード電極３
０の上面３３を２段ステップ構造にせず、３段ステップ
構造にしているのは次のような理由による。すなわち、
外部機器のカソード部材５１と第２のエリア３３ｂとの
接触を防止するためには、外部カソード電極３０の上面
３３のうち、第１のエリア３３ａ以外のエリアの高さは
低ければ低いほど良い。ところが、第２のエリア３３ｂ
をあまり低くすると、溝部３５と第２のエリア３３ｂと
の間の領域３７ｂ（第２図）の肉厚がかなり減少してし
まう。ところが、この領域３７ｂは溝部３５付近の強度
維持や変形防止に重要な箇所であるため、このような領
域３７ｂの肉厚の減少は避けることが望ましい。このた
め、好ましくは、第２のエリア３３ｂの高さは著しく低
くせず、高低差ΔＨａｂは、部材５１と第２のエリア３
３ｂとの接触が防止できる最小限度またはその近傍の値
としておく。

他方、第３のエリア３３ｃの下方には溝部３５は存在し
ていない。したがって、第３のエリア３３ｃの高さは第
２のエリア３３ｂの高さよりも低くすることが可能であ
る。また、第４図に示されているように部材５１の変形
はその外縁部に向かうほど大きくなるため、第３のエリ
ア３３ｃの高さを第２のエリア３３ｂよりもさらに低く
することは、部材５１との接触防止において特に効果が
ある。

以上の理由によって、この実施例の３段ステップ構造は
、この発明において特に好ましい態様となっている。

次に、この発明の他の実施例について述べる。

第５図に部分拡大断面図として示した外部カソード電極
６０では、周縁部３２の上面の全体が第２のエリア３３
ｂとなっている。外部機器のカソード部祠５１の変形が
比較的小さい場合などは、このような２段ステップ構成
でも周縁部３２とカソード部材５１との接触は防止可能
である。また、カソード部材５１が周縁部３２に若干接
触したとしても、それによって周縁部３２に加わる曲げ
モメントはわずかである。

第６図の外部カソード電極７０では、第１と第２のエリ
ア３３ａ、３３ｂの境界Ｂａｂが、凸部３１の側面３１
ａの位置からずれており、第２のエリア３３ｂは溝部３
５の一部分に対向している。

このような構成においては溝部３５への曲げモーメント
が生ずるが、その量は従来の外部ゲート電極２０（第９
図）よりも小さい。境界Ｂａｂは側面３１ａと整列する
ことが望ましいが、第６図に示すような変形もこの発明
の範囲に含まれる。

第７図の外部カソード電極８０では、第１のエリア３３
ａよりも高低差ΔＨだけ低いエリア６３Ｃが、斜面６３
ｂを介して第１のエリア３３ａに連続している。この発
明による外部カソード電極においては、ステップ構造の
みでなく、スロープを有する構造も利用可能である。

第８図は他の実施例である外部カソード電極９０の断面
図である。この外部カソード電極９０は、第１図の半導
体エレメント１とは異なるタイプの半導体エレメント１
ａと組合わせて使用される。

この半導体エレメント１ａでは、半導体基板２の上面の
中央部分にカソード電極１０に１が設けられているほか
、ゲート電極１０Ｇの外側にもカソード電極１０に２が
設けられている。そして、これに対応して外部カソード
電極９０は、中央の凸部９２とリング状の外周部９４と
が連結部９３によって一体に連結された形状をしている
。

連結部９３の下方の空間はリング状の溝部４５となって
おり、この溝部４５の内側面には絶縁シート１２．１２
ａが取付けられている。そして、この溝部４５内には皿
バネ４２が収容されており、リング状のゲート導電体１
３はこの皿バネ４２によって下方へ付勢される。また、
外周部９４の下面には、温度補償板１１ａが取付けられ
ている。

さらに、外周部９４の一部分に形成した切り欠き（図示
せず）に挿通された外部ゲート電極６がゲート導電体１
３にロウ付けされている。凸部９２および周縁部９４の
それぞれの下面は半導体基板２上のカソード電極１０Ｋ
　　、ｌ０Ｋ２に対向する位置にあり、ゲート導電体１
３の下面はゲート電極１０Ｇに対向する位置にある。外
部カソード電極９０は破線矢印で示すように半導体ニレ
メン）１ａ上に載置され、外力によって半導体エレメン
ト１ａに接触する。

このようなタイプの外部カソード電極９０において、そ
の上面９１は、第１〜第３のエリア９１ａ〜９ＩＣを有
するステップ構造とされている。

第１のエリア９１ａは凸部９２に対向しており、第２の
エリア９１ｂは溝部４５に対向している。

また、第３のエリア９１ｃは外周部９４の上面となって
いる。そして、第１と第２のエリア９１ａ。

９１Ｃは同一の高さにあり、第２のエリア９１ｂはこれ
らよりも低い高さとされている。すなわち、この外部カ
ソード電極９０では、温度補償板１１ａを介して外周部
９４をカソード電極１０に２へと加圧接触しなければな
らないため、第３のエリア９１ｃを外部機器のカソード
部材と接触可能とし、第２のエリア９１ｂのみがそのカ
ソード部材と非接触になるようにしている。

すなわち、半導体基板上のカソード電極とゲート電極と
の配置関係にかかわらず、この発明は適用可能である。

また、この発明はＧＴＯだけでなく、他のサイリスタや
トランジスタなど、制御電極を有する半導体装置全般に
適用できる。

〔発明の効果〕

以上説明したように、請求項１記載の半導体装置におい
ては、外部主電極のうち制御導電体に対向する凹部に無
用の外力が加わらないように構成されているため、上記
凹部の変形が防止される。

このため、この凹部に収容されている弾性部材から制御
導電体に加わる力が外力によって変化することはなく、
制御導電体から制御電極へ伝わる圧力は安定している。

その結果、半導体エレメントの制御特性も安定Ｉ７てい
る。また、外部主電極と半導体エレメント中の主電極と
の間の接触抵抗も空間的に均一であり、半導体エレメン
トの熱的破壊も有効に防止できる。

また、請求項２記載の電極ブロックは上記外部主電極と
して利用可能な形状をしており、上記の利点を持つ半導
体装置の製造に有用である。

【図面の簡単な説明】

第１図はこの発明の一実施例である半導体装置の断面図
、第２図は第１図に示した半導体装置の部分拡大図、第
３図は実施例において外部カソード電極として使用され
る電極ブロックの斜視図、第４図は外力が加わった状態
における第１図の半導体装置の状態を模式的に示す図、
第５図から第７図は外部カソード電極の他の例を示す部
分拡大断面図、第８図はこの発明の他の実施例である半
導体装置の一部分を分解状態で示す断面図、第９図は従
来の半導体装置の断面図、第１０図は第９図の半導体装
置の部分拡大図、第１１図は外力が加わった状態におけ
る第９図の半導体装置の状態を模式的に示す図である。 図において、１００はゲートターンオフサイリスク、１
は半導体エレメント、２は半導体基板、３は外部アノー
ド電極、ＩＯＫはカソード電極、１０Ｇはゲート電極、
１０Ａはアノード電極、１３はゲート導電体、３０は外
部カソード電極、３１は凸部、３３ａ〜３３ｃは第１〜
第３のエリア、３５は溝部（凹部）、４２は皿バネ（弾
性部材）である。 なお、各図中同一符号は同一または相当部分を示す。

Claims (2)

【特許請求の範囲】
1. （１）加圧接触型の半導体装置であって、 （ａ）半導体基板の第１の主面の第１と第２の領域上に
   第１の主電極と制御電極とがそれぞれ設けられるととも
   に、前記半導体基板の第２の主面上に第２の主電極が設
   けられた半導体エレメントと、 （ｂ）互いに対向する第１と第２の表面を有し、前記第
   １の表面が凸部と凹部とを備え、前記凸部が前記第１の
   主電極に電気的に接触するとともに前記凹部が前記制御
   電極に対向するような位置関係で前記半導体エレメント
   上に配置された第１の外部主電極と、 （ｃ）前記制御電極上に配置され、前記凹部内に設けた
   弾性部材によって前記制御電極上へ付勢された制御導電
   体と、 （ｄ）前記第２の主電極上に配置されて前記第２の主電
   極と電気的に接触する第２の外部主電極とを備え、 前記第１の外部主電極の前記第２の表面が、前記第１の
   表面の前記凸部に対向する第１のエリアと、前記凹部の
   少なくとも一部に対向する第２のエリアとを有し、 前記第２のエリアの高さを、前記第１のエリアの高さよ
   りも低くしてあることを特徴とする半導体装置。
2. （２）第１と第２の電極が一主面上に選択的に形成され
   た半導体基板上に配置され、外部からの圧力によって前
   記第１の電極と電気的に接触する電極ブロックであって
   、 （ａ）凸部と凹部とを有し、前記半導体基板上に前記電
   極ブロックが配置されたときに前記凸部が前記第１の電
   極に電気的に接触するとともに前記凹部が前記第２の電
   極に対向するように、前記凸部と凹部との相互位置関係
   が定められた第１の表面と、 （ｂ）前記第１の表面の反対側に存在し、かつ前記凸部
   に対向する第１のエリアと前記凹部の少なくとも一部に
   対向する第２のエリアとを有する第２の表面とを備え、 前記第２のエリアの高さを前記第１のエリアの高さより
   も低くしてあることを特徴とする電極ブロック。