JPH0744267B2 - ゲートターンオフサイリスタの製造方法 - Google Patents
ゲートターンオフサイリスタの製造方法Info
- Publication number
- JPH0744267B2 JPH0744267B2 JP7099987A JP7099987A JPH0744267B2 JP H0744267 B2 JPH0744267 B2 JP H0744267B2 JP 7099987 A JP7099987 A JP 7099987A JP 7099987 A JP7099987 A JP 7099987A JP H0744267 B2 JPH0744267 B2 JP H0744267B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gto
- gate
- surge absorber
- surface portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000006096 absorbing agent Substances 0.000 claims description 24
- 238000005530 etching Methods 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 5
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 10
- 230000015556 catabolic process Effects 0.000 description 7
- 230000003321 amplification Effects 0.000 description 6
- 238000003199 nucleic acid amplification method Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Landscapes
- Thyristors (AREA)
Description
【発明の詳細な説明】 A.産業上の利用分野 この発明はゲートターンオフサイリスタの製造方法に関
する。
する。
B.発明の概要 この発明は、ゲート・カソード間に接続しているサージ
アブソーバー素子の構成と主ゲートターンオフサイリス
タの構成に改良を加えたゲートターンオフサイリスタ
（以下GTO素子と略称する）の製造方法において GTO素子のゲート・カソード間に接続しているサージア
ブソーバー素子を同一ウエハー上に形成するとともにN5
層表面部と、N5層とP2層接合表面部が露出するように選
択エピタキシヤル成長によつてP2 -層をP2層に形成する
とともに選択エピタキシヤル成長をさせなかつた前記表
面部をエツチング処理によつて一定の深さの環状溝に形
成したことにより、 GTO素子の遮断耐量を低下することなくサージアブソー
バー素子の耐圧を任意に制御できるようにしたものであ
る。
アブソーバー素子の構成と主ゲートターンオフサイリス
タの構成に改良を加えたゲートターンオフサイリスタ
（以下GTO素子と略称する）の製造方法において GTO素子のゲート・カソード間に接続しているサージア
ブソーバー素子を同一ウエハー上に形成するとともにN5
層表面部と、N5層とP2層接合表面部が露出するように選
択エピタキシヤル成長によつてP2 -層をP2層に形成する
とともに選択エピタキシヤル成長をさせなかつた前記表
面部をエツチング処理によつて一定の深さの環状溝に形
成したことにより、 GTO素子の遮断耐量を低下することなくサージアブソー
バー素子の耐圧を任意に制御できるようにしたものであ
る。
C.従来の技術 第５図は増幅ゲートを有するGTO素子の構成説明図で、
第５図において、主GTO部１はP1N1P2N2から構成され、
増幅GTO部２はP1N1P2N3から構成される。３は主GTO部１
のカソード電極、４は主GTO部１のゲート電極、５は増
幅GTO部２のカソード電極で、このカソード電極５は主G
TO部１のゲート電極４と接続体６により接続される。７
は増幅GTO部２のゲート電極である。図中、Ｇはゲート
端子、Ｋはカソード端子である。
第５図において、主GTO部１はP1N1P2N2から構成され、
増幅GTO部２はP1N1P2N3から構成される。３は主GTO部１
のカソード電極、４は主GTO部１のゲート電極、５は増
幅GTO部２のカソード電極で、このカソード電極５は主G
TO部１のゲート電極４と接続体６により接続される。７
は増幅GTO部２のゲート電極である。図中、Ｇはゲート
端子、Ｋはカソード端子である。
８はゲート電流を主GTO部１へ直接流さない増幅GTO部２
のみに流すためのダイオード、９は増幅GTO部２にバイ
アスを与えるツエナーダイオードで、このツエナーダイ
オード９とダイオード８との直列体は接続体６と増幅GT
O部２のゲート電極７間に接続される。10は増幅GTO部２
のオン電流を主GTO部１のカソードヘ流さずに確実に主G
TO部１のゲートへ流すためのダイオード、11はゲート回
路の配線などによりインダクタンス分に蓄えられたエネ
ルギーを吸収するサージアブソーバー素子のツエナーダ
イオードである。前記ダイオード10とツエナーダイオー
ド11の直列体は接続体６とカソード電極３との間に接続
される。
のみに流すためのダイオード、９は増幅GTO部２にバイ
アスを与えるツエナーダイオードで、このツエナーダイ
オード９とダイオード８との直列体は接続体６と増幅GT
O部２のゲート電極７間に接続される。10は増幅GTO部２
のオン電流を主GTO部１のカソードヘ流さずに確実に主G
TO部１のゲートへ流すためのダイオード、11はゲート回
路の配線などによりインダクタンス分に蓄えられたエネ
ルギーを吸収するサージアブソーバー素子のツエナーダ
イオードである。前記ダイオード10とツエナーダイオー
ド11の直列体は接続体６とカソード電極３との間に接続
される。
第６図は第５図の電気回路図で、図中Ａはアノード端子
である。
である。
上記第５図のように構成された埋込みゲート形GTO素子
ではゲートオフ電圧として60Vの電圧値を通常印加して
いる。ところが、GTO素子のターンオフ時にはゲートG,
カソードＫ間には60V以上の過電圧が印加されてしまう
場合がある。この過電圧の発生原因はゲート回路の配線
等によりインダクタンス分に蓄えられたエネルギーのた
めであることが知られている。このため、GTO素子では
ゲートＧ、カソードＫ間の耐圧は120V程度まで充分耐え
られるように設定されているけれども、その耐圧以上の
過電圧が印加されるとゲートＧとカソードＫ間の接合が
破壊されてしまう。そこで、過電圧がゲートＧとカソー
ドＫ間に発生したときツエナーダイオード11が動作し
て、過電圧分が吸収され、破壊が阻止されるようになつ
ている。
ではゲートオフ電圧として60Vの電圧値を通常印加して
いる。ところが、GTO素子のターンオフ時にはゲートG,
カソードＫ間には60V以上の過電圧が印加されてしまう
場合がある。この過電圧の発生原因はゲート回路の配線
等によりインダクタンス分に蓄えられたエネルギーのた
めであることが知られている。このため、GTO素子では
ゲートＧ、カソードＫ間の耐圧は120V程度まで充分耐え
られるように設定されているけれども、その耐圧以上の
過電圧が印加されるとゲートＧとカソードＫ間の接合が
破壊されてしまう。そこで、過電圧がゲートＧとカソー
ドＫ間に発生したときツエナーダイオード11が動作し
て、過電圧分が吸収され、破壊が阻止されるようになつ
ている。
D.発明が解決しようとする問題点 ところが、サージアブソーバー素子であるツエナーダイ
オード11は外部接続する構成をとつているので次のよう
な問題が発生する。
オード11は外部接続する構成をとつているので次のよう
な問題が発生する。
（１） サージアブソーバー素子を外部接続するため
に、配線のインダクタンスからサージが生じたアブソー
バーとしての機能を低下させてしまう。
に、配線のインダクタンスからサージが生じたアブソー
バーとしての機能を低下させてしまう。
（２） 外部接続するため、その配線がケース内でシヨ
ートする等のおそれがある。
ートする等のおそれがある。
（３） サージアブソーバー素子を外部接続することで
ケース構造が複雑となる。
ケース構造が複雑となる。
（４） ケースを組み立てる際の工数が多くなる。
（５） ケース内にダイオード等を収容するためにケー
スが大形化する。
スが大形化する。
（６） GTO素子自体にダイオード，ツエナーダイオー
ドを接続するため、その接続部の不良等により歩留りが
低下する。
ドを接続するため、その接続部の不良等により歩留りが
低下する。
（７） 上記した各問題を解決するために、サージアブ
ソーバー素子を同一ウエハー上に形成することが考えら
れるようになつて来た。この１つとしては同一ウエハー
上にツエナー電圧を得るように構成したものが考えられ
ている。ところが、このような構成にするとGTO素子の
遮断電流を妨げてしまう新たな問題が生じる。
ソーバー素子を同一ウエハー上に形成することが考えら
れるようになつて来た。この１つとしては同一ウエハー
上にツエナー電圧を得るように構成したものが考えられ
ている。ところが、このような構成にするとGTO素子の
遮断電流を妨げてしまう新たな問題が生じる。
E.問題点を解決するための手段 この発明は、前記P+低抵抗層が形成されるP2層表面に独
立したN5層を形成し、このN5層表面部と、N5層とP2層と
の接合表面部が露出するように、選択エピタキシヤル成
長によつてP2層の表面濃度よりは不純物濃度の少ないP2
-層を形成するとともに、前記選択エピタキシヤル成長
させなかつた前記表面部をエツチング処理によつて一定
深さの環状溝に形成し、前記N2層をP2 -層に形成すると
ともにP2 -層の外周表面部にP2 +層を形成し、このP2 +層
とP2 -層に形成されるカソードN2層とを電気的に接続
し、同じウエハー上にサージアブソーバー部を形成した
ものである。
立したN5層を形成し、このN5層表面部と、N5層とP2層と
の接合表面部が露出するように、選択エピタキシヤル成
長によつてP2層の表面濃度よりは不純物濃度の少ないP2
-層を形成するとともに、前記選択エピタキシヤル成長
させなかつた前記表面部をエツチング処理によつて一定
深さの環状溝に形成し、前記N2層をP2 -層に形成すると
ともにP2 -層の外周表面部にP2 +層を形成し、このP2 +層
とP2 -層に形成されるカソードN2層とを電気的に接続
し、同じウエハー上にサージアブソーバー部を形成した
ものである。
F.作用 選択エピタキシヤル成長によつてN5層表面部と,N5層とP
2層表面部にP2 -層を形成しなかつた両表面部をエツチン
グ処理して一定の深さの環状溝に形成したので、サージ
アブソーバーのツエナー電圧を任意に制御できる。
2層表面部にP2 -層を形成しなかつた両表面部をエツチン
グ処理して一定の深さの環状溝に形成したので、サージ
アブソーバーのツエナー電圧を任意に制御できる。
G.実施例 以下図面を参照してこの発明の一実施例を説明するに第
５図と同一部分は同一符号を付して述べる。
５図と同一部分は同一符号を付して述べる。
第１図において、まずオリジナルウエハーN1にガリウム
拡散を行いP1,P2層を形成する。このときのウエハーN1
としては４×1013〔Atoms cm-3〕厚さ400μｍのものを
使用し、P2の表面濃度は1.8×1017から6.0×1017〔Atom
s cm-3〕、深さ30μｍとした。なお、シート抵抗は120
Ω程度になるようにした。
拡散を行いP1,P2層を形成する。このときのウエハーN1
としては４×1013〔Atoms cm-3〕厚さ400μｍのものを
使用し、P2の表面濃度は1.8×1017から6.0×1017〔Atom
s cm-3〕、深さ30μｍとした。なお、シート抵抗は120
Ω程度になるようにした。
次にP2層にリン拡散を行いN5層を形成する。このときN5
層の表面濃度は1018〔Atoms cm-3〕で、拡散深さ15.5μ
ｍとした。N5層の形成後、P2層にボロン拡散を行い濃度
1019以上〔Atoms cm-3〕のP+層の埋込ゲートを形成す
る。P+層形成後、P2層表面上にN5層表面部と、N5層とP2
層との接合表面部が露出するように選択エピタキシヤル
成長を行つてP2 -層を形成する。これには、N5層とP2層
の接合表面上に酸化膜を形成し、この酸化膜をマスクと
して酸化膜の無い部分のみにエピタキシヤルを選択的に
成長させる。P2 -層の表面濃度は10-15〔Atoms cm-3〕
で、厚さ30μｍである。P2 -層の表面にオーミツク層P+,
P2 +とカソードN2,N3層を形成する。N2,N3層の表面濃度
は４×1019〔Atoms cm-3〕で、深さ８μｍである。
層の表面濃度は1018〔Atoms cm-3〕で、拡散深さ15.5μ
ｍとした。N5層の形成後、P2層にボロン拡散を行い濃度
1019以上〔Atoms cm-3〕のP+層の埋込ゲートを形成す
る。P+層形成後、P2層表面上にN5層表面部と、N5層とP2
層との接合表面部が露出するように選択エピタキシヤル
成長を行つてP2 -層を形成する。これには、N5層とP2層
の接合表面上に酸化膜を形成し、この酸化膜をマスクと
して酸化膜の無い部分のみにエピタキシヤルを選択的に
成長させる。P2 -層の表面濃度は10-15〔Atoms cm-3〕
で、厚さ30μｍである。P2 -層の表面にオーミツク層P+,
P2 +とカソードN2,N3層を形成する。N2,N3層の表面濃度
は４×1019〔Atoms cm-3〕で、深さ８μｍである。
上記のようにP2 +層にP+,N2,N3層を形成してGTO素子とし
た後、前記選択エピタキシヤル成長させなかつた部分
（N5層表面部と、N5層とP2層との接合表面部）をエッチ
ング処理して、そのエッチング処理時の拡散深さを深く
する環状溝14を形成する。
た後、前記選択エピタキシヤル成長させなかつた部分
（N5層表面部と、N5層とP2層との接合表面部）をエッチ
ング処理して、そのエッチング処理時の拡散深さを深く
する環状溝14を形成する。
このエツチング処理の深さによりサージアブソーバー部
13のブレークダウン電圧（ツエナー電圧）を任意に変え
ることができる。例えばこの電圧を70V程度に設計する
にはエツチングされた表面不純物濃度でP2層エツチング
表面が1017程度になるようにエツチングする。第２図は
主GTO部とN5層部分の正味の不純物濃度分布特性図であ
る。
13のブレークダウン電圧（ツエナー電圧）を任意に変え
ることができる。例えばこの電圧を70V程度に設計する
にはエツチングされた表面不純物濃度でP2層エツチング
表面が1017程度になるようにエツチングする。第２図は
主GTO部とN5層部分の正味の不純物濃度分布特性図であ
る。
12はサージアブソーバー部13の補助電極で、この補助電
極12はカソード電極３に接続される。第３図Ａはサージ
アブソーバー部13の要部の拡大図であり、第３図Ｂはサ
ージアブソーバ部13の等価回路図で、サージアブソーバ
ー部13には高抵抗Ｒ（分流抵抗）が並列接続されてい
る。このようにして形成したサージアブソーバー部13の
ブレークダウンの動作は第４図に示すような特性となつ
た。この第４図において、微分抵抗の高い領域は高抵抗
Ｒに依存され、微分抵抗の低い領域はN5P2接合がブレー
クダウンする。このときのブレークダウン電圧は前述し
たように約70Vである。つまり、N5層を形成したことに
よりゲートＧとカソードＫ間は70Vまでしか印加されな
くなり、ターンオフ時に生じるサージからゲートG,カソ
ードＫ接合を保護することができる。
極12はカソード電極３に接続される。第３図Ａはサージ
アブソーバー部13の要部の拡大図であり、第３図Ｂはサ
ージアブソーバ部13の等価回路図で、サージアブソーバ
ー部13には高抵抗Ｒ（分流抵抗）が並列接続されてい
る。このようにして形成したサージアブソーバー部13の
ブレークダウンの動作は第４図に示すような特性となつ
た。この第４図において、微分抵抗の高い領域は高抵抗
Ｒに依存され、微分抵抗の低い領域はN5P2接合がブレー
クダウンする。このときのブレークダウン電圧は前述し
たように約70Vである。つまり、N5層を形成したことに
よりゲートＧとカソードＫ間は70Vまでしか印加されな
くなり、ターンオフ時に生じるサージからゲートG,カソ
ードＫ接合を保護することができる。
上記のようにして形成されたGTO素子ではエツチング処
理の深さ（環状溝14の深さ）によりツエナー電圧が決定
されるが、この場合、エツチング処理の拡散深さを深く
することによつて第３図Ａに示した分流抵抗Ｒは大きく
なる。しかし、GTO素子のN1P2接合で決定されるＡ−Ｋ
間耐圧が低下してしまうので、Ａ−Ｋ間耐圧を考慮した
深さとしなければならない。
理の深さ（環状溝14の深さ）によりツエナー電圧が決定
されるが、この場合、エツチング処理の拡散深さを深く
することによつて第３図Ａに示した分流抵抗Ｒは大きく
なる。しかし、GTO素子のN1P2接合で決定されるＡ−Ｋ
間耐圧が低下してしまうので、Ａ−Ｋ間耐圧を考慮した
深さとしなければならない。
H.発明の効果 以上述べたように、この発明によれば、サージアブソー
バー部を同一ウエハー上に形成するとともにN5層表面部
と、N5層とP2層接合表面部が露出するように選択エピタ
キシヤル成長によつてP2 -層に形成するとともにその成
長をさせなかつた表面部をエツチング処理によつて一定
の深さの環状溝に形成したので、GTO素子の遮断能力を
向上させることができるとともにツエナー電圧も高くで
きるようになる。また、上記の他にサージアブソーバー
素子の外部接続配線が不要となり、配線から侵入するサ
ージがなくなる利点がある。さらに、配線が不要となる
ので、配線のシヨートや断線が生じる可能性を大幅に軽
減でき、かつケース構造が簡単になる。この他、外部接
続部品がなくなるため、素子の信頼性が向上し、かつ組
み立ても簡単になる等の優れた効果がある。
バー部を同一ウエハー上に形成するとともにN5層表面部
と、N5層とP2層接合表面部が露出するように選択エピタ
キシヤル成長によつてP2 -層に形成するとともにその成
長をさせなかつた表面部をエツチング処理によつて一定
の深さの環状溝に形成したので、GTO素子の遮断能力を
向上させることができるとともにツエナー電圧も高くで
きるようになる。また、上記の他にサージアブソーバー
素子の外部接続配線が不要となり、配線から侵入するサ
ージがなくなる利点がある。さらに、配線が不要となる
ので、配線のシヨートや断線が生じる可能性を大幅に軽
減でき、かつケース構造が簡単になる。この他、外部接
続部品がなくなるため、素子の信頼性が向上し、かつ組
み立ても簡単になる等の優れた効果がある。
第１図はこの発明の一実施例を示す構成図、第２図は主
GTO部とN5層部分の正味の不純物濃度分布特性図、第３
図A,Bはサージアブソーバ部の拡大図及び等価回路図、
第４図はサージアブソーバー部のブレークダウン特性
図、第５図は従来例を示す構成図、第６図は第５図の電
気的な回路図である。 １……主GTO部、２……増幅GTO部、３……主GTO部カソ
ード電極、４……増幅GTO部ゲート電極、５……増幅GTO
部カソード電極、６……接続体、７……増幅GTO部ゲー
ト電極、12……サージアブソーバー電極、13……サージ
アブソーバー部、14……環状溝、Ｇ……ゲート、Ｋ……
カソード、Ａ……アノード、Ｒ……分流抵抗。
GTO部とN5層部分の正味の不純物濃度分布特性図、第３
図A,Bはサージアブソーバ部の拡大図及び等価回路図、
第４図はサージアブソーバー部のブレークダウン特性
図、第５図は従来例を示す構成図、第６図は第５図の電
気的な回路図である。 １……主GTO部、２……増幅GTO部、３……主GTO部カソ
ード電極、４……増幅GTO部ゲート電極、５……増幅GTO
部カソード電極、６……接続体、７……増幅GTO部ゲー
ト電極、12……サージアブソーバー電極、13……サージ
アブソーバー部、14……環状溝、Ｇ……ゲート、Ｋ……
カソード、Ａ……アノード、Ｒ……分流抵抗。
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/74 Ｐ ３０１
Claims (1)
- 【請求項１】P1N1P2N2の４層からなり、P2にP+低抵抗層
を埋込ことによってP1N1P2N2に流れる電流をオン、オフ
制御させるように構成された半導体素子の製造方法にお
いて、 前記P+低抵抗層が形成されるP2層表面に独立したN5層を
形成した後に、このN5層表面部と、N5層とP2層との接合
表面部が露出するように、選択エピタキシャル成長によ
ってP2層の表面濃度よりは不純物濃度の少ないP2 -層を
形成するとともに、前記選択エピタキシャル成長させな
かった前記表面部をエッチング処理によって一定深さの
環状溝に形成した後、前記P2 -層にN2層を形成するとと
もに、そのP2 -層の外周表面部にP2 +層を形成し、その
後、P2 +層とP2 -層に形成されるカソードN2層とを電気的
に接続し、同じウエハー上にサージアブソーバー部を形
成したことを特徴とするデートターンオフサイリスタの
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7099987A JPH0744267B2 (ja) | 1987-03-25 | 1987-03-25 | ゲートターンオフサイリスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7099987A JPH0744267B2 (ja) | 1987-03-25 | 1987-03-25 | ゲートターンオフサイリスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63236361A JPS63236361A (ja) | 1988-10-03 |
| JPH0744267B2 true JPH0744267B2 (ja) | 1995-05-15 |
Family
ID=13447768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7099987A Expired - Lifetime JPH0744267B2 (ja) | 1987-03-25 | 1987-03-25 | ゲートターンオフサイリスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0744267B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5821112A (en) * | 1996-10-04 | 1998-10-13 | Botto; Willism S. | Biological odor metabolizing compositions and methods of use |
-
1987
- 1987-03-25 JP JP7099987A patent/JPH0744267B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63236361A (ja) | 1988-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0526084A1 (en) | Insulated gate bipolar transistor and method of fabricating same | |
| JPH07130963A (ja) | モノリシック集積回路と保護装置 | |
| JPH0864812A (ja) | 過電圧保護半導体スイッチ | |
| US4692787A (en) | Programmable read-only-memory element with polycrystalline silicon layer | |
| JPH049378B2 (ja) | ||
| JPH0744267B2 (ja) | ゲートターンオフサイリスタの製造方法 | |
| JPS6097659A (ja) | 半導体集積回路 | |
| US4357621A (en) | Reverse conducting thyristor with specific resistor structures between main cathode and amplifying, reverse conducting portions | |
| JPS5916413B2 (ja) | 半導体装置 | |
| JP2526960B2 (ja) | 導電変調型ｍｏｓｆｅｔ | |
| JPH0888326A (ja) | 半導体装置の静電気保護構造 | |
| JPS60194564A (ja) | 逆導通ゲ−トタ−ンオフサイリスタ装置 | |
| JP3387622B2 (ja) | 半導体装置の保護回路 | |
| JPH06350032A (ja) | 半導体装置の配線構体 | |
| JPS5988872A (ja) | 半導体集積回路装置 | |
| JPS6399569A (ja) | ゲ−トタ−ンオフサイリスタ | |
| JP3128958B2 (ja) | 半導体集積回路 | |
| JPS6156458A (ja) | 半導体装置 | |
| JPH04350974A (ja) | 半導体装置 | |
| JPS63152173A (ja) | ゲ−トタ−ンオフサイリスタ | |
| JPS6223465B2 (ja) | ||
| JPH025309B2 (ja) | ||
| JPH0368537B2 (ja) | ||
| JPS60103658A (ja) | 半導体集積回路 | |
| JPS621260B2 (ja) |