JPS63169117A - 電流パルス発生回路 - Google Patents
電流パルス発生回路Info
- Publication number
- JPS63169117A JPS63169117A JP62323635A JP32363587A JPS63169117A JP S63169117 A JPS63169117 A JP S63169117A JP 62323635 A JP62323635 A JP 62323635A JP 32363587 A JP32363587 A JP 32363587A JP S63169117 A JPS63169117 A JP S63169117A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- supply voltage
- vcc
- voltage generator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 14
- 239000000758 substrate Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/04—Shaping pulses by increasing duration; by decreasing duration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/28—Modifications for introducing a time delay before switching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/603—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors with coupled emitters
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
- Amplifiers (AREA)
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は電流パルス発生回路、特にバイポーラ型の技術
を用いて個別の電源と共にモノリシック集積装置に用い
得る極めて短い幅の電流パルスを発生する回路に関する
ものである。
を用いて個別の電源と共にモノリシック集積装置に用い
得る極めて短い幅の電流パルスを発生する回路に関する
ものである。
一般に、モノリシック集積装置に通常用いられるパルス
発生回路はコンデンサを具えその充放電を、スイッチと
して作用しカットオフ（非導通）状態から導通状態に又
はその逆に状態が切り替わるトランジスタによって制御
し得るようにしている。
発生回路はコンデンサを具えその充放電を、スイッチと
して作用しカットオフ（非導通）状態から導通状態に又
はその逆に状態が切り替わるトランジスタによって制御
し得るようにしている。
導通状態ではトランジスタが飽和状態で作動してこの導
通状態が正確に規定されるようになる。
通状態が正確に規定されるようになる。
これらパルス発生回路の代表的な例はＴＤＡ ７２７２
型のモノリシック集積装置に組み込まれている。
型のモノリシック集積装置に組み込まれている。
パルス発生回路の構成素子を通常のように設計する場合
にはμＳ領域の幅の電流パルスを得る事ができる。
にはμＳ領域の幅の電流パルスを得る事ができる。
例えば電話交換機の構成素子及び加入者電話回線間のイ
ンターフエイ°ス回路のような電話と共に用いるモノリ
シック集積回路の最近の例では２つの個別の電圧供給源
、即ちほぼ５０Ｖの電圧及びほぼ５ｖの低電圧を同時に
有する集積装置に既知のパルス発生回路を挿入する問題
が生じる。
ンターフエイ°ス回路のような電話と共に用いるモノリ
シック集積回路の最近の例では２つの個別の電圧供給源
、即ちほぼ５０Ｖの電圧及びほぼ５ｖの低電圧を同時に
有する集積装置に既知のパルス発生回路を挿入する問題
が生じる。
これら装置では集積回路の半導体材料の基板が基準電位
に対してほぼ一５０Ｖにバイアスしているため低電圧が
供給される回路素子のパルス発生回路のトランジスタが
飽和し従来の分離装置に関係無く供給電流が著しく吸収
され従って基板を経て放電され消費電力の問題が生じて
来るようになる。基板を流れる電流の損失を防止する技
術及び回路装置は占有集積面積が著しく増大し、電話回
路の要求とは逆に動作速度が減少するようになる。
に対してほぼ一５０Ｖにバイアスしているため低電圧が
供給される回路素子のパルス発生回路のトランジスタが
飽和し従来の分離装置に関係無く供給電流が著しく吸収
され従って基板を経て放電され消費電力の問題が生じて
来るようになる。基板を流れる電流の損失を防止する技
術及び回路装置は占有集積面積が著しく増大し、電話回
路の要求とは逆に動作速度が減少するようになる。
本発明の目的は既知の回路に対し広範囲に適用し得、か
つバイポーラ型の技術を用いてモノリシックに集積化し
得る極めて幅の狭い電流パルスを発生する回路を提供せ
んとするにある。
つバイポーラ型の技術を用いてモノリシックに集積化し
得る極めて幅の狭い電流パルスを発生する回路を提供せ
んとするにある。
本発明は各々が第１及び第２端子並びに制御端子を有す
る第１導電型の第１及び第２トランジスタを具え、第１
トランジスタの第１端子及び第２トランジスタの第１端
子を同一の電流発生器を経て供給電圧発生器の第１端子
に接続し、第１トランジスタの第２端子を供給電圧発生
器の第２端子に接続し、第１トランジスタの制御端子及
び第２トランジスタの制御端子によって第１及び第２入
力端子を夫々形成するようにした電流パルス発生回路に
おいて、各々が第１及び第２端子並びに制御端子を有す
る前記第１導電型とは逆の第２導電型の第３トランジス
タ、第４トランジスタ及び第５トランジスタを具え、第
３トランジスタの第１端子は第１抵抗を経て前記供給電
圧発生器の第２端子に接続すると共に第１ダイオードを
経て第一４トランジスタの第１端子に接続し、更に第２
抵抗を経て第５トランジスタの第１端子に接続し、第３
トランジスタの第２端子は第２ダイオードを経て第２ト
ランジスタの第２端子に接続すると共に第５トランジス
タの制御端子に接続し、更に第４トランジスタの制御端
子にも直接接続し、第３トランジスタの制御端子は第３
抵抗を経て第５トランジスタの第１端子に接続すると共
にコンデンサを経て供給電圧発生器の第２端子に接続し
、第５トランジスタの第２端子を供給電圧発生器の第１
端子に接続し、第４トランジスタの第２端子によって回
路の出力端子を構成するようにしたことを特徴とする。
る第１導電型の第１及び第２トランジスタを具え、第１
トランジスタの第１端子及び第２トランジスタの第１端
子を同一の電流発生器を経て供給電圧発生器の第１端子
に接続し、第１トランジスタの第２端子を供給電圧発生
器の第２端子に接続し、第１トランジスタの制御端子及
び第２トランジスタの制御端子によって第１及び第２入
力端子を夫々形成するようにした電流パルス発生回路に
おいて、各々が第１及び第２端子並びに制御端子を有す
る前記第１導電型とは逆の第２導電型の第３トランジス
タ、第４トランジスタ及び第５トランジスタを具え、第
３トランジスタの第１端子は第１抵抗を経て前記供給電
圧発生器の第２端子に接続すると共に第１ダイオードを
経て第一４トランジスタの第１端子に接続し、更に第２
抵抗を経て第５トランジスタの第１端子に接続し、第３
トランジスタの第２端子は第２ダイオードを経て第２ト
ランジスタの第２端子に接続すると共に第５トランジス
タの制御端子に接続し、更に第４トランジスタの制御端
子にも直接接続し、第３トランジスタの制御端子は第３
抵抗を経て第５トランジスタの第１端子に接続すると共
にコンデンサを経て供給電圧発生器の第２端子に接続し
、第５トランジスタの第２端子を供給電圧発生器の第１
端子に接続し、第４トランジスタの第２端子によって回
路の出力端子を構成するようにしたことを特徴とする。
図面につき本発明を説明する。
第１図及び第２図において、同一部分には同一符号を付
して示す。
して示す。
第１図に示す本発明電流パルス発生回路はｐｎｐ型の第
１及び第２バイポーラトランジスタＴ１及びＴ２を設け
、そのリミッタ端子を双方とも定電流発生器Ａ１を経て
供給電圧発生器の正端子子Ｖｃｃに接続する。
１及び第２バイポーラトランジスタＴ１及びＴ２を設け
、そのリミッタ端子を双方とも定電流発生器Ａ１を経て
供給電圧発生器の正端子子Ｖｃｃに接続する。
トランジスタＴ１のベース端子及びトランジスタＴ２の
ベース端子によって夫々回路の第１及び第２入力端子Ｉ
Ｎ及びＩＮ’を構成する。
ベース端子によって夫々回路の第１及び第２入力端子Ｉ
Ｎ及びＩＮ’を構成する。
トランジスタＴ１のコレクタ端子を供給電圧発生器の負
端子−Ｖｃｃに接続する。
端子−Ｖｃｃに接続する。
又、本例回路には各々がｎｐｎ型の第３バイポーラトラ
ンジスタＴ３、第４バイポーラトランジスタＴ４、第５
バイポーラトランジスタＴ５及び第６バイボーラトラン
ジスタＴ６並びに第１ダイオードＤＩ及び第２ダイオー
ドＤ２を設ける。
ンジスタＴ３、第４バイポーラトランジスタＴ４、第５
バイポーラトランジスタＴ５及び第６バイボーラトラン
ジスタＴ６並びに第１ダイオードＤＩ及び第２ダイオー
ドＤ２を設ける。
トランジスタＴ３のエミッタ端子を、第１抵抗Ｒ１を経
て電源負端子−Ｖｃｃに接続し、第１ダイオードＤ１を
経てトランジスタＴ４のエミッタ端子に接続し、第２抵
抗Ｒ２を経てトランジスタＴ５のエミッタ端子に接続し
、かつトランジスタＴ６のベース端子に直接接続する。
て電源負端子−Ｖｃｃに接続し、第１ダイオードＤ１を
経てトランジスタＴ４のエミッタ端子に接続し、第２抵
抗Ｒ２を経てトランジスタＴ５のエミッタ端子に接続し
、かつトランジスタＴ６のベース端子に直接接続する。
トランジスタＴ３のコレクタ端子をダイオードＤ２を経
てトランジスタＴ２のコレクタ端子及びトランジスタＴ
５のベース端子の双方に接続すると共にトランジスタＴ
４のベース端子及びトランジスタＴ６のコレクタ端子に
接続する。 。
てトランジスタＴ２のコレクタ端子及びトランジスタＴ
５のベース端子の双方に接続すると共にトランジスタＴ
４のベース端子及びトランジスタＴ６のコレクタ端子に
接続する。 。
トランジスタＴ３のベース端子を第３ダイオードＲ３Ｇ
経てトランジスタＴ５のエミッタ端子に接続すると共に
コンデンサＣ１を経て電源負端子−Ｖｃｃに接続する。
経てトランジスタＴ５のエミッタ端子に接続すると共に
コンデンサＣ１を経て電源負端子−Ｖｃｃに接続する。
トランジスタＴ６のエミッタ端子を電源負端子−Ｖｃｃ
に接続し、トランジスタＴ５のコレクタ端子を電源正端
子＋Ｖｃｃに接続する。
に接続し、トランジスタＴ５のコレクタ端子を電源正端
子＋Ｖｃｃに接続する。
トランジスタＴ４のコレクタ端子によって回路の出力端
子を構成する。
子を構成する。
上述した回路の作動を従来の使用に対して説明する。
トランジスタＴ２のベース端子を代表的には１゜２Ｖの
基準電圧源に接続し、基準電圧値を含む２つの値開を変
動する矩形波状の電圧信号をトランジスタＴ１のベース
端子に供給する。低い値の電圧値からの信号の立ち上が
り縁では初期導通状態にあるトランジスタＴ１はカット
オフ状態となり、あらかじめカットオフ状態にあるトラ
ンジスタＴ２は導通を開始する。
基準電圧源に接続し、基準電圧値を含む２つの値開を変
動する矩形波状の電圧信号をトランジスタＴ１のベース
端子に供給する。低い値の電圧値からの信号の立ち上が
り縁では初期導通状態にあるトランジスタＴ１はカット
オフ状態となり、あらかじめカットオフ状態にあるトラ
ンジスタＴ２は導通を開始する。
従ってトランジスＴ２のコレクタ電流はトランジスタＴ
５のベースに直接流れ始めると共にダイオードＤ２を経
てトランジスタＴ４のベースに流れるようになり、これ
によりこれらトランジスタを導通するようになる。
５のベースに直接流れ始めると共にダイオードＤ２を経
てトランジスタＴ４のベースに流れるようになり、これ
によりこれらトランジスタを導通するようになる。
トランジスタＴ４のエミッタ電流はダイオードＤ１を経
てトランジスタＴ６のベースに流れてその導通を開始し
、このトランジスタＴ６によって定電流発生器ＡＩによ
り発生した電流をトランジスタＴ２及びダイオードＤ２
を経て吸収し始める。
てトランジスタＴ６のベースに流れてその導通を開始し
、このトランジスタＴ６によって定電流発生器ＡＩによ
り発生した電流をトランジスタＴ２及びダイオードＤ２
を経て吸収し始める。
これがため抵抗Ｒ１を流れる電流の値がｖ０６／Ｒ１に
等しくなり、ここにＶＢＥ６ はトランジスタＴ６のベ
ース−エミッタ電圧とする。この電流値によって出力端
子ＯＵＴに接続された負荷（図示せず）に対しトランジ
スタＴ４により発生した電流パルスの振幅を決めるよう
にする。ダイオードＤ１を流れる電流は抵抗Ｒ２を流れ
る無視し得る電流よりも小さいため導通状態にあるトラ
ンジスタＴ６の電圧ｖｍＥｇにより抵抗Ｒ１で設定され
た電流に等しくなる。
等しくなり、ここにＶＢＥ６ はトランジスタＴ６のベ
ース−エミッタ電圧とする。この電流値によって出力端
子ＯＵＴに接続された負荷（図示せず）に対しトランジ
スタＴ４により発生した電流パルスの振幅を決めるよう
にする。ダイオードＤ１を流れる電流は抵抗Ｒ２を流れ
る無視し得る電流よりも小さいため導通状態にあるトラ
ンジスタＴ６の電圧ｖｍＥｇにより抵抗Ｒ１で設定され
た電流に等しくなる。
初期放電状態にあるコンデンサＣ１によってトランジス
タＴ３の即時導通を防止し得るようにする。
タＴ３の即時導通を防止し得るようにする。
しかし、コンデンサＣ１は、トランジスタＴ５のエミッ
タ端子に供給される電圧の値にほぼ等しい値に指数関数
的に向かうその端子の電圧で抵抗Ｒ３を流れる電流によ
り直ちに充電を開始する。
タ端子に供給される電圧の値にほぼ等しい値に指数関数
的に向かうその端子の電圧で抵抗Ｒ３を流れる電流によ
り直ちに充電を開始する。
このトランジスタＴ５のエミッタ端子に供給される電圧
の値はトランジスタＴ４及びＴ６のベース−エミッタ電
圧とダイオードＤＩの接合電圧との和にほぼ等しい。
の値はトランジスタＴ４及びＴ６のベース−エミッタ電
圧とダイオードＤＩの接合電圧との和にほぼ等しい。
コンデンサＣ１の端子の電圧が導通状態にあるバイポー
ラトランジスタのベース−エミッタ電圧の２倍に等しい
値に到達すると直ちにトランジスタＴ３が導通を開始し
、ダイオードＤ２を流れる電流の前部を吸収することに
よってトランジスタＴ４をカットオフせしめるようにす
る。又トランジスタＴ６によってトランジスタＴ４のベ
ースの電荷を更に流出し得るようにする。トランジスタ
Ｔ３の、カットオフ状態から完全な導通状態へのスイッ
チング過渡は、このトランジスタのベース−エミッタ電
圧の迅速な変化を防止するコンデンサＣ１が存在するに
もかかわらず極めて迅速となる。
ラトランジスタのベース−エミッタ電圧の２倍に等しい
値に到達すると直ちにトランジスタＴ３が導通を開始し
、ダイオードＤ２を流れる電流の前部を吸収することに
よってトランジスタＴ４をカットオフせしめるようにす
る。又トランジスタＴ６によってトランジスタＴ４のベ
ースの電荷を更に流出し得るようにする。トランジスタ
Ｔ３の、カットオフ状態から完全な導通状態へのスイッ
チング過渡は、このトランジスタのベース−エミッタ電
圧の迅速な変化を防止するコンデンサＣ１が存在するに
もかかわらず極めて迅速となる。
トランジスタＴ３の導通過渡中トランジスタＴ６は十分
に導通し続け、しかもトランジスタＴ１のカットオフ過
渡を開始し、これによりダイオードＤＩに電流が流れる
のを減少せしめるようにする。
に導通し続け、しかもトランジスタＴ１のカットオフ過
渡を開始し、これによりダイオードＤＩに電流が流れる
のを減少せしめるようにする。
実際上、抵抗Ｒ１を流れる電流は抵抗自体の両端のベー
ス−エミッタ電圧に等しい電圧を設定するトランジスタ
Ｔ６の導通状態に対して一定に保持する必要があるため
、トランジスタＴ３は、トランジスタＴ４により供給さ
れる電流の減少に対してエミッタ電流を増大せしめるよ
うにする。かようにしてトランジスタＴ３の導通開始及
びトランジスタＴ４のカットオフの双方を両トランジス
タ間に生じる正帰還により加速し得るようにする。
ス−エミッタ電圧に等しい電圧を設定するトランジスタ
Ｔ６の導通状態に対して一定に保持する必要があるため
、トランジスタＴ３は、トランジスタＴ４により供給さ
れる電流の減少に対してエミッタ電流を増大せしめるよ
うにする。かようにしてトランジスタＴ３の導通開始及
びトランジスタＴ４のカットオフの双方を両トランジス
タ間に生じる正帰還により加速し得るようにする。
このトランジスタ対はその密接な接続のためそのスイッ
チングが迅速となり、これにより回路に極めて幅狭のパ
ルスが発生し得るようになる。
チングが迅速となり、これにより回路に極めて幅狭のパ
ルスが発生し得るようになる。
図面から明らかなように、入力信号の前縁及びトランジ
スタＴ３が導通し始める瞬時間の時間遅れはコンデンサ
Ｃ１の容量と抵抗Ｒ３との積にほぼ等しい。従って短期
間の電流パルスは本発明回路を具える半導体装置のモノ
リシック集積化の要求に一致させ得るようにする。その
理由は抵抗値及び容量値は小さくする必要が有るからで
ある。
スタＴ３が導通し始める瞬時間の時間遅れはコンデンサ
Ｃ１の容量と抵抗Ｒ３との積にほぼ等しい。従って短期
間の電流パルスは本発明回路を具える半導体装置のモノ
リシック集積化の要求に一致させ得るようにする。その
理由は抵抗値及び容量値は小さくする必要が有るからで
ある。
トランジスタＴ１の再導通及びトランジスタＴ２のカッ
トオフにより入力信号の次の前縁まで回路の他のトラン
ジス汐の全部をカットオフ状態とする場合にはトランジ
スタＴ４がカットオフすると共にトランジスタＴ３及び
Ｔ５が導通する回路の状態は入力信号の次の後縁まで継
続するようになる。トランジスタＴ４がカットオフ状態
に有り、かつ抵抗Ｒ１及びＲ３と共にコンデンサＣ１を
放電するようにする場合には抵抗Ｒ２を適宜設計してト
ランジスタＴ５をバイアスして、入力信号により更に他
の前縁を供給する場合には回路が初期状態となるように
する。
トオフにより入力信号の次の前縁まで回路の他のトラン
ジス汐の全部をカットオフ状態とする場合にはトランジ
スタＴ４がカットオフすると共にトランジスタＴ３及び
Ｔ５が導通する回路の状態は入力信号の次の後縁まで継
続するようになる。トランジスタＴ４がカットオフ状態
に有り、かつ抵抗Ｒ１及びＲ３と共にコンデンサＣ１を
放電するようにする場合には抵抗Ｒ２を適宜設計してト
ランジスタＴ５をバイアスして、入力信号により更に他
の前縁を供給する場合には回路が初期状態となるように
する。
トランジスタＴ６は回路の作動にたいしては本質的に必
要なものではない。その理由はその機能によって必要な
用途で電流パルスの振幅を調整するからである。
要なものではない。その理由はその機能によって必要な
用途で電流パルスの振幅を調整するからである。
かかる理由に対し回路をトランジスタＴ６を用いる事な
く、従って関連する接続を用いる事なく、構成すること
もできる。
く、従って関連する接続を用いる事なく、構成すること
もできる。
回路にトランジスタＴ６を設ける場合には抵抗Ｒ１を適
宜設計してトランジスタＴ３の導通開始によりトランジ
スタＴ６をカットオフ状態とするがこれはこのカットオ
フによっても回路の正しい作動には不可欠のものではな
い。これがため図面から明らかなように矩形波状の信号
をトランジスタＴＩのベース端子に供給する場合には人
力信号の前縁に相当する一連のパルスを出力側に得るこ
とができる。
宜設計してトランジスタＴ３の導通開始によりトランジ
スタＴ６をカットオフ状態とするがこれはこのカットオ
フによっても回路の正しい作動には不可欠のものではな
い。これがため図面から明らかなように矩形波状の信号
をトランジスタＴＩのベース端子に供給する場合には人
力信号の前縁に相当する一連のパルスを出力側に得るこ
とができる。
しかし、信号をトランジスタＴ２のベース端子に供給す
ると共にトランジスタＴ１のベース端子を基準電圧源に
接続する場合には入力信号の後縁に相当する一連の出力
パルスが得られるようになる。
ると共にトランジスタＴ１のベース端子を基準電圧源に
接続する場合には入力信号の後縁に相当する一連の出力
パルスが得られるようになる。
第１図に示す本発明回路によって、その回路素子を通常
のように設計する場合には１００ｎＳ以下の極めて幅狭
の予定振幅の電流パルスを発生させることができる。
のように設計する場合には１００ｎＳ以下の極めて幅狭
の予定振幅の電流パルスを発生させることができる。
回路に設けられているトランジスタは飽和状態で作動せ
ず、従って電話型のデュアル給電線を設けた集積装置に
も完全に適用することができる。
ず、従って電話型のデュアル給電線を設けた集積装置に
も完全に適用することができる。
本発明回路の他の例を第２図に示す。
第１図と比較した所から明らかなように、本例ではトラ
ンジスタＴ５及びダイオードＤ２を省略する。即ちトラ
ンジスタＴ２のコレクタ端子をトランジスタＴ４のベー
ス端子に直接接続すると共にトランジスタＴ３のコレク
タ端子に接続し、更に、トランジスタＴ６のコレクタ端
子並びに抵抗Ｒ２及びＲ３にも接続する。
ンジスタＴ５及びダイオードＤ２を省略する。即ちトラ
ンジスタＴ２のコレクタ端子をトランジスタＴ４のベー
ス端子に直接接続すると共にトランジスタＴ３のコレク
タ端子に接続し、更に、トランジスタＴ６のコレクタ端
子並びに抵抗Ｒ２及びＲ３にも接続する。
しかし、この簡単な回路においては定電流発生器Ａ１に
より発生した電流の値をトランジスタＴ３を導通開始せ
しめるに十分な程度まで高くする必要がある。その理由
はコンデンサＣ１が充電を開始すると共にその両端の電
圧が十分高くなると定電流発生器Ａ１により発生した電
流の大部分が抵抗Ｒ３に流れるようになるからである。
より発生した電流の値をトランジスタＴ３を導通開始せ
しめるに十分な程度まで高くする必要がある。その理由
はコンデンサＣ１が充電を開始すると共にその両端の電
圧が十分高くなると定電流発生器Ａ１により発生した電
流の大部分が抵抗Ｒ３に流れるようになるからである。
この場合、トランジスタＴ５は回路の正しい作動にはさ
ほど重要ではなく、パルスの振幅を調整するものである
。
ほど重要ではなく、パルスの振幅を調整するものである
。
本発明は上述した例にのみ限定されるものではなく、要
旨を変更する事なく幾多の変更を加えることができる。
旨を変更する事なく幾多の変更を加えることができる。
例えば、バイポーラトランジスタの導電型を変換するこ
とが出来、又トランジスタとして電解効果トランジスタ
を用いることができる。
とが出来、又トランジスタとして電解効果トランジスタ
を用いることができる。
第１図は本発明電流パルス発生回路の１例を示す回路図
、 第２図は本発明電流パルス発生回路の変更例を示す回路
図である。 ＴＩ−Ｔ６・・・トランジスタ Ｄｉ、 Ｄ２・・・ダイオード Ｃ１・・・コンデンサ Ａ１・・・定電流発生器特
許出願人 ニスジーニス・マイクロエレットロニ
カ暑ニス・ピー拳エー
、 第２図は本発明電流パルス発生回路の変更例を示す回路
図である。 ＴＩ−Ｔ６・・・トランジスタ Ｄｉ、 Ｄ２・・・ダイオード Ｃ１・・・コンデンサ Ａ１・・・定電流発生器特
許出願人 ニスジーニス・マイクロエレットロニ
カ暑ニス・ピー拳エー
Claims (1)
- 【特許請求の範囲】 １、各々が第１及び第２端子並びに制御端子を有する第
１導電型の第１及び第２トランジスタ（Ｔ１）及び（Ｔ
２）を具え、第１トランジスタ（Ｔ１）の第１端子及び
第２トランジスタ（Ｔ２）の第１端子を同一の電流発生
器（Ａ１）を経て供給電圧発生器の第１端子（＋Ｖｃｃ
）に接続し、第１トランジスタ（Ｔ１）の第２端子を供
給電圧発生器の第２端子（−Ｖｃｃ）に接続し、第１ト
ランジスタ（Ｔ１）の制御端子及び第２トランジスタ（
Ｔ２）の制御端子によって第１及び第２入力端子（ＩＮ
）及び（ＩＮ′）を夫々形成するようにした電流パルス
発生回路において、各々が第１及び第２端子並びに制御
端子を有する前記第１導電型とは逆の第２導電型の第３
トランジスタ（Ｔ３）、第４トランジスタ（Ｔ４）及び
第５トランジスタ（Ｔ５）を具え、第３トランジスタ（
Ｔ３）の第１端子は第１抵抗（Ｒ１）を経て前記供給電
圧発生器の第２端子（−Ｖｃｃ）に接続すると共に第１
ダイオード（Ｄ１）を経て第４トランジスタ（Ｔ４）の
第１端子に接続し、更に第２抵抗（Ｒ２）を経て第５ト
ランジスタ（Ｔ５）の第１端子に接続し、第３トランジ
スタ（Ｔ３）の第２端子は第２ダイオード（Ｄ２）を経
て第２トランジスタ（Ｔ２）の第２端子に接続すると共
に第５トランジスタ（Ｔ５）の制御端子に接続し、 更に第４トランジスタ（Ｔ４）の制御端子にも直接接続
し、第３トランジスタ（Ｔ３）の制御端子は第３抵抗（
Ｒ３）を経て第５トランジスタ（Ｔ５）の第１端子に接
続すると共にコンデンサ（Ｃ１）を経て供給電圧発生器
の第２端子（−Ｖｃｃ）に接続し、第５トランジスタ（
Ｔ５）の第２端子を供給電圧発生器の第１端子（＋Ｖｃ
ｃ）に接続し、第４トランジスタ（Ｔ４）の第２端子に
よって回路の出力端子を構成するようにしたことを特徴
とする電流パルス発生回路。 ２、第２導電型の追加のトランジスタ（Ｔ６）を具え、
その第１端子を供給電圧発生器の第２端子（−Ｖｃｃ）
に接続し、第２端子を第３トランジスタ（Ｔ３）の第２
端子に接続し、制御端子を第３トランジスタ（Ｔ３）の
第１端子に夫々接続するようにしたことを特徴とする特
許請求の範囲第１項に記載の電流パルス発生回路。 ３、各々が第１及び第２端子並びに制御端子を有する第
１導電型の第１及び第２トランジスタ（Ｔ１）及び（Ｔ
２）を具え、第１トランジスタ（Ｔｉ）の第１端子及び
第２トランジスタ（Ｔ２）の第１端子を同一の電流発生
器（Ａ１）を経て供給電圧発生器の第１端子（＋Ｖｃｃ
）に接続し、第１トランジスタ（Ｔ１）の第２端子を供
給電圧発生器の第２端子（−Ｖｃｃ）に接続し、第１ト
ランジスタ（Ｔ１）の制御端子及び第２トランジスタ（
Ｔ２）の制御端子によって第１及び第２入力端子（ＩＮ
）及び（ＩＮ′）を夫々形成するようにした電流パルス
発生回路において、各々が第１及び第２端子並びに制御
端子を有する前記第１導電型とは逆の第２導電型の第３
トランジスタ（Ｔ３）及び第４トランジスタ（Ｔ４）を
具え、第３トランジスタ（Ｔ３）の第１端子を第１抵抗
（Ｒ１）を経て供給電圧発生器の第２端子（−Ｖｃｃ）
に、ダイオード（Ｄ１）を経て第４トランジスタ（Ｔ４
）の第１端子に接続し、更に第２抵抗（Ｔ２）を経て第
２トランジスタ（Ｔ２）の第２端子に接続し、第３トラ
ンジスタ（Ｔ３）の第２端子を第２トランジスタ（Ｔ２
）の第２端子に接続すると共に第４トランジスタ（Ｔ４
）の制御端子に接続し、第３トランジスタ（Ｔ３）の制
御端子を第３抵抗（Ｒ３）を経て第２トランジスタ（Ｔ
２）の第２端子に接続すると共にコンデンサ（Ｃ１）を
経て供給電圧発生器の第２端子（−Ｖｃｃ）に接続し、
第４トランジスタ（Ｔ４）の第２端子によって回路の出
力端子（ＯＵＴ）を構成するようにした事を特徴とする
電流パルス発生回路。 ４、第２導電型の追加のトランジスタ（Ｔ６）を具え、
その第１端子を供給電圧発生器の第２端子（−Ｖｃｃ）
に接続し、第２端子を第３トランジスタ（Ｔ３）の第２
端子に接続し、制御端子を第３トランジスタ（Ｔ３）の
第１端子に夫々接続するようにしたことを特徴とする特
許請求の範囲第３項に記載の電流パルス発生回路。 ５、前記トランジスタをバイポーラトランジスタとし、
その各々の第１端子、第２端子及び制御端子を夫々エミ
ッタ、コレクタ及びベースとしたことを特徴とする特許
請求の範囲第１項に記載の電流パルス発生回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT8622799A IT1213431B (it) | 1986-12-22 | 1986-12-22 | Circuito, integrabile monoliticamente, generatore di impulsi di corrente aventi durata brevissima. |
| IT22799A/86 | 1986-12-22 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63169117A true JPS63169117A (ja) | 1988-07-13 |
Family
ID=11200555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62323635A Pending JPS63169117A (ja) | 1986-12-22 | 1987-12-21 | 電流パルス発生回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4843253A (ja) |
| EP (1) | EP0272924B1 (ja) |
| JP (1) | JPS63169117A (ja) |
| KR (1) | KR880008528A (ja) |
| DE (1) | DE3774252D1 (ja) |
| IT (1) | IT1213431B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2650134B1 (fr) * | 1989-07-19 | 1994-09-16 | Matra Communication | Generateur d'impulsions fines |
| EP1528679B1 (de) * | 2003-09-26 | 2014-01-15 | Krohne Messtechnik Gmbh & Co. Kg | Elektrischer Impulsgenerator und Verfahren zum Erzeugen von kurzen elektrischen Impulsen |
| DE10351116B4 (de) * | 2003-11-03 | 2007-11-29 | Infineon Technologies Ag | Frequenzgenerator |
| RU179088U1 (ru) * | 2017-11-15 | 2018-04-26 | Федеральное государственное бюджетное учреждение науки Физико-технический институт им. А.Ф. Иоффе Российской академии наук | Генератор высоковольтных разрядов в воде |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3126490A (en) * | 1964-03-24 | High current pulse driver using darlington circuit | ||
| US3383524A (en) * | 1965-10-21 | 1968-05-14 | Nasa Usa | Solid state pulse generator with constant output width, for variable input width, in nanosecond range |
| JPS564905A (en) * | 1979-06-27 | 1981-01-19 | Toshiba Corp | Voltage-current converting circuit |
| JPS60694A (ja) * | 1983-06-15 | 1985-01-05 | Hitachi Ltd | 半導体メモリ |
| IT1214616B (it) * | 1985-06-19 | 1990-01-18 | Ates Componenti Elettron | Circuito di commutazione, integrabile monoliticamente, ad elevato rendimento. |
-
1986
- 1986-12-22 IT IT8622799A patent/IT1213431B/it active
-
1987
- 1987-12-15 US US07/134,308 patent/US4843253A/en not_active Expired - Lifetime
- 1987-12-21 JP JP62323635A patent/JPS63169117A/ja active Pending
- 1987-12-21 KR KR870014649A patent/KR880008528A/ko not_active Withdrawn
- 1987-12-22 EP EP87311334A patent/EP0272924B1/en not_active Expired - Lifetime
- 1987-12-22 DE DE8787311334T patent/DE3774252D1/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0272924A2 (en) | 1988-06-29 |
| US4843253A (en) | 1989-06-27 |
| EP0272924B1 (en) | 1991-10-30 |
| EP0272924A3 (en) | 1989-12-06 |
| IT1213431B (it) | 1989-12-20 |
| KR880008528A (ko) | 1988-08-31 |
| IT8622799A0 (it) | 1986-12-22 |
| DE3774252D1 (de) | 1991-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4948991A (en) | Load controlled ECL transient driver | |
| JPH04287519A (ja) | 交流結合相補形プル・アップ及びプル・ダウン回路 | |
| US4549151A (en) | Pulse width modulator circuit with thermal breakdown prevention | |
| US5831473A (en) | Reference voltage generating circuit capable of suppressing spurious voltage | |
| JPH0287819A (ja) | ＢｉＣＭＯＳ論理回路 | |
| US4002931A (en) | Integrated circuit bipolar bootstrap driver | |
| KR960016010B1 (ko) | 지연-펄스 발생기 | |
| US4883975A (en) | Schmitt trigger circuit | |
| JPH07235868A (ja) | 電流バッファ回路 | |
| US4001723A (en) | Oscillator circuits | |
| US4843253A (en) | Monolithically integratable circuit for the generation of extremely short duration current pulses | |
| US4140926A (en) | Inverted transistor circuits for monolithic integrated circuit application | |
| US4897566A (en) | Bipolar transistor logic circuit | |
| JPH0752836B2 (ja) | 負の内部接地電圧グリッチを補償する方法と回路 | |
| US5319251A (en) | Circuit arrangement for generating a switching pulse from a square-wave signal | |
| JPH0669141B2 (ja) | 入力回路 | |
| JP3250169B2 (ja) | バイポーラトランジスタとして構成される第１スイツチング素子を有するスイツチ | |
| US4947058A (en) | TTL current sinking circuit with transient performance enhancement during output transition from high to low | |
| JPH0720059B2 (ja) | トランジスタ回路 | |
| KR100452176B1 (ko) | 전류원-숏회로 | |
| JP2586601B2 (ja) | カレントミラー回路 | |
| KR930006692Y1 (ko) | 쇼트키 다이오드를 이용한 스위칭 시간 단축회로 | |
| US6992521B2 (en) | Switch in bipolar technology | |
| JPH0245378B2 (ja) | ||
| JPH0744401B2 (ja) | フローティング電源アンプ |