JPH0744457A - 並列処理装置 - Google Patents

Abstract

(57)【要約】 【構成】 プロセサから主記憶装置にアクセス要求が入
力されると、このアクセス要求についてページフォルト
が発生しているかどうか、ページテーブル２４を参照す
ることによって判別される。そして、ページフォルトが
発生していない場合には、主記憶装置１６内のメモリ２
６とアクセスし、データの書き込みまたは読み出しを行
う。一方、ページフォルトが発生している場合には、２
次記憶装置に対してデータを読み出すよう要求し、読み
出されるまでの間このアクセス要求が要求退避部３４に
退避される。そして、後続のアクセス要求が退避された
アクセス要求に先行して処理される。 【効果】 ページフォルトが発生した場合、後続のアク
セス要求が先に処理されるので、効率的にアクセス要求
を処理することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、並列処理装置に関
し、特にたとえば、複数のプロセサと複数の主記憶装置
とを通信網で結合しかつ主記憶装置のそれぞれに２次記
憶装置を接続した、並列処理装置に関する。

【０００２】

【従来の技術】従来の並列処理装置としては、主記憶装
置に２次記憶装置を接続しメモリを仮想化することによ
って、記憶容量を増大させるものがあった。

【０００３】

【発明が解決しようとする課題】しかし、このような従
来の並列処理装置では、プロセサから仮想メモリをアク
セスする場合に目的とするデータが主記憶装置内にある
場合（ページフォルトが発生しない場合）は、データへ
のアクセス時間はほぼメモリへのアクセス時間となり、
せいぜい１マイクロ秒以下の時間で処理することができ
るが、目的とするデータが主記憶装置内にない場合（ペ
ージフォルトが発生した場合）には、２次記憶装置への
アクセスが必要となり、処理にミリ秒単位の時間が必要
となっていた。

【０００４】したがって、先行するアクセス要求にペー
ジフォルトが発生した場合、後続のアクセス要求の処理
が遅くなり、効率が悪くなるという問題があった。それ
ゆえに、この発明の主たる目的は、効率的にアクセス要
求を処理することができる、並列処理装置を提供するこ
とである。

【０００５】

【課題を解決するための手段】この発明は、複数のプロ
セサと複数の主記憶装置とを通信網で結合しかつ主記憶
装置のそれぞれに２次記憶装置を接続した並列処理装置
において、主記憶装置は要求退避部を有し、該当の主記
憶装置にデータが存在しないアクセス要求があったとき
そのアクセス要求を要求退避部に退避させ、後続のアク
セス要求を処理するようにしたことを特徴とする、並列
処理装置である。

【０００６】

【作用】プロセサから主記憶装置にアクセス要求が入力
されると、このアクセス要求に係るデータについてペー
ジフォルトが発生しているかどうか、たとえばページテ
ーブルを参照することによって判別される。そして、ペ
ージフォルトが発生していない場合には、即座に主記憶
装置のメモリにアクセスし、これによってデータの書き
込みまたは読み出しが行われる。一方、ページフォルト
が発生している場合には、２次記憶装置に対してデータ
を読み出すよう要求し、読み出されるまでの期間このア
クセス要求が要求退避部に退避される。そして、ページ
フォルトが発生していない後続のアクセス要求が、退避
されたアクセス要求に先行して処理される。

【０００７】

【発明の効果】この発明によれば、先行するアクセス要
求にページフォルトが発生した場合、後続のアクセス要
求が先に処理されるので、効率的にアクセス要求を処理
することができる。この発明の上述の目的，その他の目
的，特徴および利点は、図面を参照して行う以下の実施
例の詳細な説明から一層明らかとなろう。

【０００８】

【実施例】図１を参照して、この実施例の並列処理装置
１０は、複数のプロセサ１２を含み、これらのプロセサ
１２が結合網１４を介して複数の主記憶装置１６と接続
される。また、それぞれの主記憶装置１６には、２次記
憶装置１８が接続される。図２からわかるように、主記
憶装置１６には、要求入力部２０が設けられ、これにプ
ロセサ１２からのアクセス要求が入力される。このアク
セス要求は、その後アドレス変換部２２に引き渡され、
ページテーブル２４を参照してアクセス要求の仮想アド
レスが物理アドレスに変換するなどの処理がなされる。
すなわち、要求するデータが主記憶装置１６内に存在す
る場合（ページフォルトが発生しない場合）には、メモ
リ２６のアドレスに変換され、変換されたアクセス要求
がメモリ要求部２８に引き渡される。これによって、ア
クセス要求がバス３０を介してメモリ２６に入力され、
メモリ２６内の所定のアドレスのデータについて読み出
しまたは書き込みが行われる。ここで、読み出しの場合
にはそのデータが、書き込みの場合には書き込みが終了
した旨のデータがデータ出力部３２を介して出力され
る。

【０００９】一方、アドレス変換部２２において、要求
するデータが主記憶装置１６内に存在しない（ページフ
ォルト）と判断されると、このアクセス要求は一旦要求
退避部３４に退避されるとともに、２次記憶装置１８に
対しデータの読み出し要求が出力される。データが読み
出される間は、後続のアクセス要求がアドレス変換部２
２で処理され、このアクセス要求のアドレスがメモリ２
６内にある場合には、これについての読み出しまたは書
き込みが行われる。メモリ２６へのデータの読み出しが
終了すると、要求退避部３４に退避されたアクセス要求
が再びアドレス変換部２２に入力され、ページテーブル
２４を参照してメモリ２６のアドレスに変換される。こ
れによって、このアクセス要求についてのデータの読み
出しまたは書き込みが行われ、所定のデータがデータ出
力部３２から出力される。

【００１０】このように、先行するアクセス要求につい
てページフォルトが発生した場合には、２次記憶装置１
８から所定のデータが読み出される間、このアクセス要
求が要求退避部３４に退避される。そして、後続のアク
セス要求が先に処理される。２次記憶装置１８からのデ
ータの読み出しが終了すると、要求退避部３４に退避さ
れたアクセス要求が処理される。このような動作は図３
に示すフロー図に従って達成される。

【００１１】これより、ページフォルトが発生している
アクセス要求の処理を待たずに後続のアクセス要求が処
理されるので、効率的にアクセス要求を処理することが
できる。

【図面の簡単な説明】

【図１】この発明の一実施例を示すブロック図である。

【図２】図１実施例の一部を示すブロック図である。

【図３】図１実施例の動作を示すフロー図である。

【符号の説明】

１０ …並列処理装置 １２ …プロセサ １４ …結合網 １６ …主記憶装置 １８ …２次記憶装置

Claims (1)

【特許請求の範囲】
1. 【請求項１】複数のプロセサと複数の主記憶装置とを通
   信網で結合しかつ前記主記憶装置のそれぞれに２次記憶
   装置を接続した並列処理装置において、 前記主記憶装置は要求退避部を有し、該当の主記憶装置
   にデータが存在しないアクセス要求があったときそのア
   クセス要求を前記要求退避部に退避させ、後続のアクセ
   ス要求を処理するようにしたことを特徴とする、並列処
   理装置。