JPH0744505B2 - ディジタル多重分離装置 - Google Patents
ディジタル多重分離装置Info
- Publication number
- JPH0744505B2 JPH0744505B2 JP25872089A JP25872089A JPH0744505B2 JP H0744505 B2 JPH0744505 B2 JP H0744505B2 JP 25872089 A JP25872089 A JP 25872089A JP 25872089 A JP25872089 A JP 25872089A JP H0744505 B2 JPH0744505 B2 JP H0744505B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- timing
- frequency
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000605 extraction Methods 0.000 claims description 37
- 238000006243 chemical reaction Methods 0.000 claims description 19
- 230000005540 biological transmission Effects 0.000 description 12
- 238000010897 surface acoustic wave method Methods 0.000 description 12
- 230000003287 optical effect Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000000284 extract Substances 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 230000001172 regenerating effect Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000032683 aging Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、PCM伝送系におけるディジタル端局装置の構
成に関するものであり、特に、Gb/s情報を伝送するディ
ジタル多重分離装置におけるタイミング抽出回路の実現
性の向上に関するものである。
成に関するものであり、特に、Gb/s情報を伝送するディ
ジタル多重分離装置におけるタイミング抽出回路の実現
性の向上に関するものである。
〔従来の技術〕 光伝送技術の進歩にともない、大容量／長距離伝送シス
テムの可能性として長波長帯の光デバイス／単一モード
ファイバを用いた超高速光伝送技術の検討が進められ、
特に画像，データ，音声の多種多様なサービスを行う広
帯域情報通信ネットワークの実現のためには、光伝送装
置の高速化，安定実用化が期待されつつある。
テムの可能性として長波長帯の光デバイス／単一モード
ファイバを用いた超高速光伝送技術の検討が進められ、
特に画像，データ，音声の多種多様なサービスを行う広
帯域情報通信ネットワークの実現のためには、光伝送装
置の高速化，安定実用化が期待されつつある。
このような広帯域情報通信ネットワークにおける基幹伝
送系の伝送容量としては、例えば時分割多重伝送系にお
いては数ギガビット／秒にも達し、その光送受信装置に
も広帯域／高速化が要求される。
送系の伝送容量としては、例えば時分割多重伝送系にお
いては数ギガビット／秒にも達し、その光送受信装置に
も広帯域／高速化が要求される。
通常、ディジタル端局装置には、再生中継装置と同様の
機能を有する送／受信伝送装置が備えられている（参
照：“Ｆ−400M方式端局中継装置の設計と特性”研究実
用化報告第32巻第３号（1983）Ｐ−23）。
機能を有する送／受信伝送装置が備えられている（参
照：“Ｆ−400M方式端局中継装置の設計と特性”研究実
用化報告第32巻第３号（1983）Ｐ−23）。
第２図に従来のディジタル端局受信装置の代表的な構成
を示す。直／並列変換機能として1:2変換を例とした。
伝送系から入力端子20を経て受信された受信信号は、受
信装置22において、通常の中間再生中継装置と同様にク
ロック信号の抽出と、そのクロック信号を用いて受信信
号の識別再生を行う。受信装置22は、受信信号を増幅す
る増幅器（アンプ）23と、等化した波形に対して正しい
識別を行わせるためにアイの中央の時点を与える役目を
持つタイミング抽出回路、一般にPCM伝送系の場合、伝
送された符号系列自体の中からタイミング成分を抽出す
るタイミング抽出回路24と、抽出されたクロック信号に
基づいて受信信号の識別再生を行う識別回路25とで構成
されている。
を示す。直／並列変換機能として1:2変換を例とした。
伝送系から入力端子20を経て受信された受信信号は、受
信装置22において、通常の中間再生中継装置と同様にク
ロック信号の抽出と、そのクロック信号を用いて受信信
号の識別再生を行う。受信装置22は、受信信号を増幅す
る増幅器（アンプ）23と、等化した波形に対して正しい
識別を行わせるためにアイの中央の時点を与える役目を
持つタイミング抽出回路、一般にPCM伝送系の場合、伝
送された符号系列自体の中からタイミング成分を抽出す
るタイミング抽出回路24と、抽出されたクロック信号に
基づいて受信信号の識別再生を行う識別回路25とで構成
されている。
受信装置22で識別再生されたデータおよび抽出されたク
ロック信号は、直／並列変換部26（“多重分離変換部”
とも言う）に入力される。直／並列変換部26では、受信
装置22より入力されたクロック信号を、1/2分周回路27
において1:2直／並列変換を行うために必要な1/2周期で
かつ位相が180゜ずれた２相のクロック信号に変換す
る。さらにこの２相のクロック信号は、直／並列変換を
行うラッチ回路28−1,28−２に各々供給される。
ロック信号は、直／並列変換部26（“多重分離変換部”
とも言う）に入力される。直／並列変換部26では、受信
装置22より入力されたクロック信号を、1/2分周回路27
において1:2直／並列変換を行うために必要な1/2周期で
かつ位相が180゜ずれた２相のクロック信号に変換す
る。さらにこの２相のクロック信号は、直／並列変換を
行うラッチ回路28−1,28−２に各々供給される。
一方、受信装置22の識別回路25で識別再生された受信信
号は、直／並列変換部26のラッチ回路28−1,28−２に２
分岐されて入力され、1/2分周回路27より供給されたク
ロック信号により、送信側で時分割多重された直列2CH
（チャンネル）信号のうち、それぞれ1CHをラッチして
各々の出力端子21−1,21−２に出力する。
号は、直／並列変換部26のラッチ回路28−1,28−２に２
分岐されて入力され、1/2分周回路27より供給されたク
ロック信号により、送信側で時分割多重された直列2CH
（チャンネル）信号のうち、それぞれ1CHをラッチして
各々の出力端子21−1,21−２に出力する。
第３図は従来のタイミング抽出回路のブロック構成図で
ある。入力信号の符号形式としてNRZ（ノン リターン
トゥ ゼロ）符号を仮定する。NRZ符号やバイポーラ
符号等はその信号自体タイミング成分を保有しないた
め、一般的に非線形タイミング抽出法によりタイミング
信号を抽出しクロック信号を生成する。
ある。入力信号の符号形式としてNRZ（ノン リターン
トゥ ゼロ）符号を仮定する。NRZ符号やバイポーラ
符号等はその信号自体タイミング成分を保有しないた
め、一般的に非線形タイミング抽出法によりタイミング
信号を抽出しクロック信号を生成する。
第３図において、入力端子30に入力されたNRZ信号は微
分回路32で符号変化点検出が行われ、両波整流回路33に
おいて両波整流をすることによりf0成分を抽出する。両
波整流回路33の出力信号はさらに共振回路（タイミング
タンク）に印加され、f0正弦波成分（クロック信号）を
抽出する。共振回路としては、タイミング偏差が重要な
特性として重視されるため、温度特性，経年変化，離調
等を考慮して比帯域Ｑを800程度に設計した弾性表面波
フィルタ（SAW）34が用いられる（参照：“表面波デバ
イスとその応用",日刊工業新聞社）。一方、入力信号の
符号形式がRZの場合、信号自体にクロック成分を有する
ため、入力されたRZ信号は直接弾性表面波フィルタ34に
印加して正弦波クロック信号を抽出する。
分回路32で符号変化点検出が行われ、両波整流回路33に
おいて両波整流をすることによりf0成分を抽出する。両
波整流回路33の出力信号はさらに共振回路（タイミング
タンク）に印加され、f0正弦波成分（クロック信号）を
抽出する。共振回路としては、タイミング偏差が重要な
特性として重視されるため、温度特性，経年変化，離調
等を考慮して比帯域Ｑを800程度に設計した弾性表面波
フィルタ（SAW）34が用いられる（参照：“表面波デバ
イスとその応用",日刊工業新聞社）。一方、入力信号の
符号形式がRZの場合、信号自体にクロック成分を有する
ため、入力されたRZ信号は直接弾性表面波フィルタ34に
印加して正弦波クロック信号を抽出する。
しかし、このような従来のディジタル多重分離装置で
は、受信装置において、高いＱを有するSAWフィルタを
用いデータ伝送速度に同期した周波数f0で抽出したクロ
ック信号を、直／並列変換部において1/Nに分周する信
号処理を行うため、クロック信号の特性に劣化を生じる
等の欠点を有していた。
は、受信装置において、高いＱを有するSAWフィルタを
用いデータ伝送速度に同期した周波数f0で抽出したクロ
ック信号を、直／並列変換部において1/Nに分周する信
号処理を行うため、クロック信号の特性に劣化を生じる
等の欠点を有していた。
また、受信装置におけるタイミング抽出回路、すなわち
タイミングタンクとして弾性表面波フィルタを用い、GH
z領域のf0成分のクロック信号を直接生成する形式で
は、弾性表面波フィルタの微細加工上の問題から使用で
きる周波数領域に限界が生じると共に、プロセス上の歩
留まりが低下するという問題があり、これを用いたPCM
信号受信器の生産性の低下にもつながるという欠点があ
った。
タイミングタンクとして弾性表面波フィルタを用い、GH
z領域のf0成分のクロック信号を直接生成する形式で
は、弾性表面波フィルタの微細加工上の問題から使用で
きる周波数領域に限界が生じると共に、プロセス上の歩
留まりが低下するという問題があり、これを用いたPCM
信号受信器の生産性の低下にもつながるという欠点があ
った。
すなわち、弾性表面波フィルタにおいて励振される表面
波の基本周波数ｆは、材料の表面波伝搬速度Ｖと電極ピ
ッチＬによって決まりｆ＝V/Lとなる。従って、励振周
波数がGHz領域の場合、一般的に表面波伝搬速度が３×1
03（m/s）であることから、電極幅が１μｍ以下のもの
を作成しなければならない。具体例として、4Gbpsの光
再生中継器に用いた弾性表面波フィルタの電極幅は、材
料として水晶基板を用いて0.2μｍ、電極長として400μ
ｍである（参照：“4Gbps光再生中継器の試作”電子情
報通信学会，昭和62年総合全国大会予稿集）。このよう
な電極幅を精度よく加工するためには、ホトエッチング
やレーザ加工等の加工技術では限界が生じるために、弾
性表面波フィルタの実現が困難となるとともに、Gbps領
域におけるPCM信号受信器のタイミング抽出回路が実現
できなくなるという大きな問題があった。
波の基本周波数ｆは、材料の表面波伝搬速度Ｖと電極ピ
ッチＬによって決まりｆ＝V/Lとなる。従って、励振周
波数がGHz領域の場合、一般的に表面波伝搬速度が３×1
03（m/s）であることから、電極幅が１μｍ以下のもの
を作成しなければならない。具体例として、4Gbpsの光
再生中継器に用いた弾性表面波フィルタの電極幅は、材
料として水晶基板を用いて0.2μｍ、電極長として400μ
ｍである（参照：“4Gbps光再生中継器の試作”電子情
報通信学会，昭和62年総合全国大会予稿集）。このよう
な電極幅を精度よく加工するためには、ホトエッチング
やレーザ加工等の加工技術では限界が生じるために、弾
性表面波フィルタの実現が困難となるとともに、Gbps領
域におけるPCM信号受信器のタイミング抽出回路が実現
できなくなるという大きな問題があった。
本発明の目的は、このような問題を解決したディジタル
多重分離装置を提供することにある。
多重分離装置を提供することにある。
本発明は、受信信号を識別再生しその信号をさらに直／
並列変換するディジタル多重分離装置において、 入力される前記受信信号から基本タイミング成分を抽出
する第１のタイミング抽出フィルタと、 前記第１のタイミング抽出フィルタの出力信号を1/Nに
分周する分周回路と、 前記分周回路の出力信号を一方の入力信号とし他方の入
力信号との論理和処理を行う論理和回路と、 前記論理和回路の出力信号から安定な1/N周波数のタイ
ミング信号を抽出する第２のタイミング抽出フィルタ
と、 前記第２のタイミング抽出フィルタで抽出された1/N周
波数のタイミング信号から直／並列変換を行うに最適な
（Ｎ＋１）相でかつ1/N周波数のクロック信号を分配す
るクロック分配回路と、 前記クロック分配回路から出力される（Ｎ＋１）番目の
信号に一定遅延時間を与えて前記論理和回路に前記他方
の入力信号として入力する遅延回路と、 前記1/N周波数のクロック信号で前記受信信号の前記識
別再生及び前記直／並列変換を同時に行う直／並列変換
回路とから構成されたことを特徴としている。
並列変換するディジタル多重分離装置において、 入力される前記受信信号から基本タイミング成分を抽出
する第１のタイミング抽出フィルタと、 前記第１のタイミング抽出フィルタの出力信号を1/Nに
分周する分周回路と、 前記分周回路の出力信号を一方の入力信号とし他方の入
力信号との論理和処理を行う論理和回路と、 前記論理和回路の出力信号から安定な1/N周波数のタイ
ミング信号を抽出する第２のタイミング抽出フィルタ
と、 前記第２のタイミング抽出フィルタで抽出された1/N周
波数のタイミング信号から直／並列変換を行うに最適な
（Ｎ＋１）相でかつ1/N周波数のクロック信号を分配す
るクロック分配回路と、 前記クロック分配回路から出力される（Ｎ＋１）番目の
信号に一定遅延時間を与えて前記論理和回路に前記他方
の入力信号として入力する遅延回路と、 前記1/N周波数のクロック信号で前記受信信号の前記識
別再生及び前記直／並列変換を同時に行う直／並列変換
回路とから構成されたことを特徴としている。
入力信号から粗いタイミング成分を抽出し、その粗いタ
イミング成分を1/Nの周波数領域に分周した後、高安定
なタイミングでクロック信号を生成し、そのクロック信
号を直／並列変換部に供給し、さらに受信装置における
識別回路を省略して直／並列変換部のラッチ回路で兼用
する構成をとることにより、GHz領域におけるタイミン
グ抽出回路の実現性を向上させ、クロック信号の特性劣
化を回避し、装置規模の縮小を実現することができる。
イミング成分を1/Nの周波数領域に分周した後、高安定
なタイミングでクロック信号を生成し、そのクロック信
号を直／並列変換部に供給し、さらに受信装置における
識別回路を省略して直／並列変換部のラッチ回路で兼用
する構成をとることにより、GHz領域におけるタイミン
グ抽出回路の実現性を向上させ、クロック信号の特性劣
化を回避し、装置規模の縮小を実現することができる。
本発明の実施例について図面を参照して説明する。
第１図は本発明の実施例であるディジタル多重分離装置
のブロック図である。なお、以下の説明においては受信
信号の符号形式としてRZ（リターン トゥ ゼロ）符号
を仮定する。
のブロック図である。なお、以下の説明においては受信
信号の符号形式としてRZ（リターン トゥ ゼロ）符号
を仮定する。
このディジタル多重分離装置は、受信信号を増幅する増
幅器（アンプ）12と、入力される受信信号から基本タイ
ミング成分f0を抽出する第１のタイミング抽出フィルタ
13と、第１のタイミング抽出フィルタ13の出力信号を1/
Nに分周する分周回路14と、分周回路14の出力信号を一
方の入力信号とし他方の入力信号との論理和処理を行う
論理和回路15と、論理和回路15の出力信号から安定な1/
N周波数のタイミング信号を抽出する第２のタイミング
抽出フィルタ16と、第２のタイミング抽出フィルタで抽
出された1/N周波数のタイミング信号から直／並列変換
を行うに最適な（Ｎ＋１）相でかつ1/N周波数のクロッ
ク信号を分配するクロック分配回路17と、クロック分配
回路17から出力される（Ｎ＋１）番目の信号に一定遅延
時間を与えて論理和回路15に前記他方の入力信号として
入力する遅延回路18と、1/N周波数のクロック信号で受
信信号の識別再生及び直／並列変換を同時に行うＮ個の
ラッチ回路19−１〜19−ｎとから構成されている。
幅器（アンプ）12と、入力される受信信号から基本タイ
ミング成分f0を抽出する第１のタイミング抽出フィルタ
13と、第１のタイミング抽出フィルタ13の出力信号を1/
Nに分周する分周回路14と、分周回路14の出力信号を一
方の入力信号とし他方の入力信号との論理和処理を行う
論理和回路15と、論理和回路15の出力信号から安定な1/
N周波数のタイミング信号を抽出する第２のタイミング
抽出フィルタ16と、第２のタイミング抽出フィルタで抽
出された1/N周波数のタイミング信号から直／並列変換
を行うに最適な（Ｎ＋１）相でかつ1/N周波数のクロッ
ク信号を分配するクロック分配回路17と、クロック分配
回路17から出力される（Ｎ＋１）番目の信号に一定遅延
時間を与えて論理和回路15に前記他方の入力信号として
入力する遅延回路18と、1/N周波数のクロック信号で受
信信号の識別再生及び直／並列変換を同時に行うＮ個の
ラッチ回路19−１〜19−ｎとから構成されている。
第１のタイミング抽出フィルタ13には、共振回路（タイ
ミングタンク）を用い、第２のタイミング抽出フィルタ
16には、共振回路（タイミングタンク）として弾性表面
波フィルタ（SAWフィルタ）を用いる。
ミングタンク）を用い、第２のタイミング抽出フィルタ
16には、共振回路（タイミングタンク）として弾性表面
波フィルタ（SAWフィルタ）を用いる。
以上の構成のディジタル多重分離装置において、入力端
子10に入力されたRZ受信信号は、増幅器12で充分に増幅
されたのち、ラッチ回路19−１〜19−ｎと第１のタイミ
ング抽出フィルタ13に印加される。
子10に入力されたRZ受信信号は、増幅器12で充分に増幅
されたのち、ラッチ回路19−１〜19−ｎと第１のタイミ
ング抽出フィルタ13に印加される。
この第１のタイミング抽出フィルタ13では、入力された
RZ受信信号からその基本タイミング周波数f0に同期した
クロック信号を粗い精度で抽出する。したがって用いる
タイミングタンクとしては、タイミングジッタ量として
影響のない程度のクロック信号を抽出できる比帯域Ｑ
（およそ500以下）を有するフィルタでよい。
RZ受信信号からその基本タイミング周波数f0に同期した
クロック信号を粗い精度で抽出する。したがって用いる
タイミングタンクとしては、タイミングジッタ量として
影響のない程度のクロック信号を抽出できる比帯域Ｑ
（およそ500以下）を有するフィルタでよい。
第１のタイミング抽出フィルタ13で抽出された粗いf0成
分のクロック信号は、1/N分周回路14において任意の分
周比でカウントダウンされる。この分周回路14の分周比
は、時分割多重度Ｎに合せた比率を用いる。
分のクロック信号は、1/N分周回路14において任意の分
周比でカウントダウンされる。この分周回路14の分周比
は、時分割多重度Ｎに合せた比率を用いる。
1/N分周回路14で1/Nに分周されたクロック信号f0/Nは、
論理和回路15に入力される。この論理和回路15では、遅
延回路18から入力される信号と1/N分周回路14から入力
される信号との論理和処理を行い、出力信号を発生す
る。いま、時間過程として初期を仮定すると、遅延回路
18からの信号は無信号であるためこの論理和回路15の出
力信号としては、1/N分周回路14から入力された信号成
分が支配的となったf0/N成分の信号が出力される。論理
和回路15の出力信号は、第２のタイミング抽出フィルタ
16に入力される。
論理和回路15に入力される。この論理和回路15では、遅
延回路18から入力される信号と1/N分周回路14から入力
される信号との論理和処理を行い、出力信号を発生す
る。いま、時間過程として初期を仮定すると、遅延回路
18からの信号は無信号であるためこの論理和回路15の出
力信号としては、1/N分周回路14から入力された信号成
分が支配的となったf0/N成分の信号が出力される。論理
和回路15の出力信号は、第２のタイミング抽出フィルタ
16に入力される。
この第２のタイミング抽出フィルタ16の中心周波数は、
f0/Nに設定すること，タイミング偏差，離調などを考慮
して高い比帯域Ｑに設定する必要がある。特に経年変
化，温度特性等を考慮するとタイミングタンクとしては
前述したように弾性表面波フィルタ（SAWフィルタ）を
用いることが望ましい。
f0/Nに設定すること，タイミング偏差，離調などを考慮
して高い比帯域Ｑに設定する必要がある。特に経年変
化，温度特性等を考慮するとタイミングタンクとしては
前述したように弾性表面波フィルタ（SAWフィルタ）を
用いることが望ましい。
いま第１図において、基本タイミング周波数f0を4GHz,
分周比を８とすると、f0/Nは500MHzとなる。第２のタイ
ミング抽出フィルタ16を、水晶を材料とした弾性表面波
フィルタとすると、弾性表面波波長は約6.3μｍであ
る。すだれ状電極のストリップ幅とギャップを等しく選
ぶと、ストリップ幅は約1.6μｍであり、このような電
極パターンは通常のフォトエッチング技術で作成でき
る。
分周比を８とすると、f0/Nは500MHzとなる。第２のタイ
ミング抽出フィルタ16を、水晶を材料とした弾性表面波
フィルタとすると、弾性表面波波長は約6.3μｍであ
る。すだれ状電極のストリップ幅とギャップを等しく選
ぶと、ストリップ幅は約1.6μｍであり、このような電
極パターンは通常のフォトエッチング技術で作成でき
る。
第２のタイミング抽出フィルタ16で抽出された安定な特
性を持つf0/Nのクロック信号は、クロック分配回路17に
供給される。このクロック分配回路17では、入力された
信号から、（直／並列変換数＋１）すなわち（Ｎ＋１）
個の各々の位相がT/N（T:1周期の時間）ずれたクロック
信号を生成し、Ｎ番目までのクロック信号を各々ラッチ
回路19−１〜19−ｎに供給する。また（Ｎ＋１）番目の
信号は、遅延回路18に入力され一定の遅延が与えられた
のち論理和回路15に供給される。したがって、論理和回
路15の出力信号としては、遅延回路18から入力された安
定なf0/Nクロック信号と第１のタイミング抽出フィルタ
13からの粗いf0成分のクロック信号を1/N分周した信号
との論理和処理を行った結果としてのf0/Nクロック信号
が出力される。
性を持つf0/Nのクロック信号は、クロック分配回路17に
供給される。このクロック分配回路17では、入力された
信号から、（直／並列変換数＋１）すなわち（Ｎ＋１）
個の各々の位相がT/N（T:1周期の時間）ずれたクロック
信号を生成し、Ｎ番目までのクロック信号を各々ラッチ
回路19−１〜19−ｎに供給する。また（Ｎ＋１）番目の
信号は、遅延回路18に入力され一定の遅延が与えられた
のち論理和回路15に供給される。したがって、論理和回
路15の出力信号としては、遅延回路18から入力された安
定なf0/Nクロック信号と第１のタイミング抽出フィルタ
13からの粗いf0成分のクロック信号を1/N分周した信号
との論理和処理を行った結果としてのf0/Nクロック信号
が出力される。
ラッチ回路19−１〜19−ｎでは、各々入力された受信信
号をこのクロック信号によりラッチし出力端子11−１〜
11−ｎから出力する。したがって、この段階で受信信号
の識別処理と、直／並列変換処理が同時に満足されたこ
とになる。
号をこのクロック信号によりラッチし出力端子11−１〜
11−ｎから出力する。したがって、この段階で受信信号
の識別処理と、直／並列変換処理が同時に満足されたこ
とになる。
このように、タイミング抽出を行うために必要な高Ｑの
弾性表面波フィルタを、1/N分周比の領域で用いる形態
とすることにより、高速PCM信号伝送系のタイミング抽
出回路の実現性が向上するとともに安定なクロック信号
を直／並列変換回路に対して供給することができる。
弾性表面波フィルタを、1/N分周比の領域で用いる形態
とすることにより、高速PCM信号伝送系のタイミング抽
出回路の実現性が向上するとともに安定なクロック信号
を直／並列変換回路に対して供給することができる。
これまでの説明においては、受信信号の符号形式がRZの
場合について述べてきたが、NRZの場合にも本発明は有
効であり、第３図に示した従来例のごとく微分回路32,
両波整流回路33の非線形手段を経たのち、第１図の入力
端子10に接続することにより同様の機能が得られる。
場合について述べてきたが、NRZの場合にも本発明は有
効であり、第３図に示した従来例のごとく微分回路32,
両波整流回路33の非線形手段を経たのち、第１図の入力
端子10に接続することにより同様の機能が得られる。
このように本発明によるディジタル多重分離装置を用い
れば、高速PCM信号伝送系におけるタイミング抽出回路
の実現性，直／並列変換機能の安定化，装置構成の簡易
化等が向上していることがわかる。
れば、高速PCM信号伝送系におけるタイミング抽出回路
の実現性，直／並列変換機能の安定化，装置構成の簡易
化等が向上していることがわかる。
第１図は本発明の一実施例を示す構成図、 第２図，第３図は従来例を説明するための図である。 10……入力端子 11……出力端子 12……増幅回路 13……第１のタイミング抽出フィルタ 14……1/N分周回路 15……論理和回路 16……第２のタイミング抽出フィルタ 17……クロック分配回路 18……遅延回路
Claims (1)
- 【請求項１】受信信号を識別再生しその信号をさらに直
／並列変換するディジタル多重分離装置において、 入力される前記受信信号から基本タイミング成分を抽出
する第１のタイミング抽出フィルタと、 前記第１のタイミング抽出フィルタの出力信号を1/Nに
分周する分周回路と、 前記分周回路の出力信号を一方の入力信号とし他方の入
力信号との論理和処理を行う論理和回路と、 前記論理和回路の出力信号から安定な1/N周波数のタイ
ミング信号を抽出する第２のタイミング抽出フィルタ
と、 前記第２のタイミング抽出フィルタで抽出された1/N周
波数のタイミング信号から直／並列変換を行うに最適な
（Ｎ＋１）相でかつ1/N周波数のクロック信号を分配す
るクロック分配回路と、 前記クロック分配回路から出力される（Ｎ＋１）番目の
信号に一定遅延時間を与えて前記論理和回路に前記他方
の入力信号として入力する遅延回路と、 前記1/N周波数のクロック信号で前記受信信号の前記識
別再生及び前記直／並列変換を同時に行う直／並列変換
回路とから構成されたことを特徴とするディジタル多重
分離装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25872089A JPH0744505B2 (ja) | 1989-10-05 | 1989-10-05 | ディジタル多重分離装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25872089A JPH0744505B2 (ja) | 1989-10-05 | 1989-10-05 | ディジタル多重分離装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03121634A JPH03121634A (ja) | 1991-05-23 |
| JPH0744505B2 true JPH0744505B2 (ja) | 1995-05-15 |
Family
ID=17324155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25872089A Expired - Fee Related JPH0744505B2 (ja) | 1989-10-05 | 1989-10-05 | ディジタル多重分離装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0744505B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006352373A (ja) * | 2005-06-14 | 2006-12-28 | Nippon Telegr & Teleph Corp <Ntt> | 多重通信システム及び多重通信方法 |
-
1989
- 1989-10-05 JP JP25872089A patent/JPH0744505B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006352373A (ja) * | 2005-06-14 | 2006-12-28 | Nippon Telegr & Teleph Corp <Ntt> | 多重通信システム及び多重通信方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03121634A (ja) | 1991-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001197049A (ja) | クロック再生回路及びこれを用いた光信号受信器 | |
| US5822476A (en) | Time delay device for optical signals | |
| CA1312936C (en) | Clock recovery and retiming scheme with saw filter phase trimming to achieve desired system phase adjustment | |
| JP3055604B2 (ja) | 光受信器及びそれに用いられる自動周波数検知型クロック抽出回路 | |
| JPH0744505B2 (ja) | ディジタル多重分離装置 | |
| JPH0834464B2 (ja) | タイミング抽出回路 | |
| JP3498839B2 (ja) | 光通信用受信器 | |
| JP2674554B2 (ja) | 光伝送方法および光伝送装置 | |
| JP2692282B2 (ja) | ディジタル伝送装置 | |
| US6693981B1 (en) | Method and apparatus for identifying bit rate | |
| JPH0761064B2 (ja) | ディジタル端局受信装置 | |
| JP3752540B2 (ja) | 光パルス分離方法及び光パルス分離装置 | |
| JP2551189B2 (ja) | ディジタル伝送装置 | |
| JP2556168B2 (ja) | ディジタル伝送装置 | |
| JP2671502B2 (ja) | Ｐｃｍ信号受信装置 | |
| JPH0834463B2 (ja) | タイミング抽出回路 | |
| JP2671498B2 (ja) | Ｐｃｍ信号受信装置 | |
| JP2671501B2 (ja) | Ｐｃｍ信号受信装置 | |
| JP2671484B2 (ja) | Ｐｃｍ信号受信装置 | |
| JP2641942B2 (ja) | タイミング抽出回路 | |
| JPH0290746A (ja) | ディジタル伝送装置 | |
| JPH02196546A (ja) | 光通信方法および装置 | |
| JPH0659041B2 (ja) | 高速光バス | |
| JPH10209960A (ja) | 光ネットワークおよび光伝送方式 | |
| JP3543757B2 (ja) | 識別位相自動調整方法及び方式並びにこれを備えた光受信器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |