JPH0744532A - ベクトル処理装置 - Google Patents
ベクトル処理装置Info
- Publication number
- JPH0744532A JPH0744532A JP34278091A JP34278091A JPH0744532A JP H0744532 A JPH0744532 A JP H0744532A JP 34278091 A JP34278091 A JP 34278091A JP 34278091 A JP34278091 A JP 34278091A JP H0744532 A JPH0744532 A JP H0744532A
- Authority
- JP
- Japan
- Prior art keywords
- data
- vector
- register
- output
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Advance Control (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】
【目的】ベクトルレジスタから読み出されるベクトルデ
ータを選別し、選別したそれぞれのデータを一度にコン
プレス処理することにより、ベクトル処理の効率を高め
る。 【構成】マスクレジスタ４と入力ベクトルレジスタ１の
内容を１要素ずつ読みだし、マスクレジスタ４から読み
だされたデータの値が１か０かに応じて出力ベクトルレ
ジスタ２又は３へ入力ベクトルレジスタ１のデータを選
別するデータ選別回路５と、選別されたデータをコンプ
レスするコンプレス回路６，７とを備えている。又マス
クレジスタ４からのデータの１又は０の回数を数える要
素数カウントを同時に行うカウンタ回路８と、この出力
データをストアするスカラレジスタ９，１０とを備えて
いる。
ータを選別し、選別したそれぞれのデータを一度にコン
プレス処理することにより、ベクトル処理の効率を高め
る。 【構成】マスクレジスタ４と入力ベクトルレジスタ１の
内容を１要素ずつ読みだし、マスクレジスタ４から読み
だされたデータの値が１か０かに応じて出力ベクトルレ
ジスタ２又は３へ入力ベクトルレジスタ１のデータを選
別するデータ選別回路５と、選別されたデータをコンプ
レスするコンプレス回路６，７とを備えている。又マス
クレジスタ４からのデータの１又は０の回数を数える要
素数カウントを同時に行うカウンタ回路８と、この出力
データをストアするスカラレジスタ９，１０とを備えて
いる。
Description
【０００１】
【産業上の利用分野】本発明は、ベクトル演算方式の大
型情報処理装置などに使用されるベクトル処理装置に関
する。
型情報処理装置などに使用されるベクトル処理装置に関
する。
【０００２】
【従来の技術】従来、この種のベクトル処理装置は以下
に述べる処理を行っている。たとえば複数の粒子の振る
舞いをシミュレーションするモンテカルロコードにおい
ては、図２に示すようなプログラムの粒子分類処理が頻
出する。プログラムの記法はＦＯＲＴＲＡＮ言語に基づ
いている。この処理は、１からＮのＩに対してＭ（Ｉ）
が正の値か否かによってＡ（Ｉ）を配列Ｂと配列Ｃに分
類するものである。この粒子分類処理は従来のベクトル
処理装置ではマスク演算とコンプレス（圧縮）演算によ
って処理されていた。この場合の処理の流れを図５，６
により説明する。図５，６は従来例における処理のフロ
ーチャートである。
に述べる処理を行っている。たとえば複数の粒子の振る
舞いをシミュレーションするモンテカルロコードにおい
ては、図２に示すようなプログラムの粒子分類処理が頻
出する。プログラムの記法はＦＯＲＴＲＡＮ言語に基づ
いている。この処理は、１からＮのＩに対してＭ（Ｉ）
が正の値か否かによってＡ（Ｉ）を配列Ｂと配列Ｃに分
類するものである。この粒子分類処理は従来のベクトル
処理装置ではマスク演算とコンプレス（圧縮）演算によ
って処理されていた。この場合の処理の流れを図５，６
により説明する。図５，６は従来例における処理のフロ
ーチャートである。
【０００３】（１）マスクの生成 Ｍ（Ｉ）．ＧＴ．０
の論理式をベクトル演算により評価し、マスクレジスタ
にループの繰り返し毎の評価結果（真なら１、偽なら
０）を格納する。
の論理式をベクトル演算により評価し、マスクレジスタ
にループの繰り返し毎の評価結果（真なら１、偽なら
０）を格納する。
【０００４】（２）コンプレス１ マスクレジスタの内
容が１に対応する入力ベクトルレジスタ１上のデータＡ
（Ｉ）をコンプレスし、出力ベクトルレジスタ２に格納
する。またマスクレジスタの１の個数を要素数カウント
命令によって求め、レジスタに格納する。またこのレジ
スタの値とＪ１ＩＮＩＴとを加算した値を、Ｊ１のメモ
リ位置にストアする。
容が１に対応する入力ベクトルレジスタ１上のデータＡ
（Ｉ）をコンプレスし、出力ベクトルレジスタ２に格納
する。またマスクレジスタの１の個数を要素数カウント
命令によって求め、レジスタに格納する。またこのレジ
スタの値とＪ１ＩＮＩＴとを加算した値を、Ｊ１のメモ
リ位置にストアする。
【０００５】（３）ストア１ 上記レジスタの値をベク
トル長として、Ｂ（Ｊ１ＩＮＩＴ＋１）のメモリ番地を
先頭メモリ位置として、上記でコンプレスされたベクト
ルレジスタ上のデータをベクトルストアする。
トル長として、Ｂ（Ｊ１ＩＮＩＴ＋１）のメモリ番地を
先頭メモリ位置として、上記でコンプレスされたベクト
ルレジスタ上のデータをベクトルストアする。
【０００６】（４）マスクの反転 上記マスクレジスタ
を要素毎に反転する（１は０に、０は１に）。
を要素毎に反転する（１は０に、０は１に）。
【０００７】（５）コンプレス２ マスクレジスタの内
容が１に対応するベクトルレジスタ上のデータＡ（Ｉ）
をコンプレスし、出力ベクトルレジスタ３に格納する。
またマスクレジスタの１の個数を要素数カウント命令に
よって求め、レジスタに格納する。またこのレジスタの
値とＪ１ＩＮＩＴとを加算した値を、Ｊ１のメモリ位置
にストアする。
容が１に対応するベクトルレジスタ上のデータＡ（Ｉ）
をコンプレスし、出力ベクトルレジスタ３に格納する。
またマスクレジスタの１の個数を要素数カウント命令に
よって求め、レジスタに格納する。またこのレジスタの
値とＪ１ＩＮＩＴとを加算した値を、Ｊ１のメモリ位置
にストアする。
【０００８】（６）ストア２ （５）で求めたレジスタ
の値をベクトル長として、Ｃ（Ｊ１ＩＮＩＴ＋１）のメ
モリ番地を先頭メモリ位置として、（５）でコンプレス
されたベクトルレジスタ上のデータをベクトルストアす
る。ただし、ループ長Ｎの値がベクトル処理可能な最大
ベクトル長を越える場合には、Ｎ回のループ繰り返しを
最大ループ長以下の繰り返しを有する複数の操作に分割
して処理する必要がある。
の値をベクトル長として、Ｃ（Ｊ１ＩＮＩＴ＋１）のメ
モリ番地を先頭メモリ位置として、（５）でコンプレス
されたベクトルレジスタ上のデータをベクトルストアす
る。ただし、ループ長Ｎの値がベクトル処理可能な最大
ベクトル長を越える場合には、Ｎ回のループ繰り返しを
最大ループ長以下の繰り返しを有する複数の操作に分割
して処理する必要がある。
【０００９】
【発明が解決しようとする課題】上記で説明した従来の
方法では、マスク反転処理、２回のコンプレス処理およ
び２回の要素数カウント処理が必要となるために、効率
の良いベクトル処理ができないという問題点がある。
方法では、マスク反転処理、２回のコンプレス処理およ
び２回の要素数カウント処理が必要となるために、効率
の良いベクトル処理ができないという問題点がある。
【００１０】
【課題を解決するための手段】本発明におけるベクトル
処理装置は、入力オペランドデータを保持する複数の入
力ベクトルレジスタと、ベクトル演算を制御するマスタ
レジスタと、前記入力ベクトルレジスタの保持するベク
トルデータと前記マスタレジスタの保持するデータとを
１組みとして順次読み出しこれを前記マスタレジスタの
データが１であれば第１の出力データとして出力し前記
マスタレジスタのデータが０であれば第２の出力データ
として出力するデータ選択回路と、前記第１の出力デー
タを保持する第１の出力ベクトルレジスタと、前記第２
の出力データを保持する第２の出力ベクトルレジスタと
を備えている。
処理装置は、入力オペランドデータを保持する複数の入
力ベクトルレジスタと、ベクトル演算を制御するマスタ
レジスタと、前記入力ベクトルレジスタの保持するベク
トルデータと前記マスタレジスタの保持するデータとを
１組みとして順次読み出しこれを前記マスタレジスタの
データが１であれば第１の出力データとして出力し前記
マスタレジスタのデータが０であれば第２の出力データ
として出力するデータ選択回路と、前記第１の出力デー
タを保持する第１の出力ベクトルレジスタと、前記第２
の出力データを保持する第２の出力ベクトルレジスタと
を備えている。
【００１１】更に、読み出された前記マスタレジスタの
データが１あるいは０である回数をそれぞれ数えるカウ
ンタ回路を備えても良い。
データが１あるいは０である回数をそれぞれ数えるカウ
ンタ回路を備えても良い。
【００１２】
【作用】本発明のベクトル処理装置では、入力データを
保持する入力ベクトルレジスタ上のベクトルデータとマ
スクレジスタのデータを一組づつ順次読みだし、マスク
レジスタから読み出されたデータの値が１であれば第１
の出力ベクトルレジスタに、また０であれば第２の出力
ベクトルレジスタに上記ベクトルデータを選択して送出
するデータ選択回路を備えるため、例えばこの回路を用
いて図２に示すような形の粒子分類処理におけるＴＨＥ
Ｎ節の処理とＥＬＳＥ節の処理を同時に行なうことがで
きる。
保持する入力ベクトルレジスタ上のベクトルデータとマ
スクレジスタのデータを一組づつ順次読みだし、マスク
レジスタから読み出されたデータの値が１であれば第１
の出力ベクトルレジスタに、また０であれば第２の出力
ベクトルレジスタに上記ベクトルデータを選択して送出
するデータ選択回路を備えるため、例えばこの回路を用
いて図２に示すような形の粒子分類処理におけるＴＨＥ
Ｎ節の処理とＥＬＳＥ節の処理を同時に行なうことがで
きる。
【００１３】又、本願第１の発明におけるベクトル処理
装置ではベクトルレジスタ上に分類されたベクトルデー
タをストアするためのベクトル長を求めるために、マス
クレジスタ上の１あるいは０の数をカウントする処理を
別に行なう必要があるが、マスクレジスタから読み出さ
れたデータの１あるいは０の回数をそれぞれ数えるカウ
ンタ回路を付加することにより、このカウント処理をも
同時に行なうことができる。
装置ではベクトルレジスタ上に分類されたベクトルデー
タをストアするためのベクトル長を求めるために、マス
クレジスタ上の１あるいは０の数をカウントする処理を
別に行なう必要があるが、マスクレジスタから読み出さ
れたデータの１あるいは０の回数をそれぞれ数えるカウ
ンタ回路を付加することにより、このカウント処理をも
同時に行なうことができる。
【００１４】
【実施例】次に、本発明の一実施例について図を参照し
て説明する。図１は本実施例の構成を示すブロック図で
ある。入力ベクトルレジスタ１は入力オペランドデータ
をベクトル長の個数だけ格納している。図２に示す例で
は入力オペランドは配列Ａに相当する。出力ベクトルレ
ジスタ２と出力ベクトルレジスタ３は出力ベクトルデー
タをベクトル長の個数だけ格納している。図２に示す例
では出力ベクトルデータは、処理終了時に配列Ｂと配列
Ｃに格納すべきデータに相当する。マスクレジスタ４は
条件付きベクトル演算を制御するためのデータを保持す
るレジスタであり、０または１の１ビットデータをベク
トル長の個数だけ保持している。通常はマスクレジスタ
のｉ番目のビットデータはベクトルレジスタのｉ番目の
データに対する処理を制御するのに用いられる。
て説明する。図１は本実施例の構成を示すブロック図で
ある。入力ベクトルレジスタ１は入力オペランドデータ
をベクトル長の個数だけ格納している。図２に示す例で
は入力オペランドは配列Ａに相当する。出力ベクトルレ
ジスタ２と出力ベクトルレジスタ３は出力ベクトルデー
タをベクトル長の個数だけ格納している。図２に示す例
では出力ベクトルデータは、処理終了時に配列Ｂと配列
Ｃに格納すべきデータに相当する。マスクレジスタ４は
条件付きベクトル演算を制御するためのデータを保持す
るレジスタであり、０または１の１ビットデータをベク
トル長の個数だけ保持している。通常はマスクレジスタ
のｉ番目のビットデータはベクトルレジスタのｉ番目の
データに対する処理を制御するのに用いられる。
【００１５】データ選択回路５は入力ベクトルレジスタ
１とマスクレジスタ４から、１クロックに１要素ずつの
データを受け取り、マスクレジスタ４から受け取ったビ
ットデータが１の場合にはコンプレス回路６にベクトル
レジスタ１から受け取ったデータを送出し、またマスク
レジスタ４から受け取ったビットデータが０の場合には
コンプレス回路７にベクトルレジスタ１から受け取った
データを送出する。コンプレス回路６は、分配器５から
受け取ったデータを出力ベクトルレジスタ２に送出する
とともに、受け取ったデータが連続して出力ベクトルレ
ジスタ２に格納されるように制御する。コンプレス回路
７は、データ選択回路５から受け取ったデータをベクト
ルレジスタ３に送出するとともに、受け取ったデータが
連続してベクトルレジスタ３に格納されるように制御す
る。
１とマスクレジスタ４から、１クロックに１要素ずつの
データを受け取り、マスクレジスタ４から受け取ったビ
ットデータが１の場合にはコンプレス回路６にベクトル
レジスタ１から受け取ったデータを送出し、またマスク
レジスタ４から受け取ったビットデータが０の場合には
コンプレス回路７にベクトルレジスタ１から受け取った
データを送出する。コンプレス回路６は、分配器５から
受け取ったデータを出力ベクトルレジスタ２に送出する
とともに、受け取ったデータが連続して出力ベクトルレ
ジスタ２に格納されるように制御する。コンプレス回路
７は、データ選択回路５から受け取ったデータをベクト
ルレジスタ３に送出するとともに、受け取ったデータが
連続してベクトルレジスタ３に格納されるように制御す
る。
【００１６】カウンタ回路８はマスクレジスタ４から１
クロックに１要素ずつビットデータをベクトル長の個数
だけ受け取り、値が１のビットデータを受け取った回数
をカウントしてレジスタ９に格納するとともに、値が１
のビットデータを受け取った回数をレジスタ１０に格納
する。
クロックに１要素ずつビットデータをベクトル長の個数
だけ受け取り、値が１のビットデータを受け取った回数
をカウントしてレジスタ９に格納するとともに、値が１
のビットデータを受け取った回数をレジスタ１０に格納
する。
【００１７】次に図１および図３，４を用いて、図２に
示す処理が実行される様子を説明する。初期条件とし
て、ベクトル長を保持する変数Ｎの値は１０であり、Ｍ
（１）からＭ（１０）までのそれぞれの値は次の通りで
あるとする。Ｍ（１）＝３，Ｍ（２）＝−２，Ｍ（３）
＝−３，Ｍ（４）＝１，ｍ（５）＝１０，Ｍ（６）＝
２，Ｍ（７）＝−３，Ｍ（８）＝２，Ｍ（９）＝１，Ｍ
（１０）＝−２また、配列Ａはベクトルレジスタ１にロ
ードされており、Ａ（Ｉ）の値は入力ベクトルレジスタ
１の第Ｉ番目の要素として格納されているものとする。
示す処理が実行される様子を説明する。初期条件とし
て、ベクトル長を保持する変数Ｎの値は１０であり、Ｍ
（１）からＭ（１０）までのそれぞれの値は次の通りで
あるとする。Ｍ（１）＝３，Ｍ（２）＝−２，Ｍ（３）
＝−３，Ｍ（４）＝１，ｍ（５）＝１０，Ｍ（６）＝
２，Ｍ（７）＝−３，Ｍ（８）＝２，Ｍ（９）＝１，Ｍ
（１０）＝−２また、配列Ａはベクトルレジスタ１にロ
ードされており、Ａ（Ｉ）の値は入力ベクトルレジスタ
１の第Ｉ番目の要素として格納されているものとする。
【００１８】（１）マスクの生成 配列Ｍの各要素を０
と比較し、０より大きければ１を、そうでなければ０を
マスクレジスタ４の対応する要素番号位置に格納する。
これは、一般にベクトル計算機では、配列Ｍのロード命
令とベクトル比較命令およびマスク生成命令によって実
現できる。
と比較し、０より大きければ１を、そうでなければ０を
マスクレジスタ４の対応する要素番号位置に格納する。
これは、一般にベクトル計算機では、配列Ｍのロード命
令とベクトル比較命令およびマスク生成命令によって実
現できる。
【００１９】（２）コンプレス 次に入力ベクトルレジ
スタ１に格納された配列Ａのデータとマスクレジスタ４
に格納されたビットデータを１要素ずつデータ選択回路
５に送出し、データ選択回路５は送出されたビットデー
タが１ならばコンプレス回路６へ、ビットデータが０な
らばコンプレス回路７へベクトルレジスタ１から受け取
ったデータを送出する。コプレス回路６とコンプレス回
路７はデータ選択回路５から受け取ったデータを出力ベ
クトルレジスタ２及び出力ベクトルレジスタ３へそれぞ
れ送出するとともに、データ選択回路５から受け取った
データが出力ベクトルレジスタ２及び出力ベクトルレジ
スタ３上で連続して格納されるように出力ベクトルレジ
スタ２，３を制御する。この制御は、たとえば、コンプ
レス回路６，７それぞれが、ベクトルレジスタに次に書
き込むデータ位置をデータ選択回路５からデータが送出
されたときだけ１インクリメントすることにより保持
し、データ送出と同時にベクトルレジスタの書き込み位
置を出力ベクトルレジスタ２，３にそれぞれ送出するこ
とにより行なうことができる。または、カウンタ回路８
を有する場合には、上記ベクトルレジスタ制御用のカウ
ンタと、カウンタ回路８を同一回路で共用することも可
能である。以上に述べた処理により出力ベクトルレジス
タ２，３にデータが生成される。
スタ１に格納された配列Ａのデータとマスクレジスタ４
に格納されたビットデータを１要素ずつデータ選択回路
５に送出し、データ選択回路５は送出されたビットデー
タが１ならばコンプレス回路６へ、ビットデータが０な
らばコンプレス回路７へベクトルレジスタ１から受け取
ったデータを送出する。コプレス回路６とコンプレス回
路７はデータ選択回路５から受け取ったデータを出力ベ
クトルレジスタ２及び出力ベクトルレジスタ３へそれぞ
れ送出するとともに、データ選択回路５から受け取った
データが出力ベクトルレジスタ２及び出力ベクトルレジ
スタ３上で連続して格納されるように出力ベクトルレジ
スタ２，３を制御する。この制御は、たとえば、コンプ
レス回路６，７それぞれが、ベクトルレジスタに次に書
き込むデータ位置をデータ選択回路５からデータが送出
されたときだけ１インクリメントすることにより保持
し、データ送出と同時にベクトルレジスタの書き込み位
置を出力ベクトルレジスタ２，３にそれぞれ送出するこ
とにより行なうことができる。または、カウンタ回路８
を有する場合には、上記ベクトルレジスタ制御用のカウ
ンタと、カウンタ回路８を同一回路で共用することも可
能である。以上に述べた処理により出力ベクトルレジス
タ２，３にデータが生成される。
【００２０】（３）要素数のカウント カウンタ回路８
を備えたベクトル処理装置においては、以上に述べた処
理と同時に、すなわちデータ選択回路５にマスクレジス
タ４から１要素づつマスクデータを送出するのと同時に
このマスクデータをカウンタ回路８にも送出する。カウ
ンタ回路８はデータ選択回路５から送出された値が１の
データの数と、値が０のデータの数をそれぞれカウント
し、ベクトル長Ｎの個数のマスクデータが送出された時
点で、それぞれのカウント値をレジスタ９とレジスタ１
０に格納する。
を備えたベクトル処理装置においては、以上に述べた処
理と同時に、すなわちデータ選択回路５にマスクレジス
タ４から１要素づつマスクデータを送出するのと同時に
このマスクデータをカウンタ回路８にも送出する。カウ
ンタ回路８はデータ選択回路５から送出された値が１の
データの数と、値が０のデータの数をそれぞれカウント
し、ベクトル長Ｎの個数のマスクデータが送出された時
点で、それぞれのカウント値をレジスタ９とレジスタ１
０に格納する。
【００２１】又、カウンタ回路８を備えていないベクト
ル処理装置においては、マスクレジスタの１の値の数を
カウントするベクトル命令を用いて、ベクトルレジスタ
２の有効ベクトル長を求め、またベクトルレジスタ１の
有効ベクトル長Ｎの値を保持するレジスタの値から上記
ベクトルレジスタ２の有効ベクトル長を減算することに
よりベクトルレジスタ３の有効ベクトル長を求め、求め
た２つの有効ベクトル長をレジスタ９とレジスタ１０に
格納することによりこの処理を行なうことができる。
ル処理装置においては、マスクレジスタの１の値の数を
カウントするベクトル命令を用いて、ベクトルレジスタ
２の有効ベクトル長を求め、またベクトルレジスタ１の
有効ベクトル長Ｎの値を保持するレジスタの値から上記
ベクトルレジスタ２の有効ベクトル長を減算することに
よりベクトルレジスタ３の有効ベクトル長を求め、求め
た２つの有効ベクトル長をレジスタ９とレジスタ１０に
格納することによりこの処理を行なうことができる。
【００２２】（４）ストア１，（５）ストア２ レジス
タ９の数をベクトル長として、ベクトルレジスタ２の値
を配列Ｂの先頭アドレスをストア開始メモリ位置として
ベクトルストアし、またレジスタ１０の値をベクトル長
として、ベクトルレジスタ３の値を配列Ｃの先頭アドレ
スをストア開始メモリ位置としてベクトルストアするこ
とによりこのストア処理を行なうことができる。
タ９の数をベクトル長として、ベクトルレジスタ２の値
を配列Ｂの先頭アドレスをストア開始メモリ位置として
ベクトルストアし、またレジスタ１０の値をベクトル長
として、ベクトルレジスタ３の値を配列Ｃの先頭アドレ
スをストア開始メモリ位置としてベクトルストアするこ
とによりこのストア処理を行なうことができる。
【００２３】（６）Ｊ１，Ｊ２のストア 最後に、レジ
スタ９の値とＪ１ＩＮＩＴの値を加算し、これをＪ１に
ストアし、またレジスタ１０の値とＬ２ＩＮＩＴの値を
加算し、これをＪ２にストアすることにより、図２に示
す処理が完了する。ただし、ループ長Ｎの値がベクトル
処理可能な最大ベクトル長を越える場合には、Ｎ回のル
ープ繰り返しを最大ループ長以下の繰り返しを有する複
数の操作に分割して処理する必要がある。
スタ９の値とＪ１ＩＮＩＴの値を加算し、これをＪ１に
ストアし、またレジスタ１０の値とＬ２ＩＮＩＴの値を
加算し、これをＪ２にストアすることにより、図２に示
す処理が完了する。ただし、ループ長Ｎの値がベクトル
処理可能な最大ベクトル長を越える場合には、Ｎ回のル
ープ繰り返しを最大ループ長以下の繰り返しを有する複
数の操作に分割して処理する必要がある。
【００２４】
【発明の効果】以上説明したように、本発明は、ベクト
ルデータを選別し選別したそれぞれのデータを同時にコ
ンプレス処理しているので、従来のコンプレス処理に比
べて２倍の高速化が実現できる効果がある。又、カウン
タ回路を備えれば要素長カウントも同時に行うことがで
きるので同様に高速化ができる効果がある。
ルデータを選別し選別したそれぞれのデータを同時にコ
ンプレス処理しているので、従来のコンプレス処理に比
べて２倍の高速化が実現できる効果がある。又、カウン
タ回路を備えれば要素長カウントも同時に行うことがで
きるので同様に高速化ができる効果がある。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図２】一処理例のプログラム図である。
【図３】本発明の一実施例の処理手順を示すフローチャ
ートである。
ートである。
【図４】本発明の一実施例の処理手順を示すフローチャ
ートである。
ートである。
【図５】従来例の処理手順を示すフローチャートであ
る。
る。
【図６】従来例の処理手順を示すフローチャートであ
る。
る。
１ 入力ベクトルレジスタ ２，３ 出力ベクトルレジスタ ４ マスクレジスタ ５ データ選択回路 ６，７ コンプレス回路 ８ カウンタ回路 ９，１０ スカラレジスタ
Claims (2)
- 【請求項１】 入力オペランドデータを保持する複数の
入力ベクトルレジスタと、ベクトル演算を制御するマス
タレジスタと、前記入力ベクトルレジスタの保持するベ
クトルデータと前記マスタレジスタの保持するデータと
を１組みとして順次読み出しこれを前記マスタレジスタ
のデータが１であれば第１の出力データとして出力し前
記マスタレジスタのデータが０であれば第２の出力デー
タとして出力するデータ選択回路と、前記第１の出力デ
ータを保持する第１の出力ベクトルレジスタと、前記第
２の出力データを保持する第２の出力ベクトルレジスタ
とを備えることを特徴とするベクトル処理装置。 - 【請求項２】 読み出された前記マスタレジスタのデー
タが１あるいは０である回数をそれぞれ数えるカウンタ
回路を備えることを特徴とする請求項１記載のベクトル
処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34278091A JPH0744532A (ja) | 1991-12-25 | 1991-12-25 | ベクトル処理装置 |
| US08/465,902 US5553309A (en) | 1991-11-08 | 1995-06-06 | Device for high speed evaluation of logical expressions and high speed vector operations |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34278091A JPH0744532A (ja) | 1991-12-25 | 1991-12-25 | ベクトル処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0744532A true JPH0744532A (ja) | 1995-02-14 |
Family
ID=18356443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34278091A Pending JPH0744532A (ja) | 1991-11-08 | 1991-12-25 | ベクトル処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0744532A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015534189A (ja) * | 2012-09-28 | 2015-11-26 | インテル・コーポレーション | 複数のビットを左にシフトし、複数の１を複数の下位ビットにプルインするための命令 |
-
1991
- 1991-12-25 JP JP34278091A patent/JPH0744532A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015534189A (ja) * | 2012-09-28 | 2015-11-26 | インテル・コーポレーション | 複数のビットを左にシフトし、複数の１を複数の下位ビットにプルインするための命令 |
| JP2017107587A (ja) * | 2012-09-28 | 2017-06-15 | インテル・コーポレーション | 複数のビットを左にシフトし、複数の１を複数の下位ビットにプルインするための命令 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11741014B2 (en) | Methods and systems for handling data received by a state machine engine | |
| US9866218B2 (en) | Boolean logic in a state machine lattice | |
| US9535861B2 (en) | Methods and systems for routing in a state machine | |
| US9058465B2 (en) | Counter operation in a state machine lattice | |
| US9454322B2 (en) | Results generation for state machine engines | |
| US10671295B2 (en) | Methods and systems for using state vector data in a state machine engine | |
| US7149875B2 (en) | Data reordering processor and method for use in an active memory device | |
| US11580397B2 (en) | Tensor dropout using a mask having a different ordering than the tensor | |
| JPS63129425A (ja) | デ−タ処理装置 | |
| US9570125B1 (en) | Apparatuses and methods for shifting data during a masked write to a buffer | |
| JPH0744532A (ja) | ベクトル処理装置 | |
| US11328209B1 (en) | Dual cycle tensor dropout in a neural network | |
| JPH02240784A (ja) | データ駆動型データ処理装置 | |
| JPH0683859A (ja) | ベクトル処理装置 | |
| JPS59173874A (ja) | ベクトル処理装置 |