JPH0745543A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0745543A JPH0745543A JP20885393A JP20885393A JPH0745543A JP H0745543 A JPH0745543 A JP H0745543A JP 20885393 A JP20885393 A JP 20885393A JP 20885393 A JP20885393 A JP 20885393A JP H0745543 A JPH0745543 A JP H0745543A
- Authority
- JP
- Japan
- Prior art keywords
- organic silicon
- silicon film
- semiconductor device
- manufacturing
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 有機シリコン膜をＣＶＤ法により形成する工
程を含む半導体装置の製造方法について、ウエットエッ
チング時の速度及びテーパ角の安定した制御が可能で、
有機シリコン膜の電気的特性（絶縁性）の向上を図るこ
とができ、低温熱処理でも有機シリコン膜の膜質が向上
し得る半導体装置の製造方法を提供する。 【構成】 ＴＥＯＳ等から得られる有機シリコン膜をＣ
ＶＤ法により形成する工程Ｉと、有機シリコン膜の膜厚
の３分の１以上のところに飛程を持つ構成でＡｒイオン
等の不活性イオンをイオン注入法により注入する工程Ｉ
Ｉと、アニールを行う工程ＩＩＩと、有機シリコン膜を
ウエットエッチングにてエッチングする工程ＩＶとを含
む半導体装置の製造方法。
程を含む半導体装置の製造方法について、ウエットエッ
チング時の速度及びテーパ角の安定した制御が可能で、
有機シリコン膜の電気的特性（絶縁性）の向上を図るこ
とができ、低温熱処理でも有機シリコン膜の膜質が向上
し得る半導体装置の製造方法を提供する。 【構成】 ＴＥＯＳ等から得られる有機シリコン膜をＣ
ＶＤ法により形成する工程Ｉと、有機シリコン膜の膜厚
の３分の１以上のところに飛程を持つ構成でＡｒイオン
等の不活性イオンをイオン注入法により注入する工程Ｉ
Ｉと、アニールを行う工程ＩＩＩと、有機シリコン膜を
ウエットエッチングにてエッチングする工程ＩＶとを含
む半導体装置の製造方法。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関する。特に、有機シリコンをＣＶＤ法により形成す
る工程を含む半導体装置の製造方法に関するものであ
る。
に関する。特に、有機シリコンをＣＶＤ法により形成す
る工程を含む半導体装置の製造方法に関するものであ
る。
【０００２】
【従来の技術】従来、有機シリコン膜を備える半導体装
置の製造に際しては、一般に、有機シリコン膜をＣＶＤ
法により形成し、該有機シリコン膜の強化（Ｄｅｎｓｉ
ｆｙ）を行った後、フォトリソグラフィー技術により、
ウエットエッチングの際のマスクとして非エッチング部
にレジストを残し、フッ酸系のウエットエッチングによ
り、該有機シリコン膜をエッチングしてパターニングを
行っている。しかしこのような従来技術では、エッチン
グ時の有機シリコン膜のエッチング速度が熱酸化膜に比
べ２倍以上で、シリコン基板ウエーハ内のエッチングば
らつきも１５％以上と大きく、エッチング後の形状（テ
ーパ角）や寸法のばらつきをもたらす要因となってい
た。また、これは形成される有機シリコン膜の膜質の劣
化をもたらすことがあり、電気的特性（絶縁性）が低下
することがあった。
置の製造に際しては、一般に、有機シリコン膜をＣＶＤ
法により形成し、該有機シリコン膜の強化（Ｄｅｎｓｉ
ｆｙ）を行った後、フォトリソグラフィー技術により、
ウエットエッチングの際のマスクとして非エッチング部
にレジストを残し、フッ酸系のウエットエッチングによ
り、該有機シリコン膜をエッチングしてパターニングを
行っている。しかしこのような従来技術では、エッチン
グ時の有機シリコン膜のエッチング速度が熱酸化膜に比
べ２倍以上で、シリコン基板ウエーハ内のエッチングば
らつきも１５％以上と大きく、エッチング後の形状（テ
ーパ角）や寸法のばらつきをもたらす要因となってい
た。また、これは形成される有機シリコン膜の膜質の劣
化をもたらすことがあり、電気的特性（絶縁性）が低下
することがあった。
【０００３】
【発明の目的】本発明は上記従来技術の問題点を解決し
て、有機シリコン膜をＣＶＤ法により形成する工程を含
む半導体装置の製造方法について、ウエットエッチング
時の速度及びテーパ角の安定した制御が可能で、有機シ
リコン膜の電気的特性（絶縁性）の向上を図ることがで
き、低温熱処理でも有機シリコン膜の膜質が向上し得る
ものである半導体装置の製造方法を提供することを目的
とする。
て、有機シリコン膜をＣＶＤ法により形成する工程を含
む半導体装置の製造方法について、ウエットエッチング
時の速度及びテーパ角の安定した制御が可能で、有機シ
リコン膜の電気的特性（絶縁性）の向上を図ることがで
き、低温熱処理でも有機シリコン膜の膜質が向上し得る
ものである半導体装置の製造方法を提供することを目的
とする。
【０００４】
【問題点を解決するための手段】本出願の請求項１の発
明は、有機シリコン膜をＣＶＤ法により形成する工程
と、有機シリコン膜の膜厚の３分の１以上のところに飛
程を持つ構成で、不活性イオンをイオン注入法により注
入する工程と、アニールを行う工程と、有機シリコン膜
をウエットエッチングにてエッチングする工程とを含む
ことを特徴とする半導体装置の製造方法であって、これ
により上記目的を達成するものである。
明は、有機シリコン膜をＣＶＤ法により形成する工程
と、有機シリコン膜の膜厚の３分の１以上のところに飛
程を持つ構成で、不活性イオンをイオン注入法により注
入する工程と、アニールを行う工程と、有機シリコン膜
をウエットエッチングにてエッチングする工程とを含む
ことを特徴とする半導体装置の製造方法であって、これ
により上記目的を達成するものである。
【０００５】本出願の請求項２の発明は、有機シリコン
膜がＴＥＯＳにより形成された膜であり、不活性イオン
がＡｒイオンであることを特徴とする請求項１に記載の
半導体装置の製造方法であって、これにより上記目的を
達成するものである。
膜がＴＥＯＳにより形成された膜であり、不活性イオン
がＡｒイオンであることを特徴とする請求項１に記載の
半導体装置の製造方法であって、これにより上記目的を
達成するものである。
【０００６】本発明について、図１を参照してその構成
を説明すると、次のとおりである。即ち、本発明の半導
体装置の製造方法は、有機シリコン膜をＣＶＤ法により
形成する工程Ｉと、有機シリコン膜の膜厚の３分の１以
上のところに飛程を持つ構成で不活性イオンをイオン注
入法により注入する工程ＩＩと、アニールを行う工程Ｉ
ＩＩと、有機シリコン膜をウエットエッチングにてエッ
チングする工程ＩＶとを含むことを特徴とするものであ
る。
を説明すると、次のとおりである。即ち、本発明の半導
体装置の製造方法は、有機シリコン膜をＣＶＤ法により
形成する工程Ｉと、有機シリコン膜の膜厚の３分の１以
上のところに飛程を持つ構成で不活性イオンをイオン注
入法により注入する工程ＩＩと、アニールを行う工程Ｉ
ＩＩと、有機シリコン膜をウエットエッチングにてエッ
チングする工程ＩＶとを含むことを特徴とするものであ
る。
【０００７】本発明において、有機シリコン膜とは、有
機シリコン系化合物を原料として得られる膜を称する。
有機シリコン系化合物としては、代表的にはＴＥＯＳ
（テトラエトキシオキシシラン）があり、その他、ＤＡ
ＤＢＳ（デアセトキシ・デターシャリープトキシシラン
diacetoxyditertiarybutoxy silane) 、ＴＭＣＴＳ
（テトラメチルサイクロテトラシラン）、ＤＥＳ（ジエ
チルシラン）などがあり、これらは分子中に珪素と有機
基とを有する化合物であるガスである。このような化合
物は、平坦化性能や被覆性も良く、注目されている（日
刊工業新聞、90年３月２日の記事、また、1988年春季応
用物理学会予稿集30p −Ｖ−11の赤堀らの報告、また、
SEMICONDUCTOR INTERNATIONAL, MARCH 1990,P82 〜85の
論文"Selecting An Organosilicon Source For LPCVD O
xide参照) 。
機シリコン系化合物を原料として得られる膜を称する。
有機シリコン系化合物としては、代表的にはＴＥＯＳ
（テトラエトキシオキシシラン）があり、その他、ＤＡ
ＤＢＳ（デアセトキシ・デターシャリープトキシシラン
diacetoxyditertiarybutoxy silane) 、ＴＭＣＴＳ
（テトラメチルサイクロテトラシラン）、ＤＥＳ（ジエ
チルシラン）などがあり、これらは分子中に珪素と有機
基とを有する化合物であるガスである。このような化合
物は、平坦化性能や被覆性も良く、注目されている（日
刊工業新聞、90年３月２日の記事、また、1988年春季応
用物理学会予稿集30p −Ｖ−11の赤堀らの報告、また、
SEMICONDUCTOR INTERNATIONAL, MARCH 1990,P82 〜85の
論文"Selecting An Organosilicon Source For LPCVD O
xide参照) 。
【０００８】
【作用】図２は、ＴＥＯＳにより有機シリコン膜を膜厚
３００ｎｍで形成したサンプルについて、イオン注入エ
ネルギを深さ５０ｎｍ、１００ｎｍ、１５０ｎｍ、１７
０ｎｍの所にイオンが注入されるようにして実験し、そ
の場合のエッチングレートを調べた図である。イオン注
入は、不活性イオンであるＡｒ+ の注入で行った。Ｄｅ
ｎｓｉｆｙは、窒素雰囲気下、９００℃で３０分行っ
た。
３００ｎｍで形成したサンプルについて、イオン注入エ
ネルギを深さ５０ｎｍ、１００ｎｍ、１５０ｎｍ、１７
０ｎｍの所にイオンが注入されるようにして実験し、そ
の場合のエッチングレートを調べた図である。イオン注
入は、不活性イオンであるＡｒ+ の注入で行った。Ｄｅ
ｎｓｉｆｙは、窒素雰囲気下、９００℃で３０分行っ
た。
【０００９】図２より、膜厚（３００ｎｍ）の３分の１
以上の所、即ち１００ｎｍ以上の所に飛程をもつ場合
（つまり１００ｎｍ、１５０ｎｍ、１７０ｎｍにイオン
注入した場合）は、それ以下の場合（５０ｎｍの場合）
に比し、臨界的意義をもって、エッチング時間に拘ら
ず、均一なエッチングレートが得られることがわかる。
以上の所、即ち１００ｎｍ以上の所に飛程をもつ場合
（つまり１００ｎｍ、１５０ｎｍ、１７０ｎｍにイオン
注入した場合）は、それ以下の場合（５０ｎｍの場合）
に比し、臨界的意義をもって、エッチング時間に拘ら
ず、均一なエッチングレートが得られることがわかる。
【００１０】本発明の作用は必ずしも明らかではない
が、上記のように、データにより裏付けられるものであ
る。図２のデータによれば、５０ｋｅＶでは表面（〜１
００ｎｍ）近くまでしか膜質が改善されていないものと
考えられる。上記のように、膜厚の３分の１以上のとこ
ろに飛程を持つようイオン注入すると、効果が得られる
ことがわかる。
が、上記のように、データにより裏付けられるものであ
る。図２のデータによれば、５０ｋｅＶでは表面（〜１
００ｎｍ）近くまでしか膜質が改善されていないものと
考えられる。上記のように、膜厚の３分の１以上のとこ
ろに飛程を持つようイオン注入すると、効果が得られる
ことがわかる。
【００１１】また、図３は、ＴＥＯＳによる有機シリコ
ン膜（膜厚３００ｎｍ）のサンプルについて、イオン注
入エネルギとエッチングレート、アニール後のＤｅｎｓ
ｉｆｙ率の関係を記した図である。
ン膜（膜厚３００ｎｍ）のサンプルについて、イオン注
入エネルギとエッチングレート、アニール後のＤｅｎｓ
ｉｆｙ率の関係を記した図である。
【００１２】図４は、ＴＥＯＳ膜厚３００ｎｍのサンプ
ルについて、Ｄｅｎｓｉｆｙ（Ｎ2中、３０分）の温度
とエッチングレート、均一性の関係を示した図である。
Ｄｅｎｓｉｆｙ温度を上げると、例えば９００℃から１
０００℃に上げると、エッチングレートは遅くなるが、
それだけではエッチングの均一性の改善はできない。
ルについて、Ｄｅｎｓｉｆｙ（Ｎ2中、３０分）の温度
とエッチングレート、均一性の関係を示した図である。
Ｄｅｎｓｉｆｙ温度を上げると、例えば９００℃から１
０００℃に上げると、エッチングレートは遅くなるが、
それだけではエッチングの均一性の改善はできない。
【００１３】
【実施例】以下、本発明の実施例について、図面を参照
して説明する。なお、当然のことではあるが、本発明は
図示の実施例により限定されるものではない。
して説明する。なお、当然のことではあるが、本発明は
図示の実施例により限定されるものではない。
【００１４】実施例１ 本実施例は、通常のＢｉｐ（バイポーラ）ＩＣのＮＰＮ
トランジスタに本発明を適用したもので、これを例にあ
げて本発明を説明するものである。
トランジスタに本発明を適用したもので、これを例にあ
げて本発明を説明するものである。
【００１５】図５を参照する。図５に示すように、周知
の技術を用い、コレクタ１、ベース２を形成する。な
お、シリコン表面には薄い熱酸化膜３を付けておく。図
中、１１は基板（特にＰ型Ｓｉ基板）、１２はＮ- エピ
タキシャル層、１３はＮ- 埋め込み層、１４は素子分離
用アイソレーション領域である。
の技術を用い、コレクタ１、ベース２を形成する。な
お、シリコン表面には薄い熱酸化膜３を付けておく。図
中、１１は基板（特にＰ型Ｓｉ基板）、１２はＮ- エピ
タキシャル層、１３はＮ- 埋め込み層、１４は素子分離
用アイソレーション領域である。
【００１６】次に図６に示すように、フォトリソグラフ
ィー技術によりレジスト４を形成してこれを開口し、そ
れをマスクとしてエミッタ形成のためのイオン注入ＩＩ
1 を行う。
ィー技術によりレジスト４を形成してこれを開口し、そ
れをマスクとしてエミッタ形成のためのイオン注入ＩＩ
1 を行う。
【００１７】図６のレジスト４を剥離後、図７のように
有機シリコン膜５をＣＶＤ法により形成する。
有機シリコン膜５をＣＶＤ法により形成する。
【００１８】図７の有機シリコン膜５の膜厚の３分の１
以上の飛程を持つように不活性イオンをイオン注入法に
より注入する。これを図８に示す。図８において、符号
ＩＩ2 でこのイオン注入を示す。
以上の飛程を持つように不活性イオンをイオン注入法に
より注入する。これを図８に示す。図８において、符号
ＩＩ2 でこのイオン注入を示す。
【００１９】その後、エミッタ形成及び有機シリコン膜
５のＤｅｎｓｉｆｙを兼ねたアニール処理を行う（図９
参照）。
５のＤｅｎｓｉｆｙを兼ねたアニール処理を行う（図９
参照）。
【００２０】電極を形成するため、フォトリソグラフィ
ー技術によりレジスト６を開口し、そのレジストをマス
クとして有機シリコン膜５及び薄い熱酸化膜３をフッ酸
系でウエットエッチングを行う。これにより図10の構造
を得る。
ー技術によりレジスト６を開口し、そのレジストをマス
クとして有機シリコン膜５及び薄い熱酸化膜３をフッ酸
系でウエットエッチングを行う。これにより図10の構造
を得る。
【００２１】図10のウエットエッチング後、レジスト６
を剥離し、周知の技術を用いアルミニウム７等により電
極を形成し、図11に示すようにＮＰＮトランジスタを完
成させる。
を剥離し、周知の技術を用いアルミニウム７等により電
極を形成し、図11に示すようにＮＰＮトランジスタを完
成させる。
【００２２】上記各工程におけるフォトリソグラフィー
技術や、拡散領域の形成、イオン注入、及びエッチング
等は、この種の半導体装置の形成のために通常用いられ
る手段を適宜任意に採用して、実施することができる。
技術や、拡散領域の形成、イオン注入、及びエッチング
等は、この種の半導体装置の形成のために通常用いられ
る手段を適宜任意に採用して、実施することができる。
【００２３】本実施例においては、ウエットエッチング
時の速度及びテーパ角の安定した制御が可能であった。
また、有機シリコン膜の電気的特性（絶縁性）の向上を
図ることができた。低温熱処理でも有機シリコン膜の膜
質を向上させることが可能であった。
時の速度及びテーパ角の安定した制御が可能であった。
また、有機シリコン膜の電気的特性（絶縁性）の向上を
図ることができた。低温熱処理でも有機シリコン膜の膜
質を向上させることが可能であった。
【００２４】なお、本構成は、電極以外の形成にも適用
することができ、また、ウエットエッチングだけでなく
ドライエッチングにも効果がある。更に、エッチングを
しない、有機シリコン膜の膜質改善にも効果を有するも
のである。
することができ、また、ウエットエッチングだけでなく
ドライエッチングにも効果がある。更に、エッチングを
しない、有機シリコン膜の膜質改善にも効果を有するも
のである。
【００２５】
【発明の効果】本発明によれば、有機シリコン膜をＣＶ
Ｄ法により形成する工程を含む半導体装置の製造方法に
ついて、ウエットエッチング時の速度及びテーパ角の安
定した制御が可能で、有機シリコン膜の電気的特性（絶
縁性）の向上を図ることができ、低温熱処理でも有機シ
リコン膜の膜質が向上し得るものである半導体装置の製
造方法を提供することができた。
Ｄ法により形成する工程を含む半導体装置の製造方法に
ついて、ウエットエッチング時の速度及びテーパ角の安
定した制御が可能で、有機シリコン膜の電気的特性（絶
縁性）の向上を図ることができ、低温熱処理でも有機シ
リコン膜の膜質が向上し得るものである半導体装置の製
造方法を提供することができた。
【図１】 本発明の工程を説明するフロー図である。
【図２】 作用説明図である。
【図３】 作用説明図である。
【図４】 作用説明図である。
【図５】 実施例１の工程を順に断面図で示すものであ
る（１）。
る（１）。
【図６】 実施例１の工程を順に断面図で示すものであ
る（２）。
る（２）。
【図７】 実施例１の工程を順に断面図で示すものであ
る（３）。
る（３）。
【図８】 実施例１の工程を順に断面図で示すものであ
る（４）。
る（４）。
【図９】 実施例１の工程を順に断面図で示すものであ
る（５）。
る（５）。
【図10】 実施例１の工程を順に断面図で示すものであ
る（６）。
る（６）。
【図11】 実施例１の工程を順に断面図で示すものであ
る（７）。
る（７）。
Ｉ 有機シリコン膜のＣＶＤ工程 ＩＩ 不活性イオンのイオン注入工程 ＩＩＩ アニール工程 ＩＶ 有機シリコン膜のエッチング工程
Claims (2)
- 【請求項１】有機シリコン膜をＣＶＤ法により形成する
工程と、 有機シリコン膜の膜厚の３分の１以上のところに飛程を
持つ構成で、不活性イオンをイオン注入法により注入す
る工程と、 アニールを行う工程と、 有機シリコン膜をウエットエッチングにてエッチングす
る工程とを含むことを特徴とする半導体装置の製造方
法。 - 【請求項２】有機シリコン膜がＴＥＯＳにより形成され
た膜であり、不活性イオンがＡｒイオンであることを特
徴とする請求項１に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20885393A JPH0745543A (ja) | 1993-07-31 | 1993-07-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20885393A JPH0745543A (ja) | 1993-07-31 | 1993-07-31 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0745543A true JPH0745543A (ja) | 1995-02-14 |
Family
ID=16563202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20885393A Pending JPH0745543A (ja) | 1993-07-31 | 1993-07-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0745543A (ja) |
-
1993
- 1993-07-31 JP JP20885393A patent/JPH0745543A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5326722A (en) | Polysilicon contact | |
| US4717681A (en) | Method of making a heterojunction bipolar transistor with SIPOS | |
| US6593196B2 (en) | Methods of forming a transistor gate | |
| US6399448B1 (en) | Method for forming dual gate oxide | |
| KR20010050077A (ko) | 실리콘-게르마늄 트랜지스터 및 관련 방법 | |
| JP3522482B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH11274489A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPH06177036A (ja) | 半導体薄膜結晶の成長方法 | |
| JPH0298143A (ja) | Ｌｄｄ構造ポリシリコン薄膜トランジスタの製造方法 | |
| JPH0745543A (ja) | 半導体装置の製造方法 | |
| JPH0684938A (ja) | 半導体装置の製造方法 | |
| JP2718757B2 (ja) | Ｍｏｓ型半導体装置及びその製造方法 | |
| JPH05326556A (ja) | 半導体装置の製造方法 | |
| JPH0656856B2 (ja) | 半導体装置の製造方法 | |
| JPH0714849A (ja) | 薄膜トランジスタの製造方法 | |
| JP2006108404A (ja) | Ｓｏｉウェーハの製造方法 | |
| JPS6126264A (ja) | 半導体装置の製造方法 | |
| JP3278237B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3376305B2 (ja) | 半導体装置の製造方法 | |
| JPS6142911A (ja) | イオン注入による導電層形成方法 | |
| JPH08279475A (ja) | 化合物半導体における能動層の形成方法 | |
| JPH05299349A (ja) | Ｓｏｉ基板の製造方法 | |
| JP2565192B2 (ja) | 半導体装置の製造方法 | |
| JPH01239867A (ja) | 絶縁膜上半導体の形成方法 | |
| JP3035941B2 (ja) | ▲ｉｉｉ▼―▲ｖ▼族化合物半導体装置の製造方法 |