JPH0745609A - 半導体集積回路装置及びその製造方法 - Google Patents

半導体集積回路装置及びその製造方法

Info

Publication number
JPH0745609A
JPH0745609A JP6008121A JP812194A JPH0745609A JP H0745609 A JPH0745609 A JP H0745609A JP 6008121 A JP6008121 A JP 6008121A JP 812194 A JP812194 A JP 812194A JP H0745609 A JPH0745609 A JP H0745609A
Authority
JP
Japan
Prior art keywords
integrated circuit
layer
circuit device
semiconductor integrated
oxynitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6008121A
Other languages
English (en)
Inventor
Norman Godinho
ゴディーニョ ノーマン
Hai-Pyng Liaw
リャウ ハイ−ピン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PARADIGM TECHNOL Inc
JFE Engineering Corp
Paradigm Technology Inc
Original Assignee
PARADIGM TECHNOL Inc
NKK Corp
Nippon Kokan Ltd
Paradigm Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PARADIGM TECHNOL Inc, NKK Corp, Nippon Kokan Ltd, Paradigm Technology Inc filed Critical PARADIGM TECHNOL Inc
Publication of JPH0745609A publication Critical patent/JPH0745609A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/49—Adaptable interconnections, e.g. fuses or antifuses
    • H10W20/493—Fuses, i.e. interconnections changeable from conductive to non-conductive
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/15—Static random access memory [SRAM] devices comprising a resistor load element

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【目的】 半導体集積回路装置に用いられるパッシベー
ション（安定化層）とフューズ保護層に関し、これらの
層から抵抗素子などの多結晶シリコン構造への水素拡散
を避ける特定のオキシナイトライド組成を提供すること
を目的とする。 【構成】 負荷抵抗１０２を有するＳＲＡＭセルのオキ
シナイトライドパッシベーション層８１４および／また
はフューズ保護層７１２であって、オキシナイトライド
は下層の負荷抵抗１０２の抵抗に対する水素拡散の影響
を最小限にする組成を有し、オキシナイトライド層の屈
折率は１．６０と１．８５の間であり、このオキシナイ
トライドは４００℃以上に加熱しても負荷抵抗に対して
実質的に水素を拡散しないから、次のアニール処理工程
での抵抗変化が避けられる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置及
びその製造方法に関し、殊に、半導体集積回路装置に用
いられるパッシベーション（安定化層）とフューズ保護
層に係り、詳しくは、抵抗素子などの多結晶シリコン構
造への水素拡散を避けるフューズ保護層またはパッシベ
ーション層のための特定のオキシナイトライド組成に係
るものである。
【０００２】
【従来の技術】スタティック・ランダム・アクセス・メ
モリ（ＳＲＡＭ）などの多くの集積回路は製造後特定の
抵抗値をもつ抵抗を用いている。その一例としてここで
そのまま引用しているGodinho らの米国特許第5,172,21
5 号“高抵抗多結晶シリコン負荷抵抗”がある。他の例
として、ここで、同様に引用しているGodinho らの米国
特許第5,166,771 号“自己整合接触および相互接続構
造”がある。
【０００３】抵抗素子を備えた半導体集積回路装置（以
下、ＩＣと称する）の製造の際、抵抗形成後の処理工程
で抵抗の変わるものがある。これらの工程はフューズ保
護層またはパッシベーション層の形成後に行われるもの
がある。
【０００４】フューズ保護層はＩＣの試験および回復処
理（リペア処理）中に下層のＩＣ要素を保護するもので
ある。フューズ保護層の一例をあげると、ＳＲＡＭ Ｉ
Ｃに使用されている。周知のように、ＳＲＡＭは冗長メ
モリセルまたはメモリセルの冗長カラムを備えており、
また、ＳＲＡＭのセルに欠陥があれば、ＳＲＡＭの回復
処理（リペア処理）に冗長セルを使用する。セルの取り
替えを許容するために、ＳＲＡＭには欠陥セルとの接続
を断ち、欠陥フューズを冗長セルと取り替えるためのＩ
Ｃ回復（リペア）フューズまたはアンチフューズ（anti
-fuse ）が包含されている。製造中にＳＲＡＭの試験を
して、もし欠陥セルが発見されたときは、適当な回復
（リペア）フューズを飛ばして欠陥フューズを取り替え
る。
【０００５】代表的な例では、試験および回復処理（リ
ペア処理）中のＳＲＡＭの損傷を防止するため、ＳＲＡ
Ｍをフューズ保護層で被覆する。フューズ保護層には電
気的接続を行うための開口を部設け、また、レーザビー
ムを照射して下層のフューズを飛ばすための窓を設け
る。フューズ保護層はその他にＳＲＡＭの残りの部分が
試験および回復処理（リペア処理）中にスクラッチまた
は汚染されるのを防止する。フューズ保護層として使用
される材料には、二酸化硅素、ドープしたシリケート・
ガラス、窒化硅素、オキシナイトライドおよびこれらを
組合せたものなどがある。
【０００６】試験および回復処理（リペア処理）後、フ
ューズ保護層の上にパッシベーション層を形成してフュ
ーズの開口部を被覆し、さらにＩＣをスクラッチ、湿気
や化学的な汚染から保護する。代表的には気相成長法を
用いてナイトライドパッシベーション層をデポジットさ
せる。
【０００７】フューズ保護層またはパッシベーション層
の形成後に、ＩＣの熱処理、例えば合金処理を行って焼
き鈍し（アニール）をする。フューズ保護層およびパッ
シベーション層の形成中、またこれに続くＩＣの合金処
理中でＩＣ抵抗素子の抵抗が変化することがある。ＳＲ
ＡＭで負荷抵抗が変化すると、セルの電圧保持力（デー
タ保持力又は電荷保持力）が変ることがあって不都合で
あり、場合よっては機能しないセルもでてくる。従っ
て、ＳＲＡＭのＩＣの生産率が低下し、単位コストが増
加する。
【０００８】
【発明が解決しようとする課題】そこで、層の形成時ま
たはＩＣを熱処理する際に下層の抵抗素子の抵抗が変わ
らないようなフューズ保護層およびパッシベーション層
を形成するための材料と方法の開発が要請される。
【０００９】本発明はＩＣの製造中に回路素子の抵抗が
パッシベーション層およびフューズ保護層によって変る
という従来の問題を解決するものである。気相成長法に
より形成された従来の窒化硅素パッシベーション層は高
レベルの水素を含んでおり、これがＩＣにおける下層の
構成部品の中に拡散して行き、構成部品の抵抗を変え、
往々にしてＩＣの欠陥をひき起し、収率を低下させると
考えられていた。従来の窒化硅素フューズ保護層を下層
のドープしたシリケート・ガラスと組合わせて使用した
ときも同様の問題があった。そこで、本発明は水素拡散
によって生じる抵抗変化を減少またはなくすことができ
るフューズ保護層およびパッシベーション層の形成方法
と構造を提供することを目的とする。
【００１０】
【課題を解決するための手段および作用】本発明ではオ
キシナイトライドパッシベーション層および（または）
フューズ保護層を採用し、ここでオキシナイトライド層
の組成は水素拡散の影響を最小とし、かつ十分強力で耐
薬品性にすぐれた層となるように定める。とくに、本発
明のパッシベーションまたはフューズ保護層は屈折率が
およそ１．６０ないし１．８５のオキシナイトライドで
あり、屈折率１．７０が最適である。このようなオキシ
ナイトライド層は、析出温度（４００℃）以上の高温で
処理しても多量の水素を放出しない。フューズ保護層と
して第１のオキシナイトライド層を採用すると共に第２
のオキシナイトライドパッシベーション層を用いる。
【００１１】
【実施例】以下、本発明に係る半導体集積回路装置の製
造方法の一実施例について、図１乃至３を参照して説明
する。図１（ａ）は半導体基板１０１の上に形成された
負荷抵抗１０２の断面図を示す。これはＳＲＡＭセルの
一部である。ドープしたシリケート・ガラス層１０３が
基板１０１と負荷抵抗１０２の上に設けてある。抵抗１
０２は多結晶シリコンの非ドープ領域であるが、水素拡
散の影響を受けるタイプの抵抗または回路素子であれば
開示した構造による利点が得られるであろう。
【００１２】基板１０１はＳＲＡＭなどのＩＣの構成部
品を形成する通常の能動素子（即ち、図示しないトラン
ジスタ類）を含んでいる。能動素子の例およびその形成
方法は前記特許に記載されている。ドープしたシリケー
ト・ガラス層１０３はホウーリン珪酸ガラス（ＢＰＳ
Ｇ）であり、抵抗１０２に影響を及ぼすおそれのある不
純物に対するゲッタである。しかしながら、ＢＰＳＧは
水素拡散を止める効果はない。
【００１３】負荷抵抗１０２とガラス層１０３の形成
後、他の上層の回路素子が形成される。例えば、ガラス
層１０３をマスクし、エッチングにより窓をあけ、その
上に金属配線層と相互接続層を形成する。図１（ｂ）は
抵抗１０２と基板１０１の上に設けた薄い導電性バリア
層２０５と金属層２０６を示す。金属層２０６はアルミ
ニウムで形成し、バリア層２０５はチタンで形成する
が、チタンは熱処理して窒化チタンＴｉＮとする。窒化
チタンは良導体であり、アルミニウムのシリコン基板へ
のスパイクを阻止する良好なバリアでもある。導電層２
０５と２０６は２０４のようなコンタクトを通じて基板
１０１と接触している。
【００１４】図１（ｃ）に示すように、金属層２０６は
周知の方法によってマスクした後、エッチングにより相
互接続層のパターンを形成する。第１の酸化物絶縁層３
０７は公知技術により金属内部配線層２０６の上に１．
２５μｍの厚さにデポジットさせる。第１の酸化物層３
０７は感光性樹脂を用いて平坦にした後、エッチングし
て輪郭３０７Ａをつける。
【００１５】図１（ｄ）に示すように、ドープしたシリ
ケート・ガラス層４０８Ａと第２の酸化物層４０８Ｂが
酸化物層３０７Ａの上に連続して形成されている。ドー
プしたシリケート・ガラス層４０８Ａはリン硅酸ガラス
（ＰＳＧ）であり、不純物のゲッタとして働く。三つの
絶縁層３０７Ａ，４０８Ａおよび４０８Ｂは一緒になっ
て内部金属酸化物層４０９を形成する。内部金属なる用
語は金属層２０６と後述の金属層６１１の間に層４０９
を置くことを意味する。この内部金属酸化物層４０９は
エッチングにより図１（ｅ）に示す如く必要な接続用の
開口部５１０を設ける。
【００１６】第２の金属層６１１は、図１（ｆ）に示す
ように内部金属酸化物層６１１と開口部５１０にアルミ
ニウムをデポジットさせて形成する。金属層６１１は常
法によりマスクし、エッチングにより第２の相互接続層
を形成する。金属層６１１のエッチングによりＩＣはフ
ューズ保護層、パッシベーション層およびパッケージを
除き完成する。
【００１７】冗長メモリセルをもつＳＲＡＭまたは他の
回復型ＩＣでは、図２（ａ）に示すようにフューズ７０
２のような回復（リペア）フューズまたはアンチーフュ
ーズ（anti-fuses，図示せず）が基板１０１の別の部分
に設けられる。フューズ７０２は多結晶シリコンから形
成するが、これはその後にドープする。図２（ａ）はＩ
Ｃの同一層中にフューズ７０２と抵抗１０２があり、互
に横方向に離れて並んでいることを示す。しかし、フュ
ーズ（またはアンチーフューズ）は他の構造であっても
よく、またＩＣの種々の層の中に形成してもよい。
【００１８】フューズ保護層７１２は金属相互接続層６
１１の第２層、内部金属酸化物層４０９およびフューズ
７０２の上に形成される。フューズ保護層７１２と内部
金属酸化物層４０９をマスクした後、ＲＩＥ（ドライ・
エッチング）その他の適当な技術によりパッド開口部
（図示せず）および窓７１３のような窓類をフューズ保
護層７１２にあける（ＩＣ上の各フューズにはこのよう
な窓が１個設けてある）。パッド開口部はＩＣの試験中
電気的接続を行うためのものであるが、窓はもしＩＣの
回復処理（リペア処理）に必要ならばレーザビームを照
射してフューズ７０２をとばすために設けてある。図示
のように、窓７１３はフューズ７０２に達するまでエッ
チングするわけではない。酸化物層４０９と１０３の残
りの部分の厚さはレーザビーム照射によりフューズ７０
２をとばせる程度である。望ましい酸化物層の厚さは使
用するレーザビームのエネルギにより最適化される。フ
ューズ保護層７１２はその他に金属相互接続層６１１が
試験および回復処理（リペア処理）中に損傷するのを防
ぐ。
【００１９】図２（ａ）に示す実施例では、フューズ保
護層はリン３重量％、厚さ約４０００Åのリン硅酸ガラ
ス（ＰＳＧ）などのドープしたシリケート・ガラス層で
ある。ＰＳＧは従来技術で用いられる窒化珪素フューズ
保護層よりも有利である。代表的な例では、窒化珪素は
気相成長により形成され、シラン（ＳｉＨ4 ）、アンモ
ニア（ＮＨ3 ）と窒素（Ｎ2 ）の混合物を約４００℃に
加熱して基板に通す。この方法で形成した窒化硅素は膜
構造中の水素濃度が高く、しかも水素は加熱により窒化
硅素から拡散する傾向のあることが見出された。窒化硅
素層を加熱するどの段階でも、とくに加熱が窒化硅素の
形成温度を超えるときには、水素は窒化硅素から拡散し
て下層の抵抗素子の抵抗が変化する。ＰＳＧは水素濃度
が高くなく、水素拡散の問題がない。しかし、ＰＳＧは
窒化硅素のような耐擦過性はない。
【００２０】図２（ｂ）に示す実施例では、フューズ保
護層７１２はドープしたシリケート・ガラス層７１２Ａ
とその上のオキシナイトライド層７１２Ｂから形成され
ている。ドープしたシリケート・ガラス層７１２Ａはリ
ン３重量％、厚さ４０００ÅのＰＳＧである。他のオキ
シナイトライドフューズ保護層と対照的にこのオキシナ
イトライド層７１２Ｂはそこからの水素拡散を最小にす
るように選択した組成を有する。オキシナイトライド層
７１２Ｂの厚さは６０００Åと１０，０００Åの間であ
り、その一例は１０，０００Åである。
【００２１】オキシナイトライドは主として二酸化硅素
（ＳｉＯ2 ）と窒化硅素（Ｓｉ3 Ｎ 4 ）の混合物から成
る種類の材料である。二酸化硅素と窒化硅素の比は種々
変えることができる。オキシナイトライドの組成が異る
と、水素含量や屈折率などの性質が異る。本発明の一実
施例では、オキシナイトライドの屈折率は１．６０〜
１．８５の範囲にある。屈折率１．７０のオキシナイト
ライドが最適であって、オキシナイトライドを４００℃
以上に加熱しても直ぐそばの多結晶シリコン抵抗素子の
抵抗が変化しないことがわかった。これと比較し、他の
処理に使用されて、屈折率が約１．８５より大きいオキ
シナイトライドは窒化硅素の場合と同程度に抵抗が大き
く変わることがわかった。
【００２２】前述したオキシナイトライド層は市販の装
置であるノーベラス（Novellus）を使って形成すること
ができる。この装置はプラズマ強化気相成長法（ＰＥＣ
ＶＤ）を採用したもので、ガスの流速が２．０TorrでＳ
ｉＨ4 ０．２リットル／分（lpm ）、ＮＨ3 ２lpm
、Ｎ2 Ｏ １．６lpm およびＮ2 ５lpm であり、温
度４００℃、出力設定０．２５ＫＷ（ＨＦ）と０．６５
ＫＷ（ＬＦ）である。得られたオキシナイトライドをエ
リプソメータで測定した屈折率は１．７０＋／−０．０
５であり、圧縮応力２．０×１０9 dynes/cm2 であっ
た。
【００２３】表１は本発明による屈折率が１．６０〜
１．８５のオキシナイトライド層の形成条件を示す。
【００２４】
【表１】
【００２５】フューズ保護層７１２を常法に従ってマス
クし、エッチングにより前述した７１３のような開口部
と窓に設けた後、ＩＣを加熱して金属層の焼き鈍し（ア
ニール）をする第１の“合金”処理工程を実施する。こ
のＩＣは不都合な水素拡散を引き起こさずに４００℃以
上に加熱することができる利点がある。第１の合金処理
工程後、必要かつ可能であればＩＣの試験と回復処理
（リペア処理）を行う。
【００２６】図３を参照して説明すると、試験および回
復処理（リペア処理）を行った後、フューズ保護層７１
２の上にパッシベーション層８１４を形成する。パッシ
ベーション層８１４は屈折率１．７０（１．６０と１．
８５の間）をもつオキシナイトライドであり、前述と同
一の技術を用いて形成する。図２（ａ）の実施例では、
フューズ保護層７１２は厚さ４０００ÅのＰＳＧから成
るが、オキシナイトライドパッシベーション層８１４は
厚さ１７，０００Åである。図２（ｂ）の実施例では、
フューズ保護層７１２が厚さ４０００Åの厚いＰＳＧ層
７１２Ａと１０００Åの厚いオキシナイトライド層７１
２Ｂとから成るが、オキシナイトライドパッシベーショ
ン層は７０００Åである。フューズ保護層にパッシベー
ション層を加えたオキシナイトライドの全体の厚さは二
つの実施態様とも１７，０００Åであり、フューズ保護
層にパッシベーション層を加えた全体の厚さはいずれも
２１，０００Åである。
【００２７】形成後、オキシナイトライドパッシベーシ
ョン層８１４を感光性樹脂でマスクし、ＲＩＥ法により
エッチングして開口部を設け、層６１１中にパッド電極
を形成する。次いで、第２の合金（加熱）処理を実施し
て金属層の焼き鈍し（アニール）をする。再び、前述の
新規な組成をもつオキシナイトライドパッシベーション
層８１４を用いると、不都合な水素拡散をさせないでＩ
Ｃを４００℃以上に加熱することができる。最後に、周
知の方法に従ってＩＣを選別し、性能表示をする。
【００２８】以上本発明について詳述したが、これの実
施例は説明のためであり制限するものと解してはならな
い。本発明は他の多くの態様を採ることが可能である。
例えば、当業者であれば理解できることであるが、抵抗
１０２とパッシベーション層８１４の間の層はパッシベ
ーション層におけるオキシナイトライドの使用とは殆ど
無関係であり、種々の方法で形成または構成することが
できる。とくに、前述のオキシナイトライドパッシベー
ション層は回復（リペア）フューズおよび／またはフュ
ーズ保護層を備えたものあるいは備えないＩＣにも用い
られる。従って、本発明は請求範囲に記載された範囲で
のみ限定されるものであり、実施例に限定するものでは
ない。
【図面の簡単な説明】
【図１】（ａ）〜（ｆ）は本発明に係る半導体集積回路
装置の製造方法の一実施例を示す断面図である。
【図２】（ａ），（ｂ）はそれぞれ図１（ｆ）に続く製
造工程を示す断面図である。
【図３】図２に続く製造工程を示す断面図である。
【符号の説明】
１０１ 半導体基板 １０２ 抵抗 １０３ シリケート・ガラス層 ２０５ 導電性バリア層 ２０６ 金属層 ３０７ 第１の酸化物絶縁層 ３０７Ａ 輪郭 ４０８Ａ ドープしたシリケート・ガラス層 ４０８Ｂ 第２の酸化物層 ４０９ 内部金属酸化物層 ５１０ 開口部 ６１１ 第２の金属層 ７０２ フューズ ７１２ フューズ保護層 ７１３ 窓 ８１４ パッシベーション層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/04 21/822 27/10 ３７１ 7210−4Ｍ // Ｈ０１Ｌ 21/82 (72)発明者 ノーマン ゴディーニョ アメリカ合衆国 カリフォルニア 94022、 ロス アルトス ヒルズ、 ヴィア コ リタ 27872 (72)発明者 ハイ−ピン リャウ アメリカ合衆国 カリフォルニア 95014、 クパーチノ、 シーダー スプリング コート 11647

Claims (23)

    【特許請求の範囲】
  1. 【請求項１】 複数の層を含み、かつ、半導体基板、該
    基板上に形成された抵抗素子および集積回路の最上層と
    して前記抵抗素子の上に形成されたオキシナイトライド
    層を備え、該オキシナイトライド層は前記抵抗素子の抵
    抗を実質的に変化させる量の水素を放出しない組成を有
    することを特徴とする半導体集積回路装置。
  2. 【請求項２】 前記オキシナイトライドの組成が約１．
    ６０から１．８５の範囲の屈折率を有する請求項１に記
    載の半導体集積回路装置。
  3. 【請求項３】 前記オキシナイトライドの組成が約１．
    ７０の屈折率を有する請求項２に記載の半導体集積回路
    装置。
  4. 【請求項４】 オキシナイトライドの組成が、集積回路
    を４００℃以上に加熱しても抵抗素子の抵抗がオキシナ
    イトライド層から抵抗素子への水素の放出によって変化
    しないものである請求項１に記載の半導体集積回路装
    置。
  5. 【請求項５】 前記抵抗素子が多結晶シリコンから成る
    請求項１に記載の半導体集積回路装置集積回路。
  6. 【請求項６】 半導体集積回路装置が、さらに前記基板
    上に前記抵抗素子から横方向に離れて形成されたフュー
    ズと、前記フューズとオキシナイトライド層の間のフュ
    ーズ保護層とを備えている請求項５に記載の半導体集積
    回路装置。
  7. 【請求項７】 前記フューズ保護層がドープしたシリケ
    ート・ガラスから成る請求項６に記載の半導体集積回路
    装置。
  8. 【請求項８】 前記フューズ保護層がさらにドープした
    シリケート・ガラス層の上に形成された第２のオキシナ
    イトライド層を備えている請求項７に記載の半導体集積
    回路装置。
  9. 【請求項９】 前記第２のオキシナイトライド層の組成
    が約１．６０から１．８５の範囲の屈折率をもつもので
    ある請求項８に記載の半導体集積回路装置。
  10. 【請求項１０】 第２のオキシナイトライド層の組成が
    約１．７０の屈折率をもつ請求項８に記載の半導体集積
    回路装置。
  11. 【請求項１１】 第２のオキシナイトライド層の組成
    が、集積回路を４００℃以上に加熱しても抵抗素子の抵
    抗が第２のオキシライド層から抵抗素子への水素の放出
    によって変化しないものである請求項８に記載の半導体
    集積回路装置。
  12. 【請求項１２】 半導体基板、該基板上に形成された複
    数の電気素子、該基板上に設けたフューズ、および該フ
    ューズ上に形成されたオキシナイトライドパッシベーシ
    ョン層を備え、該オキシナイトライドパッシベーション
    層が前記電気素子の抵抗を変化させる量の水素を放出し
    ない組成を有することを特徴とする半導体集積回路装
    置。
  13. 【請求項１３】 前記オキシナイトライドの組成が約
    １．６０から１．８５の範囲の屈折率を有する請求項１
    ２に記載の半導体集積回路装置。
  14. 【請求項１４】 前記オキシナイトライドの組成か約
    １．７０の屈折率を有する請求項１２に記載の半導体集
    積回路装置。
  15. 【請求項１５】 前記オキシナイトライドの組成が、集
    積回路を４００℃以上に加熱しても電気素子の抵抗が変
    化しないものである請求項１２に記載の半導体集積回路
    装置。
  16. 【請求項１６】 半導体集積回路装置の製造方法であっ
    て、 半導体基板上に抵抗素子を形成する工程、 該抵抗素子の上に最上層のパッシベーション層を形成す
    る工程であって、該パッシベーション層がオキシナイト
    ライドから形成され、該オキシナイトライド層が加熱処
    理中に水素を放出して実質的に抵抗素子中に拡散しない
    組成を有する工程、および集積回路を加熱処理する工程
    を含むことを特徴とする半導体集積回路装置の製造方
    法。
  17. 【請求項１７】 前記抵抗素子の形成工程が多結晶シリ
    コンの領域を形成する請求項１６に記載の半導体集積回
    路装置の製造方法。
  18. 【請求項１８】 前記パッシベーションの形成工程で、
    シラン、アンモニア、窒素および一酸化窒素の混合物に
    より気相成長を行う請求項１７に記載の半導体集積回路
    装置の製造方法。
  19. 【請求項１９】 さらに前記半導体基板上に金属相互接
    続層を形成する工程を含み、ここで加熱処理を行って焼
    き鈍し（アニール）をする請求項１８に記載の半導体集
    積回路装置の製造方法。
  20. 【請求項２０】 さらに前記基板とオキシナイトライド
    層の間にフューズを形成する工程を含み、該フューズは
    抵抗素子から横に離して設ける請求項１９に記載の半導
    体集積回路装置の製造方法。
  21. 【請求項２１】 さらに前記フューズとオキシナイトラ
    イド層の間にフューズ保護層を形成する工程を含む請求
    項２０に記載の半導体集積回路装置の製造方法。
  22. 【請求項２２】 前記フューズ保護層を形成する工程が
    ドープしたシリケート・ガラス層を形成することからな
    る請求項２１に記載の半導体集積回路装置の製造方法。
  23. 【請求項２３】 前記フューズ保護層を形成する工程が
    さらに前記ドープしたシリケート・ガラス層の上に第２
    のオキシナイトライド層を形成することから成り、該第
    ２のオキシナイトライド層が次の加熱処理工程の際に前
    記抵抗素子に水素を拡散させない請求項２２に記載の半
    導体集積回路装置の製造方法。
JP6008121A 1993-03-25 1994-01-28 半導体集積回路装置及びその製造方法 Withdrawn JPH0745609A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/036,754 US5365104A (en) 1993-03-25 1993-03-25 Oxynitride fuse protective/passivation film for integrated circuit having resistors
US08/036754 1993-03-25

Publications (1)

Publication Number Publication Date
JPH0745609A true JPH0745609A (ja) 1995-02-14

Family

ID=21890444

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6008121A Withdrawn JPH0745609A (ja) 1993-03-25 1994-01-28 半導体集積回路装置及びその製造方法

Country Status (2)

Country Link
US (1) US5365104A (ja)
JP (1) JPH0745609A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006080249A (ja) * 2004-09-09 2006-03-23 Oki Electric Ind Co Ltd 半導体素子、及び半導体素子の製造方法
JP2013214655A (ja) * 2012-04-03 2013-10-17 Nippon Telegr & Teleph Corp <Ntt> 光半導体素子

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3587537B2 (ja) * 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
US5578517A (en) * 1994-10-24 1996-11-26 Taiwan Semiconductor Manufacturing Company Ltd. Method of forming a highly transparent silicon rich nitride protective layer for a fuse window
US5751630A (en) * 1996-08-29 1998-05-12 Micron Technology, Inc. SRAM cell employing substantially vertically elongated pull-up resistors
US5808941A (en) * 1996-01-04 1998-09-15 Micron Technology, Inc. SRAM cell employing substantially vertically elongated pull-up resistors
US5699292A (en) * 1996-01-04 1997-12-16 Micron Technology, Inc. SRAM cell employing substantially vertically elongated pull-up resistors
US5946542A (en) * 1996-02-26 1999-08-31 Micron Technology, Inc. Method of depositing passivation layers on semiconductor device arrays
US5851903A (en) * 1996-08-20 1998-12-22 International Business Machine Corporation Method of forming closely pitched polysilicon fuses
JPH118305A (ja) * 1997-06-13 1999-01-12 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6593241B1 (en) 1998-05-11 2003-07-15 Applied Materials Inc. Method of planarizing a semiconductor device using a high density plasma system
US6100116A (en) * 1998-06-18 2000-08-08 Taiwan Semiconductor Manufacturing Company Method to form a protected metal fuse
US6046080A (en) * 1999-02-08 2000-04-04 United Microelectronics Corp. Method of making a load resistor of a static random access memory on a semiconductor wafer
US6153541A (en) * 1999-02-23 2000-11-28 Vanguard International Semiconductor Corporation Method for fabricating an oxynitride layer having anti-reflective properties and low leakage current
DE10108924A1 (de) * 2001-02-23 2002-09-05 Infineon Technologies Ag Wafer-Test- und Markierverfahren für Halbleiterbausteine mit Schmelzstrukturen
US6965156B1 (en) * 2002-12-27 2005-11-15 Actel Corporation Amorphous carbon metal-to-metal antifuse with adhesion promoting layers
US20030062596A1 (en) * 2001-10-02 2003-04-03 Actel Corporation Metal-to-metal antifuse employing carbon-containing antifuse material
US6728126B1 (en) 2002-12-20 2004-04-27 Actel Corporation Programming methods for an amorphous carbon metal-to-metal antifuse
US7459763B1 (en) 2001-10-02 2008-12-02 Actel Corporation Reprogrammable metal-to-metal antifuse employing carbon-containing antifuse material
US7390726B1 (en) 2001-10-02 2008-06-24 Actel Corporation Switching ratio and on-state resistance of an antifuse programmed below 5 mA and having a Ta or TaN barrier metal layer
US20080266689A1 (en) * 2007-04-26 2008-10-30 Sharp Laboratories Of America, Inc. Non-stoichiometric SiOxNy optical filters

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6010644A (ja) * 1983-06-30 1985-01-19 Toshiba Corp 半導体装置の製造方法
JPS63184340A (ja) * 1986-09-08 1988-07-29 Nec Corp 半導体装置
JPS6410644A (en) * 1987-07-02 1989-01-13 Mitsubishi Electric Corp Manufacture of semiconductor device
US4855804A (en) * 1987-11-17 1989-08-08 Motorola, Inc. Multilayer trench isolation process and structure
US5166771A (en) * 1990-01-12 1992-11-24 Paradigm Technology, Inc. Self-aligning contact and interconnect structure
US5172211A (en) * 1990-01-12 1992-12-15 Paradigm Technology, Inc. High resistance polysilicon load resistor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006080249A (ja) * 2004-09-09 2006-03-23 Oki Electric Ind Co Ltd 半導体素子、及び半導体素子の製造方法
JP2013214655A (ja) * 2012-04-03 2013-10-17 Nippon Telegr & Teleph Corp <Ntt> 光半導体素子

Also Published As

Publication number Publication date
US5365104A (en) 1994-11-15

Similar Documents

Publication Publication Date Title
US5365104A (en) Oxynitride fuse protective/passivation film for integrated circuit having resistors
US5712194A (en) Semiconductor device including interlayer dielectric film layers and conductive film layers
US6307213B1 (en) Method for making a fuse structure for improved repaired yields on semiconductor memory devices
US6511910B2 (en) Method for manufacturing semiconductor devices
CA1306072C (en) Refractory metal - titanium nitride conductive structures and processes for forming the same
US6174743B1 (en) Method of reducing incidence of stress-induced voiding in semiconductor interconnect lines
US20050087517A1 (en) Adhesion between carbon doped oxide and etch stop layers
US6624052B2 (en) Process for annealing semiconductors and/or integrated circuits
JPH04299566A (ja) 高抵抗用多結晶シリコンの抵抗値維持方法
US5006484A (en) Making a semiconductor device with contact holes having different depths
JPH05218009A (ja) 半導体装置の層間絶縁膜形成方法
JP3015767B2 (ja) 半導体装置の製造方法及び半導体装置
US6693343B2 (en) Self-passivating Cu laser fuse
US5783493A (en) Method for reducing precipitate defects using a plasma treatment post BPSG etchback
JP3432997B2 (ja) 半導体装置に使用する絶縁膜
US5444026A (en) Method for manufacturing semiconductor device by forming insulator-layer to suppress bubble formation
JP3213909B2 (ja) 抵抗およびその作製方法
US6562712B2 (en) Multi-step planarizing method for forming a patterned thermally extrudable material layer
US5894037A (en) Silicon semiconductor substrate and method of fabricating the same
US6319848B1 (en) Inhomogenous composite doped film for low temperature reflow
US5990541A (en) Semiconductor device and method of fabricating the same
US4420503A (en) Low temperature elevated pressure glass flow/re-flow process
US6281110B1 (en) Method for making an integrated circuit including deutrium annealing of metal interconnect layers
KR970030332A (ko) 반도체소자의 도전 배선 콘택 제조방법
US6103555A (en) Method of improving the reliability of low-voltage programmable antifuse

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010403