JPH05218009A - 半導体装置の層間絶縁膜形成方法 - Google Patents

半導体装置の層間絶縁膜形成方法

Info

Publication number
JPH05218009A
JPH05218009A JP4290587A JP29058792A JPH05218009A JP H05218009 A JPH05218009 A JP H05218009A JP 4290587 A JP4290587 A JP 4290587A JP 29058792 A JP29058792 A JP 29058792A JP H05218009 A JPH05218009 A JP H05218009A
Authority
JP
Japan
Prior art keywords
insulating film
interlayer insulating
semiconductor device
bpsg
surface treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4290587A
Other languages
English (en)
Other versions
JP2533440B2 (ja
Inventor
Changgyu Kim
昶圭 金
Changki Hong
昌基 洪
Woo-In Joung
佑仁 鄭
Yongchul Ahn
容徹 安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH05218009A publication Critical patent/JPH05218009A/ja
Application granted granted Critical
Publication of JP2533440B2 publication Critical patent/JP2533440B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
    • H10P14/6529—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by exposure to a gas or vapour
    • H10P14/6532—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by exposure to a gas or vapour by exposure to a plasma
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
    • H10P14/6534—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by exposure to a liquid
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P70/00—Cleaning of wafers, substrates or parts of devices
    • H10P70/20—Cleaning during device manufacture
    • H10P70/23—Cleaning during device manufacture during, before or after processing of insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H10W20/077—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers on sidewalls or on top surfaces of conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/093—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts
    • H10W20/096—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts by contacting with gases, liquids or plasmas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6336—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H10P14/6923—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H10P14/6924—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Glass Compositions (AREA)

Abstract

(57)【要約】 【目的】 硫酸ボイルや大気中原子との反応を遮断して
外部からの衝撃が軽減し、高濃度ＢＰＳＧの破壊を防止
することにより、低温でフローが良好な半導体装置の絶
縁膜形成方法を提供する。 【構成】 素子を形成している半導体基板上に高濃度の
ホウ素とリンとを含有する絶縁膜を沈積するステップ
と、前記沈積した絶縁膜の表面をプラズマを用いて表面
処理を行なうステップと、低温でリフロー工程を行なう
ステップとを備える。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置の層間絶縁
膜形成方法に関するものであり、特に、ホウ素リンシリ
ケートガラスの沈積の後、表面処理してホウ素とリンと
の濃度制限性を克服し、硫酸ボイルによる侵食を防止で
きる半導体装置の層間絶縁膜形成方法に関するものであ
る。
【０００２】
【従来の技術】一般に、大規模集積回路（ＶＬＳＩ）製
造工程では、リンシリケートガラスリフローを１，１０
０℃より低い温度で行なうことが望ましい。この理由
は、これより高い温度は、接合部の不純物拡散状況を変
化させるためである。さらに、ＭＯＳゲート酸化膜は、
高い温度（９００℃以上）の工程に露出されない。しか
し、流動性ガラスは、基板上の鋭い段差を容易にカバー
できて好ましい。また、７００℃程度の低いガラス流れ
温度は、ホウ素リンシリケート（Ｂ2 Ｏ3 −Ｐ2 Ｏ 5 −
ＳｉＯ2 ）ガラス（ＢＰＳＧ）の同様な３成分の酸化膜
システムを形成するため、リンシリケートガラスにジボ
ラン（Ｂ2 Ｈ6 ）不純物を加えることにより得られる。
【０００３】ＢＰＳＧフローは、フィルム成分、フロー
温度、フロー時間およびフロー雰囲気に依存する。ＢＰ
ＳＧにおいて、１ｗｔ％であるホウ素濃度の増加は、ほ
ぼ４０℃のフロー温度を減少させると報告されている。
一般に、リン濃度が５ｗｔ％を超えるとリン濃度の増加
はそれ以上ＢＰＳＧのフロー温度を減少させない。ホウ
素の濃度範囲は、フィルム安定性により決まる。すなわ
ち、５ｗｔ％以上ホウ素を含むＢＰＳＧフィルムは、非
常に吸収性が強く不安定になる傾向があるため、もし、
用いる場合、使用後すぐに次の積層工程を行なわなけれ
ばならない。また、通常の炉ステップにおいて、もとの
温度より高い１００〜１７５℃状態で３０秒間、速い熱
アニーリングをすることで均一なＢＰＳＧフローを生じ
る。フローサイクルの雰囲気ガスは、さらにフロー機構
に影響を与える。Ｎ2 ガスの代わりにスチーム雰囲気を
用いると、最小限要求されるフロー温度はほぼ７０℃ほ
ど低くなる。
【０００４】前述した低い温度流れ特性の他にも、ＢＰ
ＳＧ（あるいはリンシリケートガラス）は、アルカリイ
オンを吸着し、低いストレスを表わす。ドーピングのた
め、ＢＰＳＧはシリコンに対し望まない拡散ソースにな
ることがあり、高いホウ素濃度によりリンの外方拡散が
増加する。
【０００５】前述したようなＢＰＳＧの特性のため、最
近、オゾン、有機物を用いた常圧ＣＶＤが用いられてい
る。このような例は、『オゾン／有機源ＶＬＳＩリフロ
ーガラス膜用ＡＰＣＶＤ；イケダヤスオ，ヌマサワユウ
イチロウ，サカモトミツル著；ＶＬＳＩ開発部６ペー
ジ，ＮＥＣ研究開発Ｎｏ．９４，１９８７．７』に載っ
ている。（“Ozone / Organic - Source APCVD for VLS
I Reflow Glass Films,by Yasuo IKEDA, Youichirou NU
MASAWA and Mitsuru SAKAMOTO - VLSI Development DIV
ISION 6 page, NEC Res. & Develop. No. 94, 1987. 7
”）今まで、層間絶縁膜として用いられるＢＰＳＧ
は、素子がサブミクロン化されるに従い、ＢＰＳＧリフ
ロー時、熱的衝撃による接合破壊を起こすので、ＢＰＳ
Ｇ低温リフロー工程の導入が必須である。上記に引用さ
れた技術は、ＢＰＳＧの沈積後続工程により、硫酸ボイ
ルとＢＰＳＧリフローを行ない、層間絶縁膜平坦化をな
してきた。図１０および図１１は、従来技術に従う工程
流れ図であり、図１０は導電線１を形成しているパター
ンであり、図１１は前記導電線１上にＢＰＳＧ２を沈積
させた図であって、高濃度のＢＰＳＧ（ホウ素濃度４〜
１０ｗｔ％以上、リン濃度４〜１０ｗｔ％以上）を沈積
した後表面処理なしに硫酸ボイルした後、ＢＰＳＧをフ
ローさせる。
【０００６】
【発明が解決しようとする課題】しかしながら、最近、
素子が６４Ｍ ＤＲＡＭに至り、８５０℃以下のＢＰＳ
Ｇの低温フローを求められるようになった。ＢＰＳＧ内
のホウ素やリンは、最外殻電子がシリコンイオンと異な
り、ホウ素の場合、配位数が３から４に、リンの場合は
５から４に変わりながら酸素イオンの欠乏や過剰が起こ
り、原子間のネットワーク構造が弱くなって融点が低く
なる。ホウ素およびリンの濃度が増加するほど、原子間
のネットワーク構造が弱くなり、融点がもっと低くな
る。さらに、ホウ素およびリンの濃度が高いＢＰＳＧ膜
を沈積すると、硫酸ボイルの際湿式損傷を生じて膜にク
ラックが発生し、大気中に放置した場合においても大気
中水分と反応して膜にクラックが発生するので、基のＢ
ＰＳＧを用いる初期の目的が達成できない。
【０００７】この発明の目的は、上述の問題点を解決
し、ＢＰＳＧの沈積の後表面処理して、硫酸ボイルや大
気中原子との反応を遮断して、外部からの衝撃を防止で
きる半導体装置の層間絶縁膜形成方法を提供することに
ある。
【０００８】さらに、本発明の目的は、高い濃度のホウ
素およびリンに基づいたＢＰＳＧの衝撃を防止すること
により、ＢＰＳＧのクラックや破裂をもたらさず、低温
においてフローが良好な半導体装置の層間絶縁膜形成方
法を提供することにある。
【０００９】
【課題を解決するための手段】この発明による半導体装
置の層間絶縁膜形成方法は、素子を形成している半導体
基板上に高濃度のホウ素とリンとを含有する絶縁膜を沈
積するステップと、沈積した絶縁膜の表面をプラズマを
用いて表面処理を行なうステップと、プラズマ表面処理
後に低温でリフロー工程を行なうステップとを備える。
【００１０】好ましくは、ホウ素の濃度は、４〜１５ｗ
ｔ％であるとよい。また、好ましくは、リンの濃度は４
〜１５ｗｔ％であるとよい。
【００１１】さらに、好ましくは、表面処理用プラズマ
ガスソースとして、Ｎ2 Ｏ，Ｏ2 ，Ｏ3 などの酸素基を
含んだガスのうちのいずれか１つを用いるとよい。
【００１２】また、好ましくは、絶縁膜は、ＳｉＯ2 、
Ａｌ2 Ｏ3 ，ＳｉＮX のうちのいずれか１つからなると
よい。
【００１３】さらに、好ましくは、リフロー工程温度
は、８５０℃以下であるとよい。また、好ましくは、低
温リフロー工程前に、湿式洗浄で絶縁膜の表面を洗浄す
るステップをさらに含めてもよい。
【００１４】
【実施例】以下、本発明の好ましい実施例を、添付図面
に基づいて詳細に説明する。
【００１５】図１〜図３は、本発明に従う工程ごとの半
導体装置断面図であり、図１は導電線１を形成した状
態、図２は前記導電線１上にＢＰＳＧ２を沈積した状態
を示す。高濃度のＢＰＳＧ（ホウ素濃度４〜１５ｗｔ％
以上、リン濃度４〜１５ｗｔ％以上）を沈積した後、図
３のように表面処理を行なう。このとき、表面処理はプ
ラズマ３を用いる。
【００１６】本発明において、Ｏ3 −テトラエチル−ο
−シリケート（Ｏ3 −ＴＥＯＳ）より形成したＢＰＳＧ
を用い、沈積条件は、テトラエチル−ο−シリケート：
３ＳＬＭ、トリメチルホウ酸：４０ｍｇ、トリメチルリ
ン酸：１．５ＳＬＭ、Ｏ3 濃度：５％、Ｏ3 ＋Ｏ2 フロ
ー：７．５ＳＬＭ、温度：４２０℃であった。
【００１７】上記条件により、ポリシリコンパターン上
にＯ3 −テトラエチル−ο−シリケートＢＰＳＧを６０
００Å沈積した試料を３枚作成後、１枚はＮ2 Ｏプラズ
マ処理を行ない、また１枚はＮ2 ＋ＮＨ3 プラズマ処理
を行ない、残り１枚は従来の方法どおり（表面処理を行
なわないことを除いては図１〜図３の実施例と同一であ
る）（図１０、図１１参照）試料を作製した後、３枚を
同時に同様な条件で硫酸ボイルを行ない、８５０℃、Ｎ
2 雰囲気において３０分間フローした。
【００１８】その結果、高濃度のＢＰＳＧの沈積後、Ｎ
2 Ｏプラズマ処理は硫酸ボイルに対する侵食が全くな
く、フロー特性も良好であった（図４〜図６参照）。
【００１９】一方、Ｎ2 ＋ＮＨ3 プラズマ処理は、硫酸
ボイルに対する侵食が若干あり、フロー特性もあまり良
好でない（図７〜図９参照）。しかし、従来の方法にて
進行した高濃度ＢＰＳＧは、硫酸ボイルの侵食により、
ＢＰＳＧのクラックが激しく発生した（図１２〜図１４
参照）。
【００２０】前述した図４〜図６ないし図１２〜図１４
において、図４、図７および図１２は、パターン図６、
図９および図１４の側断面図をＳＥＭでとったものであ
り、図５、図８および図１３は、図４、図７および図１
２の部分拡大図である。
【００２１】この実施例においてのプラズマ処理条件
は、温度２００℃、ＲＦパワー１５０Ｗであり、プラズ
マガスソースとしてＮ2 ＯとＮ2 ＋ＮＨ3 とに分けて５
分間処理したが、プラズマ条件を変え、プラズマガスソ
ースをＯ3 やＯ2 などの他のガスに変えてもこれと同様
な特性が得られる。これは、ＢＰＳＧの膜質表面に存在
した不安定な自由Ｂ2 Ｏ3 をＮ2 ＯあるいはＯ2 プラズ
マ処理を行なうことにより、安定なＢ−Ｏ−Ｓｉ構造に
変化せしめるか、新しいＳｉＯX 膜が形成されるためで
ある。
【００２２】８００℃、Ｎ2 雰囲気において３０分間フ
ロー条件にＦＴ−ＩＲスペクトルを比較してみると、高
濃度ＢＰＳＧを沈積した後表面処理を行ない硫酸ボイル
を行なう場合、ホウ素、リンのスペクトルが沈積状態そ
れ自体と同様であるが、表面処理を行なわない場合は、
ホウ素のスペクトル上のピック値が著しく減少する。収
縮量の面においても、表面処理を行なう方が表面処理を
行なわない方に比べ著しく小さい。そして、ＢＰＳＧの
沈積の後表面処理を行なうことにより、外部から水分吸
収による侵食を防止し、ホウ素が外方拡散することを防
止して、８５０℃以下の温度においてもフロー特性が非
常に優れる。したがって、高温処理に伴う熱的衝撃によ
る接合破壊のような問題点を除去できる。
【００２３】
【発明の効果】前述のように、従来はホウ素の濃度増加
による硫酸ボイルや外部からの侵食が非常に激しいた
め、ホウ素およびリンの濃度増加を制限したが、本発明
によれば、高濃度ＢＰＳＧの侵食軽減を実現でき、ＢＰ
ＳＧの融点を低めるために高濃度化して低温フローが可
能である。
【図面の簡単な説明】
【図１】本発明に従う工程流れに従った基板断面図であ
る。
【図２】本発明に従う工程流れに従った基板断面図であ
る。
【図３】本発明に従う工程流れに従った基板断面図であ
る。
【図４】本発明に従う表面処理後のＳＥＭ断面図であ
る。
【図５】本発明に従う表面処理後のＳＥＭ断面図であ
る。
【図６】本発明に従う表面処理後のＳＥＭ断面図であ
る。
【図７】本発明に従う表面処理後のＳＥＭ断面図であ
る。
【図８】本発明に従う表面処理後のＳＥＭ断面図であ
る。
【図９】本発明に従う表面処理後のＳＥＭ断面図であ
る。
【図１０】従来の技術による工程流れに従った基板断面
図である。
【図１１】従来の技術による工程流れに従った基板断面
図である。
【図１２】従来技術に従う表面処理後のＳＥＭ断面図で
ある。
【図１３】従来技術に従う表面処理後のＳＥＭ断面図で
ある。
【図１４】従来技術に従う表面処理後のＳＥＭ断面図で
ある。
【符号の説明】
１ 導電線 ２ ホウ素リンシリケートガラス（ＢＰＳＧ） ３ プラズマ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 安 容徹 大韓民国京畿道安養市虎渓３洞800−２ 京郷アパート26棟108号

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 素子を形成している半導体基板上に高濃
    度のホウ素とリンを含有する絶縁膜を沈積するステップ
    と、 前記沈積した絶縁膜の表面をプラズマを用いて表面処理
    を行なうステップと、 プラズマ表面処理後に低温でリフロー工程を行なうステ
    ップとを備える、半導体装置の層間絶縁膜形成方法。
  2. 【請求項２】 前記ホウ素の濃度は、４〜１５ｗｔ％で
    あることを特徴とする、請求項１記載の半導体装置の層
    間絶縁膜形成方法。
  3. 【請求項３】 前記リンの濃度は、４〜１５ｗｔ％であ
    ることを特徴とする、請求項１記載の半導体装置の層間
    絶縁膜形成方法。
  4. 【請求項４】 前記表面処理用プラズマガスソースとし
    て、Ｎ2 Ｏ、Ｏ2 、Ｏ3 などの酸素基を含んだガスのう
    ちのいずれか１つを用いることを特徴とする、請求項１
    記載の半導体装置の層間絶縁膜形成方法。
  5. 【請求項５】 前記絶縁膜は、ＳｉＯ2 、Ａｌ2 Ｏ3 、
    ＳｉＮX のうちのいずれか１つからなることを特徴とす
    る、請求項１記載の半導体装置の層間絶縁膜形成方法。
  6. 【請求項６】 前記リフロー工程温度は、８５０℃以下
    であることを特徴とする、請求項１記載の半導体装置の
    層間絶縁膜形成方法。
  7. 【請求項７】 前記低温リフロー工程前に、湿式洗浄で
    絶縁膜の表面を洗浄するステップをさらに含むことを特
    徴とする、請求項１記載の半導体装置の層間絶縁膜形成
    方法。
JP4290587A 1991-10-30 1992-10-29 半導体装置の層間絶縁膜形成方法 Expired - Fee Related JP2533440B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR19176 1991-10-30
KR1019910019176A KR940009599B1 (ko) 1991-10-30 1991-10-30 반도체 장치의 층간 절연막 형성방법

Publications (2)

Publication Number Publication Date
JPH05218009A true JPH05218009A (ja) 1993-08-27
JP2533440B2 JP2533440B2 (ja) 1996-09-11

Family

ID=19321990

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4290587A Expired - Fee Related JP2533440B2 (ja) 1991-10-30 1992-10-29 半導体装置の層間絶縁膜形成方法

Country Status (7)

Country Link
US (1) US5405489A (ja)
EP (1) EP0540321B1 (ja)
JP (1) JP2533440B2 (ja)
KR (1) KR940009599B1 (ja)
CN (1) CN1028817C (ja)
DE (1) DE69227086T2 (ja)
TW (1) TW201363B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0945766A (ja) * 1995-07-28 1997-02-14 Hitachi Ltd 半導体集積回路装置およびその製造方法
KR100485186B1 (ko) * 1997-12-31 2005-08-24 주식회사 하이닉스반도체 반도체소자의평탄화막형성방법

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5652187A (en) * 1991-10-30 1997-07-29 Samsung Electronics Co., Ltd. Method for fabricating doped interlayer-dielectric film of semiconductor device using a plasma treatment
US5474955A (en) * 1993-08-06 1995-12-12 Micron Technology, Inc. Method for optimizing thermal budgets in fabricating semconductors
JPH0817174B2 (ja) * 1993-11-10 1996-02-21 キヤノン販売株式会社 絶縁膜の改質方法
KR960019570A (ko) * 1994-11-02 1996-06-17 김주용 불순물 함유 절연막의 흡습 방지 방법
US6489255B1 (en) * 1995-06-05 2002-12-03 International Business Machines Corporation Low temperature/low dopant oxide glass film
KR0172039B1 (ko) * 1995-06-30 1999-03-30 김주용 보론 포스포러스 실리케이트 글래스막 형성방법
TW304297B (ja) * 1995-09-29 1997-05-01 Intel Corp
KR0170270B1 (ko) * 1995-12-30 1999-03-30 김광호 인규산화유리층에 형성된 콘택트 홀의 프로파일 개선 방법
US6013583A (en) * 1996-06-25 2000-01-11 International Business Machines Corporation Low temperature BPSG deposition process
US6413870B1 (en) 1996-09-30 2002-07-02 International Business Machines Corporation Process of removing CMP scratches by BPSG reflow and integrated circuit chip formed thereby
KR19980033871A (ko) * 1996-11-02 1998-08-05 김광호 반도체 장치의 제조 방법
US5913131A (en) * 1996-11-14 1999-06-15 Advanced Micro Devices, Inc. Alternative process for BPTEOS/BPSG layer formation
KR100462368B1 (ko) * 1996-12-28 2005-04-06 매그나칩 반도체 유한회사 반도체소자의제조방법
US5783493A (en) * 1997-01-27 1998-07-21 Taiwan Semiconductor Manufacturing Company Ltd. Method for reducing precipitate defects using a plasma treatment post BPSG etchback
GB2322734A (en) * 1997-02-27 1998-09-02 Nec Corp Semiconductor device and a method of manufacturing the same
US7804115B2 (en) * 1998-02-25 2010-09-28 Micron Technology, Inc. Semiconductor constructions having antireflective portions
US6274292B1 (en) * 1998-02-25 2001-08-14 Micron Technology, Inc. Semiconductor processing methods
US7314377B2 (en) * 1998-04-17 2008-01-01 Fci Americas Technology, Inc. Electrical power connector
US6268282B1 (en) 1998-09-03 2001-07-31 Micron Technology, Inc. Semiconductor processing methods of forming and utilizing antireflective material layers, and methods of forming transistor gate stacks
US6281100B1 (en) 1998-09-03 2001-08-28 Micron Technology, Inc. Semiconductor processing methods
CN1076763C (zh) * 1998-09-09 2001-12-26 北京航空航天大学 形状记忆合金表面绝缘膜的原位制备方法及其所制备的绝缘膜
US6828683B2 (en) 1998-12-23 2004-12-07 Micron Technology, Inc. Semiconductor devices, and semiconductor processing methods
US7235499B1 (en) 1999-01-20 2007-06-26 Micron Technology, Inc. Semiconductor processing methods
US6245688B1 (en) * 1999-05-27 2001-06-12 Taiwan Semiconductor Manufacturing Company Dry Air/N2 post treatment to avoid the formation of B/P precipitation after BPSG film deposition
US7067414B1 (en) 1999-09-01 2006-06-27 Micron Technology, Inc. Low k interlevel dielectric layer fabrication methods
US6440860B1 (en) 2000-01-18 2002-08-27 Micron Technology, Inc. Semiconductor processing methods of transferring patterns from patterned photoresists to materials, and structures comprising silicon nitride
DE10153176A1 (de) * 2001-08-24 2003-03-13 Schott Glas Packaging von Bauelementen mit sensorischen Eigenschaften mit einer strukturierbaren Abdichtungsschicht
DE10222964B4 (de) * 2002-04-15 2004-07-08 Schott Glas Verfahren zur Gehäusebildung bei elektronischen Bauteilen sowie so hermetisch verkapselte elektronische Bauteile
US20040261939A1 (en) * 2003-06-26 2004-12-30 Kimberly-Clark Worldwide, Inc. Cutting method and apparatus having a resilient insert
CN102479681A (zh) * 2010-11-30 2012-05-30 北大方正集团有限公司 半导体制造工艺中芯片回流的方法
US10998418B2 (en) * 2019-05-16 2021-05-04 Cree, Inc. Power semiconductor devices having reflowed inter-metal dielectric layers

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62188229A (ja) * 1985-10-31 1987-08-17 テキサス　インスツルメンツ　インコ−ポレイテツド 集積回路の製法
JPS6386426A (ja) * 1986-09-30 1988-04-16 Toshiba Corp 化合物半導体装置の製造方法
JPH02181952A (ja) * 1989-01-07 1990-07-16 Sony Corp 平坦化方法
JPH04237128A (ja) * 1991-01-22 1992-08-25 Nec Corp 半導体装置の製造方法
JPH04245630A (ja) * 1991-01-31 1992-09-02 Kawasaki Steel Corp 半導体装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4746219A (en) * 1986-03-07 1988-05-24 Texas Instruments Incorporated Local interconnect
US4872947A (en) * 1986-12-19 1989-10-10 Applied Materials, Inc. CVD of silicon oxide using TEOS decomposition and in-situ planarization process

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62188229A (ja) * 1985-10-31 1987-08-17 テキサス　インスツルメンツ　インコ−ポレイテツド 集積回路の製法
JPS6386426A (ja) * 1986-09-30 1988-04-16 Toshiba Corp 化合物半導体装置の製造方法
JPH02181952A (ja) * 1989-01-07 1990-07-16 Sony Corp 平坦化方法
JPH04237128A (ja) * 1991-01-22 1992-08-25 Nec Corp 半導体装置の製造方法
JPH04245630A (ja) * 1991-01-31 1992-09-02 Kawasaki Steel Corp 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0945766A (ja) * 1995-07-28 1997-02-14 Hitachi Ltd 半導体集積回路装置およびその製造方法
KR100485186B1 (ko) * 1997-12-31 2005-08-24 주식회사 하이닉스반도체 반도체소자의평탄화막형성방법

Also Published As

Publication number Publication date
DE69227086T2 (de) 1999-04-15
EP0540321A1 (en) 1993-05-05
CN1028817C (zh) 1995-06-07
EP0540321B1 (en) 1998-09-23
TW201363B (ja) 1993-03-01
KR930008971A (ko) 1993-05-22
CN1073551A (zh) 1993-06-23
KR940009599B1 (ko) 1994-10-15
JP2533440B2 (ja) 1996-09-11
DE69227086D1 (de) 1998-10-29
US5405489A (en) 1995-04-11

Similar Documents

Publication Publication Date Title
JP2533440B2 (ja) 半導体装置の層間絶縁膜形成方法
USRE28385E (en) Method of treating semiconductor devices
US5530418A (en) Method for shielding polysilicon resistors from hydrogen intrusion
EP0572704A1 (en) Method for manufacturing a semiconductor device including method of reforming an insulating film formed by low temperature CVD
US6624052B2 (en) Process for annealing semiconductors and/or integrated circuits
US5376233A (en) Method for selectively etching oxides
US5652187A (en) Method for fabricating doped interlayer-dielectric film of semiconductor device using a plasma treatment
CN1244140C (zh) 在半导体基板上形成电介质薄膜的方法
JPH0745609A (ja) 半導体集積回路装置及びその製造方法
US3556879A (en) Method of treating semiconductor devices
KR960002073B1 (ko) 반도체 장치의 제조방법
US6737357B2 (en) Method for manufacturing a semiconductor device
JPH10209147A (ja) 半導体装置の製造方法
US6821838B2 (en) Method of forming an ultra thin dielectric film and a semiconductor device incorporating the same
KR900005564A (ko) 반도체장치 및 제조방법
JP3221602B2 (ja) 窒化酸化膜の形成方法
JP2005005537A (ja) 窒化膜の膜質改善方法、及び半導体装置の製造方法
JP2004165660A (ja) 半導体素子の多孔性物質膜を形成する方法
JPH0669361A (ja) 半導体装置とその製造方法
JP3239475B2 (ja) 半導体装置の製造方法
KR930009548B1 (ko) 도우핑을 이용한 반도체 장치의 부분 평탄화방법
JPH08321502A (ja) 半導体装置
JPH104140A (ja) 層間絶縁膜の形成方法
JPH11330239A (ja) 半導体装置及び半導体装置の製造方法
JPH02170430A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960319

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080627

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090627

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100627

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100627

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110627

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110627

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120627

Year of fee payment: 16

LAPS Cancellation because of no payment of annual fees