JPH0746215A - Ｐｗｍデータの通信方法 - Google Patents

Abstract

(57)【要約】 【目的】 信号線やＣＰＵ入出力ポートの使用効率はも
とより、データの伝送効率、或いは通信速度といった面
においても優れた通信性能を実現するＰＷＭデータの通
信方法を提供する。 【構成】 第１及び第２の２つのデータをパルス幅変調
してシリアル送信し、受信側でそれら２つのデータを分
離復調する。第１及び第２のデータを送信するのに、２
つのパルスの組を用い、第１のデータはそれら２つのパ
ルスのオンタイミングからオンタイミングまでの時間に
割り付け、第２のデータは同２つのパルスのオフタイミ
ングからオフタイミングまでの時間に割り付ける。そし
て、組とするこれら２つのパルスを周期送信する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、例えば複数のＣＰＵ
（中央演算処理装置）が並行動作するマルチＣＰＵシス
テムにあってそれら各ＣＰＵ間で授受されるＰＷＭ（パ
ルス幅変調）データの通信方法に関し、特に、複数のＰ
ＷＭデータをシリアル送信し、受信側でそれらデータを
分離復調するに、それらＰＷＭデータのより効率の高い
授受を実現するデータ通信方法の具現に関する。

【０００２】

【従来の技術】上記マルチＣＰＵシステムとしては例え
ば、自動車の電子制御システムなどがある。すなわちこ
の電子制御システムでは、エンジン制御装置やトランス
ミッション制御装置などの複数の制御装置で各別のＣＰ
Ｕを搭載し、それら搭載される複数のＣＰＵ間で相互に
データの授受等を行いつつ、エンジンやトランスミッシ
ョンなどの各制御対象を複合的に電子制御するようにし
ている。因みに、これらＣＰＵ間で授受されるデータと
しては、エンジン制御装置からトランスミッション制御
装置に対して送信されるその都度のスロットル開度を示
すデータ、或いは逆にトランスミッション制御装置から
エンジン制御装置に対して送信される遅角量を示すデー
タなどがある。

【０００３】ところで、これらＣＰＵ間でなされるデー
タの授受には通常、それらデータの内容をパルス幅変調
して通信するＰＷＭ通信が利用されることが多い。ただ
し、このＰＷＭ通信では基本的に、それら授受するデー
タの種類の数だけ信号線及び入出力ポートを必要とする
ものであることから、これら信号線や入出力ポートの使
用効率という観点から見れば、決して好ましい通信方式
とはいい難い。そこで近年は、例えば特開平３−１５１
７３５号公報に見られるように、データの種類を識別す
るためのヘッダパルスを用いることによって、只１つの
信号線を通じて複数種類のデータをシリアル伝送できる
ようにした通信方式なども講じられるに至っている。

【０００４】すなわちこの通信方式では、図１５に示す
ように、例えばＡ、Ｂ、Ｃといった３種類のデータをシ
リアル伝送するに、それぞれその前半の１周期（Ｔ）を
用いてそれらデータの種類Ａ、Ｂ、及びＣの別を示すヘ
ッダパルスＨＡ、ＨＢ、及びＨＣをまず送り、同じくそ
の後半の１周期（Ｔ）を通じて、実際のデータであるＤ
Ａ、ＤＢ、及びＤＣをそれぞれ送るようにしている。な
おこの際、上記ヘッダパルスＨＡ、ＨＢ、及びＨＣの各
パルス幅としてはそれぞれユニークな値が送信側と受信
側との間で予め取り決められており、受信側では、それ
ら受信される各ヘッダパルスＨＡ、ＨＢ、及びＨＣのパ
ルス幅を見極めることによって、それに付随して送られ
る各データの種類を判別することが可能となる。

【０００５】

【発明が解決しようとする課題】このように、ヘッダパ
ルスを用いる上記通信方式によれば、只１つの信号線を
通じて複数種類のデータをシリアル伝送できることか
ら、信号線や入出力ポートの使用効率という点では、確
かに意義のあるデータ通信方式とはなっているものの、
反面、１つのデータを伝送するのに必ず２周期（Ｔ＋
Ｔ）分の時間が必要とされる通信方式でもあり、データ
の伝送効率、或いは通信速度といった面では、なお大き
な問題を残す。

【０００６】この発明は、こうした実情に鑑みてなされ
たものであり、信号線やＣＰＵ入出力ポートの使用効率
はもとより、データの伝送効率、或いは通信速度といっ
た面においても優れた通信性能を実現するＰＷＭデータ
の通信方法を提供することを目的とする。

【０００７】

【課題を解決するための手段】こうした目的を達成する
ため、この発明では、複数のデータをパルス幅変調して
シリアル送信し、受信側でそれらデータを分離復調する
ＰＷＭデータの通信方法として、２つのパルスのオンタ
イミングからオンタイミングまでの時間に第１のデータ
を割り付け、同２つのパルスのオフタイミングからオフ
タイミングまでの時間に第２のデータを割り付け、これ
ら２つのパルスを組として周期送信するようにする。

【０００８】

【作用】例えば、上記組とする２つのパルスを、ヘッダ
パルスを用いる従来の通信方式でのヘッダパルス及びデ
ータパルスにそれぞれ見立てるものとすると、この方法
により、上記従来の通信方式では１つのデータしか送る
ことのできなかった時間で、上記第１及び第２の２つの
データが送られるようになる。したがって、互いに順序
付けられているとするこれら第１及び第２の少なくとも
２つのデータに関しては、上記従来の通信方式に比べて
少なくとも２倍の通信速度をもってこれを伝送すること
ができるようになる。

【０００９】また、上記従来の通信方式において定義さ
れている周期時間Ｔ（ヘッダパルス及びデータパルスの
各送信周期時間）を上記２つのパルスの組の送信周期時
間とすれば、上記同様、互いに順序付けられているとす
る第１及び第２の少なくとも２つのデータに関しては従
来の４倍、またこれら第１及び第２のデータの何れか一
方をヘッダとして利用する場合でも、従来の２倍の通信
速度をもって、これを伝送することが可能となる。

【００１０】またこのように、周期送信される各第１若
しくは第２のデータを各々対応する第２若しくは第１の
データの種類を識別するためのヘッダとして用いる場合
には加えて、３種類以上のデータについてもこれを只１
つの信号線を通じてシリアル送信することが可能とな
る。

【００１１】また、上記組とする２つのパルスのうちの
先にオンとなるパルスのパルス幅をＴ１、後にオンとな
るパルスのパルス幅をＴ３とすれば、組とする２つのパ
ルスによる第１及び第２のデータのデータ伝送時間は、 ・第１のデータの変調時間（データ時間）＋パルス幅Ｔ
３ 或いは ・パルス幅Ｔ１＋第２のデータの変調時間（データ時
間） として表されることとなる。したがって、変調対象とす
る第１及び第２のデータの大小関係に基づき、第１のデ
ータ＞第２のデータであれば上記パルス幅Ｔ３を最小パ
ルス幅に設定し、第１のデータ≦第２のデータであれば
上記パルス幅Ｔ１を最小パルス幅に設定するようにする
ことで、同データ伝送時間も、およそ ・第１のデータの変調時間（データ時間） 或いは ・第２のデータの変調時間（データ時間） として表されるようになり、何れか大きい方の１種類の
データを伝送する時間とほぼ同じ時間で、２種類のデー
タを伝送することが可能となる。

【００１２】また、例えば第１のデータについてはその
最上位ビット（ＭＳＢ）を「１」として変調し、他方の
第２のデータについてはその最上位ビット（ＭＳＢ）を
「０」として変調するなど、上記第１及び第２のデータ
の変調時に、上記２つのパルスのオンタイミングからオ
ンタイミングまでの時間と、同２つのパルスのオフタイ
ミングからオフタイミングまでの時間とで、常にその長
短関係が維持されるようなオフセット時間をそれら第１
及び第２のデータの少なくとも一方に与え、上記受信側
でのデータの分離復調時、それら時間の長短関係に基づ
いて２つのパルスの識別を行うようにすれば、それら２
つのパルスについてこれを識別するための信号或いは情
報の付加は一切不要となる。

【００１３】また、伝送するデータが上記第１及び第２
の２種類のデータである場合には、上記シリアル送信さ
れるパルスの各オンタイミングにて出力論理レベルが反
転する論理回路と、同パルスの各オフタイミングにて出
力論理レベルが反転する論理回路とを、受信側でのデー
タの分離復調に用いることもできる。これにより受信側
では、通常のＰＷＭデータ復調手法を用いてそれら２種
類のデータについての受信処理を行うことができるよう
になる。

【００１４】また、上記の通信方法にあって、上記組と
する２つのパルスに対して更に、それらパルスに割り付
ける第１及び第２のデータの組を識別するためのヘッダ
パルスを別途付加し、これらヘッダパルスと上記２つの
パルスとを組として周期送信するようにすれば、只１つ
の信号線を通じて、２の整数倍の、すなわち使用するヘ
ッダパルス数の２倍の種類のデータをシリアル送信する
ことも可能となる。

【００１５】

【実施例】図１に、この発明にかかるＰＷＭデータの通
信方法についてその一実施例を示す。

【００１６】すなわちこの実施例の通信方法では、同図
１に示されるように、時刻Ａで立ち上がり（オンとな
り）時刻Ｂで立ち下がる（オフとなる）第１のパルス
と、時刻Ｃで立ち上がり（オンとなり）時刻Ｄで立ち下
がる（オフとなる）第２のパルスとの２つのパルスに、
送信対象とするデータ１及びデータ２といった異なる２
つのデータを組み込んでこれをシリアル伝送するように
したものである。ここで、データ１は、これら２つのパ
ルスの各立ち上がり時刻（オンタイミング）Ａから立ち
上がり時刻（オンタイミング）Ｃまでの時間に割り付け
られ、データ２は、同パルスの各立ち下がり時刻（オフ
タイミング）Ｂから立ち下がり時刻（オフタイミング）
Ｄまでの時間に割り付けられる。こうした態様でデータ
１及びデータ２の割り付けを行うことにより、これら２
つのデータを伝送するのに必要とされる時間は、上記第
１のパルスの立ち上がり時刻（オンタイミング）Ａから
第２のパルスの立ち下がり時刻（オフタイミング）Ｄま
でにかかる時間ＴＡで済むようになる。そしてこの実施
例の通信方法では、該時間ＴＡを構成する上記第１及び
第２の２つのパルスを組としてこれを１周期で送信す
る。また、受信側でこれを復調するためには、これら２
つのパルスの論理レベルが変化するタイミング、すなわ
ち上記時刻Ａ、Ｂ、Ｃ、及びＤを順次捕らえればよく、
データ１については（Ｃ−Ａ）時間、データ２について
は（Ｄ−Ｂ）時間として、各々その復調を行うことがで
きる。

【００１７】このように、この実施例の通信方法によれ
ば、２つのパルスに対して時間効率よく２つのデータが
組み込まれることから、データ伝送効率の面で、或いは
通信速度の面で、その通信性能が大幅に向上されるよう
になる。

【００１８】因みに、上記組とする２つのパルスを、ヘ
ッダパルスを用いる従来の通信方式でのヘッダパルス及
びデータパルスにそれぞれ見立てるものとすると、この
実施例の通信方法により、上記従来の通信方式では１つ
のデータしか送ることのできなかった時間で、上記デー
タ１及びデータ２の２つのデータが送られるようにな
る。したがって、互いに順序付けられているとするこれ
ら少なくとも２つのデータに関しては、上記従来の通信
方式に比べて少なくとも２倍の通信速度をもってこれを
伝送することができるようになる。

【００１９】また、上記従来の通信方式において定義さ
れている周期時間Ｔ（ヘッダパルス及びデータパルスの
各送信周期時間）を上記２つのパルスの組の送信周期時
間とすれば、上記同様、互いに順序付けられているとす
る少なくとも２つのデータに関しては、従来の４倍の通
信速度をもってこれを伝送することが可能となる。

【００２０】ところで、上記２つのデータの伝送にかか
る時間ＴＡとは、図１にも付記する通り、第１のパルス
のパルス幅Ｔ１（時間Ａ−Ｂ）、第２のパルスのパルス
幅Ｔ３（時間Ｃ−Ｄ）、及びこれら第１、第２のパルス
間のオフ時間Ｔ２（時間Ｂ−Ｃ）の和として表される時
間であり、データ伝送効率、或いは通信速度を更に高め
るためには、この時間ＴＡを短縮することが有効とな
る。

【００２１】図２に、このように時間ＴＡを短縮して、
データ伝送効率、或いは通信速度を更に高めることので
きる送信パルス構築手法を示す。先の図１に付記したよ
うに、上記組とする２つのパルスのうち、第１のパルス
のパルス幅をＴ１とし、第２のパルスのパルス幅をＴ３
とすれば、上記データ１及びデータ２の２つのデータの
データ伝送にかかる時間ＴＡは、 ＴＡ＝データ１の変調時間（時間Ｔ１＋Ｔ２）＋パルス
幅Ｔ３ 或いは ＴＡ＝パルス幅Ｔ１＋データ２の変調時間（時間Ｔ２＋
Ｔ３） として表される。

【００２２】ただしここで、上記データ１或いはデータ
２の変調時間は、それらデータ内容（大きさ）に応じて
所定に時間変換された値であり、その長短を自由に調整
することはできない。

【００２３】そこでここでは、変調対象とするデータ１
及びデータ２の大小関係に基づき、データ１＞データ２
であれば、図２（ａ）に示されるように、上記パルス幅
Ｔ３をパルスとして認識可能な最小のパルス幅（例えば
１６μｓ）に設定し、逆に、データ１≦データ２であれ
ば、図２（ｂ）に示されるように、上記パルス幅Ｔ１を
同じくパルスとして認識可能な最小のパルス幅に設定す
る。すなわちこれにより、上記データ伝送時間ＴＡも、
データ１＞データ２のときには ＴＡ≒データ１の変調時間（時間Ｔ１＋Ｔ２） となり、またデータ１≦データ２のときには ＴＡ≒データ２の変調時間（時間Ｔ２＋Ｔ３） となって、何れか大きい方の１種類のデータを伝送する
時間とほぼ同じ時間で、データ１及びデータ２の２種類
のデータを伝送することが可能となる。

【００２４】図３は、これら図１或いは図２に示した実
施例の通信方法を実現するマルチＣＰＵシステムの構成
例を示したものである。すなわちこのシステムは、送信
側ＣＰＵ１と受信側ＣＰＵ２との２つのＣＰＵを具える
とともに、送信側ＣＰＵ１のタイマ一致出力ポートＰ１
０から受信側ＣＰＵ２のエッジ割り込みポートＰ２０に
かけて信号線３が敷設され、また送信側ＣＰＵ１の汎用
出力ポートＰ１１から受信側ＣＰＵ２の汎用入力ポート
Ｐ２２にかけて信号線４が敷設されて構成される。上記
信号線３は、図３に付記するように、上述した図１或い
は図２に例示した通信方法に基づいてデータ１及びデー
タ２が伝送される信号線であり、上記信号線４は、信号
線３に出力されるそれらデータに同期してその１周期中
の第１のパルス位置を示す補助信号（以下これを１パル
ス目判別信号という）が伝送される信号線である。

【００２５】図４〜図６は、上記送信側ＣＰＵ１におい
て実行されるデータ送信手順を、また図７〜図８は、上
記受信側ＣＰＵ２において実行されるデータ受信手順を
それぞれ示したものであり、以下、これら図４〜図８を
併せ参照して、該システムを通じて実行される上記実施
例の通信方法を更に詳述する。

【００２６】図４は、図２に示したパルス構築手法をも
とにした送信パルスのパルス幅決定手順を示すものであ
り、上記送信側ＣＰＵ１は、この図４に示される手順に
基づき、以下の態様で送信パルスのパルス幅を決定す
る。

【００２７】すなわち、送信側ＣＰＵ１はまず、ステッ
プ４００において、送信対象とするデータ１及びデータ
２の大小を比較し、データ１＞データ２であれば、ステ
ップ４１０を通じて上記第２のパルスのパルス幅Ｔ３を
認識可能な最小のパルス幅に設定する。ここでは例え
ば、Ｔ３＝１６μｓに設定するものとする。

【００２８】こうしてパルス幅Ｔ３を設定した送信側Ｃ
ＰＵ１は次いで、ステップ４１１を通じて上記第１及び
第２のパルス間のオフ時間Ｔ２を求め、更にこの求めた
時間Ｔ２をもとにステップ４１２を実行して、上記第１
のパルスのパルス幅Ｔ１を求める。図１及び図２から明
らかなように、上記オフ時間Ｔ２は、 Ｔ２＝データ２の時間−パルス幅Ｔ３ によって求めることができ、上記パルス幅Ｔ１は、 Ｔ１＝データ１の時間−オフ時間Ｔ２ によって求めることができる。またここで、上記データ
１及びデータ２は、それぞれ次の態様で時間情報に変換
されるものとする。

【００２９】すなわちいま、データ１として値「３２」
が与えられ、データ２として値「１０」が与えられてい
るものとし、また当該システムでのデータ通信が、例え
ば １ＬＳＢ（最下位ビット長）＝３２μｓ ＯＦＦＳＥＴ（０パルス長）＝３２μｓ をもとになされるものとすると、データ１の時間は、 ３２（値）×３２μｓ（１ＬＳＢ）＋３２μｓ（ＯＦＦ
ＳＥＴ）＝１０５６μｓ となり、データ２の時間は、 １０（値）×３２μｓ（１ＬＳＢ）＋３２μｓ（ＯＦＦ
ＳＥＴ）＝３５２μｓ となる。したがって、上記時間Ｔ２は、 Ｔ２＝３５２μｓ−１６μｓ（Ｔ３）＝３３６μｓ として求められ、同様に上記パルス幅Ｔ１も、 Ｔ１＝１０５６μｓ−３３６（Ｔ２）＝７２０μｓ として求められるようになる。

【００３０】一方、上記ステップ４００において、送信
対象とするデータ１及びデータ２の大小関係が、データ
１≦データ２である旨判断される場合には、同送信側Ｃ
ＰＵ１は、ステップ４２０を通じて上記第１のパルスの
パルス幅Ｔ１を認識可能な最小のパルス幅に設定する。
すなわちこの例では、Ｔ１＝１６μｓに設定する。そし
てその後は、ステップ４２１及びステップ４２２を通
じ、上記に準じた態様でオフ時間Ｔ２及びパルス幅Ｔ３
を順次求める。

【００３１】こうしてパルス幅Ｔ１、オフ時間Ｔ２、及
びパルス幅Ｔ３をそれぞれ決定した送信側ＣＰＵ１は次
に、図５に示される手順に従って、信号線４に出力する
上記１パルス目判別信号の論理レベルを反転するととも
に（ステップ５００）、上記決定した送信パルスにおけ
る第１のパルスの立ち上がり（オン）時刻Ａ、並びに同
立ち下がり（オフ）時刻Ｂを上記タイマ一致出力ポート
Ｐ１０にセットし（ステップ５０１）、更にその後、こ
の時刻Ｂでの割り込み処理として、図６に示される手順
に従って、同決定した送信パルスにおける第２のパルス
の立ち上がり（オン）時刻Ｃ、並びに同立ち下がり（オ
フ）時刻Ｄを上記タイマ一致出力ポートＰ１０にセット
する（ステップ６００）。

【００３２】なお、この送信側ＣＰＵ１がデータ蓄積容
量の大きなＣＰＵであって、１周期の時間内に上記４つ
の時刻Ａ、Ｂ、Ｃ、及びＤの全てをタイマ一致出力ポー
トＰ１０にセットできるものである場合には、図６に示
される時刻Ｂ割り込み処理は省略される。

【００３３】他方、こうして送信されるデータが入力さ
れる受信側ＣＰＵ２では、図７及び図８に示される手順
に基づき、以下の態様で、該入力されるデータの受信処
理を実行する。

【００３４】受信側ＣＰＵ２ではまず、そのエッジ割り
込みポートＰ２０を通じた立ち下がりエッジ割り込み処
理として、入力されたパルスの立ち下がりエッジ、すな
わち図３に付記した送信パルスの時刻（タイミング）
Ｂ、或いは時刻（タイミング）Ｄにおいて、図７に示さ
れる割り込み処理を実行する。

【００３５】すなわち受信側ＣＰＵ２は、上記時刻Ｂ、
或いは時刻Ｄに対応して該割り込み処理が起動される毎
に、信号線４上に出力されている上記１パルス目判別信
号の論理レベル反転の有無に基づいて、当該入力パルス
が１パルス目（第１のパルス）であるか否かをまず判定
する（ステップ７００）。そしてその結果、１パルス目
である旨判定される場合には、そのパルスの立ち上がり
（オン）時刻並びに立ち下がり（オフ）時刻である時刻
Ａ及び時刻Ｂの履歴を取り込み（ステップ７１０）、１
パルス目ではない旨判定される場合には、そのパルスの
立ち上がり（オン）時刻並びに立ち下がり（オフ）時刻
である時刻Ｃ及び時刻Ｄの履歴を取り込む（ステップ７
２０）。

【００３６】こうして、組となる２つのパルスについて
の全時刻情報を取り込んだ受信側ＣＰＵ２は次いで、デ
ータ受信処理として、図８に示される手順に従い、 データ１＝時刻Ａ−時刻Ｃ としてデータ１の時間を確定し（ステップ８００）、同
様に データ２＝時刻Ｂ−時刻Ｄ としてデータ２の時間を確定する（ステップ８０１）。

【００３７】因みに、こうして確定した時間情報から上
記データ１、及びデータ２の各値への復調は、 データの値＝（時間値−ＯＦＦＳＥＴ）／ＬＳＢ によって行うことができる。すなわち、上記確定された
データ１の時間が「１０５６μｓ」であり、またデータ
２の時間が「３５２μｓ」であるとすれば、当該システ
ムでの上記通信条件 １ＬＳＢ（最下位ビット長）＝３２μｓ ＯＦＦＳＥＴ（０パルス長）＝３２μｓ により、それぞれ データ１の値＝（１０５６μｓ−３２μｓ）／３２μｓ
＝３２ データ２の値＝（３５２μｓ−３２μｓ）／３２μｓ＝
１０ として復調されるようになる。

【００３８】図９に示すシステムも、図３に示したシス
テムと同様、図１或いは図２に示した実施例の通信方法
を実現するマルチＣＰＵシステムである。この図９に示
すシステムでは、送信側ＣＰＵ１と受信側ＣＰＵ２との
２つのＣＰＵに加え、２つのフリップフロップ５及び６
と、信号線７から導出されてその信号（パルス）の論理
レベルを反転した信号（パルス）をフリップフロップ６
のクロック端子ＣＬに与えるインバータ８とからなるハ
ードウェア（論理回路）を具えて構成される。信号線７
は、送信側ＣＰＵ１のタイマ一致出力ポートＰ１０から
フリップフロップ５のクロック端子ＣＬにかけて敷設さ
れた信号線であり、信号線９及び１０はそれぞれ、２つ
のフリップフロップ５及び６の各出力端子Ｑから受信側
ＣＰＵ２のエッジ割り込みポートＰ２０及びＰ２１にか
けて敷設された信号線である。また、信号線１１は、送
信側ＣＰＵ１の汎用出力ポートＰ１２から上記２つのフ
リップフロップ５及び６の各リセット端子Ｒにかけて敷
設されている。因みに、上記２つのフリップフロップ５
及び６は何れも、それらクロック端子ＣＬに加わる信号
（パルス）の立ち上がりエッジによってそれらＱ端子か
ら出力されている信号の論理レベルを反転する構成とな
っている。また、リセット端子Ｒに加わる信号がオン
（論理ハイレベル）状態にあれば、それらＱ端子出力も
オフ（論理ローレベル）状態にリセットされる。

【００３９】図１０は、この図９に示したシステムの動
作例を、また図１１は、上記送信側ＣＰＵ１において実
行されるデータ送信手順をそれぞれ示したものであり、
以下、これら図１０及び図１１を併せ参照して、同シス
テムを通じて実行される上記実施例の通信方法を詳述す
る。なお、送信側ＣＰＵ１において実行されるデータ送
信手順は、そのほとんどが、先の図４〜図６に示した手
順に共通するものとなっており、ここでは、１周期のデ
ータ伝送タイミング設定にかかる処理のみを、先の図５
に代わるものとして図１１に示すにとどめ、それら共通
する処理についての重複する説明は割愛する。

【００４０】さて、この図９に示すシステムにあって
も、送信側ＣＰＵ１はまず、先の図４に示される手順に
て送信パルスのパルス幅を決定し、しかる後、図１１に
示される手順に従って、その決定した送信パルスにおけ
る第１のパルスの立ち上がり（オン）時刻Ａ、並びに同
立ち下がり（オフ）時刻Ｂを上記タイマ一致出力ポート
Ｐ１０にセットする（ステップ１１０３）。ただし、同
図９に示すシステムにあっては、該タイマ一致出力ポー
トＰ１０への時刻セットに先立って、上記信号線１１に
出力するフリップフロップ５及び６のリセット信号をオ
ン（論理ハイレベル）とし（ステップ１１００）、それ
らフリップフロップ５及び６が確実にリセットされ得る
所定時間の経過の後（ステップ１１０１）、同リセット
信号を解除する処理が実行される（ステップ１１０
２）。なお、上記時刻Ａ及びＢのタイマ一致出力ポート
Ｐ１０へのセット後に、図６に示されるような時刻Ｂで
の割り込み処理が行われること、またこの送信側ＣＰＵ
１がデータ蓄積容量の大きなＣＰＵであって、１周期の
時間内に上記４つの時刻Ａ、Ｂ、Ｃ、及びＤの全てをタ
イマ一致出力ポートＰ１０にセットできるものである場
合には、こうした時刻Ｂでの割り込み処理が省略できる
こと、等々は先の図３に示したシステムの場合と同様で
ある。

【００４１】図１０（ｄ）は、上記リセット信号のオン
／オフ態様を示し、同図１０（ａ）は、送信側ＣＰＵ１
の上記タイマ一致出力ポートＰ１０にセットされて信号
線７に出力されるとする送信データの出力態様を示す。
こうした送信データ、及び上記インバータ８によってそ
の論理レベルが反転されたデータの立ち上がりエッジに
基づいて論理レベルが反転される上記フリップフロップ
５及び６からの各出力、すなわち信号線９及び１０を通
じて受信側ＣＰＵ２に入力される信号は、それぞれ図１
０（ｂ）及び（ｃ）に示されるように、上記リセット信
号によって一旦オフ（論理ロー）レベルにリセットされ
た後、それら論理ハイレベル時間がそのまま上記データ
１の時間、或いはデータ２の時間を示す信号として受信
側ＣＰＵ２に取り込まれるようになる。したがって、受
信側ＣＰＵ２では、先の図７及び図８に示したようなデ
ータ受信処理は不要となり、単に上記ポートＰ２０及び
Ｐ２１に取り込まれる信号の論理ハイレベル時間をデー
タ１、或いはデータ２の値に復調する処理のみを行えば
よいことになる。

【００４２】このように、図９に示したシステムによれ
ば、受信側ＣＰＵ自身の負荷は大幅に軽減されるように
なる。また同システムの場合、信号線９及び１０を２つ
の各別の受信側ＣＰＵの入力ポート（エッジ割り込みポ
ート）に接続し、上記データ１及びデータ２の各々をこ
れら２つの各別の受信側ＣＰＵに伝送することも可能と
なる。

【００４３】なお、この図９に示したシステムにおい
て、上記信号線９及び１０の信号電位が、その初期状
態、常にオフ（上記の例では論理ロー）レベルに確定さ
れるものとすれば、上述したリセット信号並びにその送
出にかかる処理は不要となる。

【００４４】図１２に、この発明にかかるＰＷＭデータ
の通信方法の他の実施例を示す。この図１２に示す実施
例にあっても、第１及び第２の２つのパルスのオンタイ
ミングからオンタイミングまでの時間にデータ１を割り
付け、同２つのパルスのオフタイミングからオフタイミ
ングまでの時間にデータ２を割り付け、これら２つのパ
ルスを組として周期送信する通信方法自体は、先の図１
或いは図２に示した実施例の場合と同様である。ここで
は、データ１及びデータ２の変調方法、すなわちそれら
データ値を時間の長短に変換する方法を変更することに
よって、それら各データ（パルス）の判別を可能にして
いる。

【００４５】すなわちこの図１２に示す実施例にあって
は、データ１についてはその最上位ビット（ＭＳＢ）を
「１」として変調し、他方のデータ２についてはその最
上位ビット（ＭＳＢ）を「０」として変調するなど、こ
れら２つのデータの変調時に、第１及び第２の２つのパ
ルスのオンタイミングＡからオンタイミングＣまでの時
間（データ１の時間）と、同２つのパルスのオフタイミ
ングＢからオフタイミングＤまでの時間（データ２の時
間）とで、常にその長短関係が データ１の時間 ＞ データ２の時間 といった関係に維持されるようなオフセット時間をそれ
らデータに与えるようにしている。簡単のため、例えば
４ビットの値を例にとれば、データ１については、最上
位ビット（ＭＳＢ）を「１」とした「１、Ｘ、Ｘ、Ｘ」
といったかたちで、そのデータ値「Ｘ、Ｘ、Ｘ」を表現
し、他方のデータ２については、最上位ビット（ＭＳ
Ｂ）を「０」とした「０、Ｘ、Ｘ、Ｘ」といったかたち
で、そのデータ値「Ｘ、Ｘ、Ｘ」を表現するようにす
る。これにより、データ１が最小の値をとった場合で
も、その変調時間は４ビット値「１、０、０、０」に対
応した時間となり、データ２が最大の値をとったときの
同４ビット値「０、１、１、１」に対応した時間よりも
確実に長い時間となる。

【００４６】図１２は、データ１及びデータ２のこのよ
うな関係をイメージしたものである。受信側が、１周期
として正常にこれを認識している状態においては、上記 データ１の時間 ＞ データ２の時間 といった関係が維持され、ひいては第１及び第２のパル
スの前後関係、或いはそれらデータの別も正常に認識さ
れるようになる。また、もし受信側が上記１周期の認識
を誤り、第２のパルス（時刻Ｃでオンとなり、時刻Ｄで
オフとなるパルス）からその１周期が開始されるが如く
そのデータを取り込んだとしても、その際には、 データ１（ＮＧ）の時間 ＜ データ２（ＮＧ）の時間 となってしまうことから、こうした１周期の認識が誤り
であったことを受信側自らが容易に判断できるようにな
る。

【００４７】このように、この図１２に示す実施例の通
信方法によれば、受信側でのデータの分離、復調時に、
それらデータ時間の長短関係のみに基づいて１パルス目
の判別、ひいてはデータ１及びデータ２の識別を行うこ
とができるようになるため、それらデータ或いは１パル
ス目についてこれを判別するための信号或いは情報の付
加は一切不要となる。

【００４８】またこのため、先の図３に例示したシステ
ムにあっても、この図１２に示した実施例の通信方法を
採用することで、前記１パルス目判別信号はもとより、
前記信号線４そのものを排除することができるようにな
る。

【００４９】なお、図１２に示した実施例において、デ
ータ１及びデータ２の何れのＭＳＢを「１」とするかは
任意である。送信側と受信側とで、それらデータの変／
復調に関する同一のアルゴリズムが用いられさえすれば
よい。

【００５０】また、データの判別を可能とする同実施例
の通信方法が、それらＭＳＢの設定のみによって実現さ
れるとも限らない。要は、データ１及びデータ２の変調
時に、第１及び第２の２つのパルスのオンタイミングか
らオンタイミングまでの時間と、同２つのパルスのオフ
タイミングからオフタイミングまでの時間とで、常にそ
の長短関係が維持されるようなオフセット時間をそれら
データ１及びデータ２の少なくとも一方に与える通信方
法であればよい。

【００５１】ところで、上述した各実施例は、送信対象
となるデータがデータ１及びデータ２の２つである場合
について述べたものであるが、例えば図１３に示すよう
に、各周期のデータ１を、それに対応するデータ２の種
類を識別するためのヘッダとして用いるようにすれば、
３種類以上のデータについてもこれを只１つの信号線を
通じてシリアル送信することが可能となる。

【００５２】すなわち、図１３は、ヘッダパルスを用い
る従来の通信方法（図１３（ａ）＝図１５）と対比し
て、この発明のこうした通信方法（図１３（ｂ））を例
示したものであり、図１３（ｂ）に示されるように、ヘ
ッダＡをデータＡの種類を示すためのヘッダデータとし
て用い、ヘッダＢをデータＢの種類を示すためのヘッダ
データとして用い、ヘッダＣをデータＣの種類を示すた
めのヘッダデータとして用いるようにすれば、従来の
（１／２）の時間で、Ａ、Ｂ、及びＣといった異なる３
種類のデータを、しかもそれらデータを互いに識別でき
るかたちでシリアル伝送できるようになる。

【００５３】また、図１４は、これもヘッダパルスを用
いる上記従来の通信方法（図１４（ａ）＝図１５）と対
比して、この発明にかかる通信方法の更に他の実施例を
示したものである。

【００５４】すなわち該実施例の通信方法では、図１４
（ｂ）に示されるように、前記組とする２つのパルスに
対して更に、それらパルスに割り付けるデータ１及びデ
ータ２の組を識別するためのヘッダパルスを別途付加
し、これらヘッダパルスと上記２つのパルスとを組とし
て周期送信するようにしている。同図１４（ｂ）におい
て、ＤＡ１及びＤＡ２はそれぞれ、Ａグループのデータ
１及びデータ２を示し、ＤＢ１及びＤＢ２はそれぞれ、
Ｂグループのデータ１及びデータ２を示し、ＤＣ１及び
ＤＣ２はそれぞれ、Ｃグループのデータ１及びデータ２
を示す。なお、各ヘッダパルスＨＡ、ＨＢ、及びＨＣに
ついては、従来の通信方法と同様のものを用いることが
できる。

【００５５】このように、この図１４（ｂ）に示す実施
例の通信方法によれば、従来の通信方法と同じ時間で、
従来の２倍の種類のデータをシリアル伝送することがで
きるようになる。より一般的には、只１つの信号線を通
じて、従来の２の整数倍の、すなわち使用するヘッダパ
ルス数の２倍の種類のデータをシリアル伝送することが
可能となる。

【００５６】なお、上述した各実施例の通信方法が適用
されるシステムは、必ずしも図３、或いは図９に例示し
たようなマルチＣＰＵシステムには限られない。この発
明の通信方法は、ＰＷＭデータを用いる全てのシリアル
通信システムへの適用が可能であり、それら適用される
通信システムに対し、その最小限のデータ伝送媒体を介
して最大限のデータ伝送効率、或いは通信速度を保証す
ることができるようになる。

【００５７】

【発明の効果】以上説明したように、この発明にかかる
ＰＷＭデータの通信方法よれば、信号線やＣＰＵ入出力
ポートの使用効率はもとより、データの伝送効率、或い
は通信速度といった面においても優れた通信性能が得ら
れるようになる。

【図面の簡単な説明】

【図１】この発明にかかるＰＷＭデータの通信方法につ
いてその一実施例を示すタイムチャートである。

【図２】図１に示される実施例の通信方法においてその
データ伝送時間を更に短縮するための送信パルス構築手
法を示すタイムチャートである。

【図３】図１に示される実施例の通信方法を実現するた
めのシステム構成例を示すブロック図である。

【図４】図３に示されるシステムの送信側ＣＰＵにおい
て実行される送信パルスのパルス幅決定手順を示すフロ
ーチャートである。

【図５】図３に示されるシステムの送信側ＣＰＵにおい
て実行される送信パルス前半部の構築手順を示すフロー
チャートである。

【図６】図３に示されるシステムの送信側ＣＰＵにおい
て実行される送信パルス後半部の構築手順を示すフロー
チャートである。

【図７】図３に示されるシステムの受信側ＣＰＵにおい
て実行される受信パルスによる割り込み処理手順を示す
フローチャートである。

【図８】図３に示されるシステムの受信側ＣＰＵにおい
て実行されるデータ受信手順を示すフローチャートであ
る。

【図９】図１に示される実施例の通信方法を実現するた
めの他のシステム構成例を示すブロック図である。

【図１０】図９に示されるシステムの動作例を示すタイ
ムチャートである。

【図１１】図９に示されるシステムの送信側ＣＰＵにお
いて実行される送信パルス前半部の構築手順を示すフロ
ーチャートである。

【図１２】この発明にかかるＰＷＭデータの通信方法の
他の実施例を示すタイムチャートである。

【図１３】この発明にかかるＰＷＭデータの通信方法と
ヘッダパルスを用いる従来の通信方法とを対比して示す
タイムチャートである。

【図１４】この発明にかかるＰＷＭデータの通信方法の
更に他の実施例を示すタイムチャートである。

【図１５】ヘッダパルスを用いる従来の通信方法につい
てその一例を示すタイムチャートである。

【符号の説明】

１…送信側ＣＰＵ、２…受信側ＣＰＵ、３、４…信号
線、５、６…フリップフロップ、７…信号線、８…イン
バータ、９、１０、１１…信号線。

Claims (6)

【特許請求の範囲】
1. 【請求項１】複数のデータをパルス幅変調してシリアル
   送信し、受信側でそれらデータを分離復調するＰＷＭデ
   ータの通信方法であって、 ２つのパルスのオンタイミングからオンタイミングまで
   の時間に第１のデータを割り付け、同２つのパルスのオ
   フタイミングからオフタイミングまでの時間に第２のデ
   ータを割り付け、これら２つのパルスを組として周期送
   信することを特徴とするＰＷＭデータの通信方法。
2. 【請求項２】前記組とする２つのパルスの先にオンとな
   るパルスのパルス幅をＴ１、後にオンとなるパルスのパ
   ルス幅をＴ３とするとき、前記変調対象とする第１及び
   第２のデータの大小関係に基づき、第１のデータ＞第２
   のデータであれば、前記パルス幅Ｔ３を最小パルス幅に
   設定し、第１のデータ≦第２のデータであれば、前記パ
   ルス幅Ｔ１を最小パルス幅に設定する請求項１に記載の
   ＰＷＭデータの通信方法。
3. 【請求項３】前記第１及び第２のデータの変調時に、前
   記２つのパルスのオンタイミングからオンタイミングま
   での時間と、同２つのパルスのオフタイミングからオフ
   タイミングまでの時間とで、常にその長短関係が維持さ
   れるようなオフセット時間をそれら第１及び第２のデー
   タの少なくとも一方に与え、前記受信側でのデータの分
   離復調時、それら時間の長短関係に基づいて前記組とす
   る２つのパルスの識別を行う請求項１に記載のＰＷＭデ
   ータの通信方法。
4. 【請求項４】前記受信側でのデータの分離復調に、前記
   シリアル送信されるパルスの各オンタイミングにて出力
   論理レベルが反転する論理回路と、同パルスの各オフタ
   イミングにて出力論理レベルが反転する論理回路とを用
   いる請求項１に記載のＰＷＭデータの通信方法。
5. 【請求項５】前記周期送信される各第１若しくは第２の
   データを各々対応する第２若しくは第１のデータの種類
   を識別するためのヘッダとして用いる請求項１に記載の
   ＰＷＭデータの通信方法。
6. 【請求項６】請求項１に記載のＰＷＭデータの通信方法
   において、 前記組とする２つのパルスに更に、それらパルスに割り
   付ける第１及び第２のデータの組を識別するためのヘッ
   ダパルスを別途付加し、これらヘッダパルスと前記２つ
   のパルスとを組として周期送信することを特徴とするＰ
   ＷＭデータの通信方法。