JPH0746290B2 - 三相高電圧制御装置 - Google Patents
三相高電圧制御装置Info
- Publication number
- JPH0746290B2 JPH0746290B2 JP59149863A JP14986384A JPH0746290B2 JP H0746290 B2 JPH0746290 B2 JP H0746290B2 JP 59149863 A JP59149863 A JP 59149863A JP 14986384 A JP14986384 A JP 14986384A JP H0746290 B2 JPH0746290 B2 JP H0746290B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- zero
- high voltage
- thyristor
- scr
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/12—Regulating voltage or current wherein the variable actually regulated by the final control device is AC
- G05F1/40—Regulating voltage or current wherein the variable actually regulated by the final control device is AC using discharge tubes or semiconductor devices as final control devices
- G05F1/44—Regulating voltage or current wherein the variable actually regulated by the final control device is AC using discharge tubes or semiconductor devices as final control devices semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、三相高電圧制御装置に係り、例えば三相Ｘ線
高電圧装置に適用させて好適な三相高電圧制御装置に関
する。
高電圧装置に適用させて好適な三相高電圧制御装置に関
する。
たとえば、一次側制御方式の三相Ｘ線高電圧制御装置に
おいて、その高電圧投入方法としては、従来、（１）三
相を同時投入し、ある一つの相のみ一定期間制動抵抗を
入れる方式と、（２）単相で投入し一定期間経過後残り
の一相も導通させて三相運転とする方式とがある。
おいて、その高電圧投入方法としては、従来、（１）三
相を同時投入し、ある一つの相のみ一定期間制動抵抗を
入れる方式と、（２）単相で投入し一定期間経過後残り
の一相も導通させて三相運転とする方式とがある。
〔発明が解決使用とする課題〕 しかしながら、前者の（１）の方式では、Ｘ線負荷条件
により制動抵抗の抵抗値および制動時間を細かく切り換
える必要があるため、その制御回路も複雑となり、調整
も容易ではない。また、大電流を直接制御しなければな
らないという問題がある。
により制動抵抗の抵抗値および制動時間を細かく切り換
える必要があるため、その制御回路も複雑となり、調整
も容易ではない。また、大電流を直接制御しなければな
らないという問題がある。
また、後者の（２）の方式においても、三相運転に移行
する点が理論上は単相投入後90°の点が最適となるが、
実際には高圧系の浮遊容量、電源設備のインピーダンス
等の影響を受けて多少のずれが生じ、これが共振電圧の
発生の原因となって高圧側にオーバシュート電圧が発生
するという問題が指摘されるに至った。
する点が理論上は単相投入後90°の点が最適となるが、
実際には高圧系の浮遊容量、電源設備のインピーダンス
等の影響を受けて多少のずれが生じ、これが共振電圧の
発生の原因となって高圧側にオーバシュート電圧が発生
するという問題が指摘されるに至った。
本発明の目的は、簡単な構成にも拘らず、電源投入時に
過渡現象として発生する高圧側のオーバシュート電圧の
発生を防止した三相高電圧制御装置を提供することにあ
る。
過渡現象として発生する高圧側のオーバシュート電圧の
発生を防止した三相高電圧制御装置を提供することにあ
る。
このような目的を達成するために、本発明は、三相電源
がそれぞれの相毎に特定の向き毎に制御可能なスイッチ
ング素子を介して供給される高電圧装置であって、前記
各スイッチング素子のオン・オフを制御する制御装置を
備えてなる三相高電圧制御装置において、前記制御装置
は、前記高電圧装置への電源投入の際に、各線間電圧の
零電位の各タイミングに順次合わせて、第一の相と第二
の相の線間電圧が零のタイミングで第一の相側から第二
の相側へ電流を流し、第一の相側から第二の相側へ電流
を流した状態で第一の相と第三の相の線間電圧が零のタ
イミングで第一の相側から第三の相側へも電流を流し、
第一の相側から第二の相側へおよび第一の相側から第三
の相側へ電流を流した状態で第二の相と第三の相の線間
電圧が零のタイミングで第二の相側から第三の相側へも
電流を流すように、前記各スイッチング素子を制御する
ようになっていることを特徴とするものである。
がそれぞれの相毎に特定の向き毎に制御可能なスイッチ
ング素子を介して供給される高電圧装置であって、前記
各スイッチング素子のオン・オフを制御する制御装置を
備えてなる三相高電圧制御装置において、前記制御装置
は、前記高電圧装置への電源投入の際に、各線間電圧の
零電位の各タイミングに順次合わせて、第一の相と第二
の相の線間電圧が零のタイミングで第一の相側から第二
の相側へ電流を流し、第一の相側から第二の相側へ電流
を流した状態で第一の相と第三の相の線間電圧が零のタ
イミングで第一の相側から第三の相側へも電流を流し、
第一の相側から第二の相側へおよび第一の相側から第三
の相側へ電流を流した状態で第二の相と第三の相の線間
電圧が零のタイミングで第二の相側から第三の相側へも
電流を流すように、前記各スイッチング素子を制御する
ようになっていることを特徴とするものである。
このように構成した三相高電圧制御装置は、電源投入時
において、各線間電圧が全て零の状態をスタートとして
高電圧発生装置に電源投入がなされることになる。
において、各線間電圧が全て零の状態をスタートとして
高電圧発生装置に電源投入がなされることになる。
したがって、電源投入時における共振電圧の発生を抑制
できることから、高圧側におけるオーバシュート電圧の
発生を防止できるようになる。
できることから、高圧側におけるオーバシュート電圧の
発生を防止できるようになる。
第１図は、本発明による三相高電圧制御装置の一実施例
を示す基本的構成を示す回路図である。
を示す基本的構成を示す回路図である。
同図において、Ｕ−Ｖ、Ｖ−Ｗ、Ｗ−Ｕはそれぞれ線間
電圧、１は三相電源、S1、S2、S3は電源スイッチ、SCR
−Ｕ、SCR−Ｖ、SCR−Ｗ、SCR−Ｘ、SCR−ＹおよびSCR
−Ｚは主回路開閉用サイリスタであり、サイリスタSCR
−ＵとサイリスタSCR−Ｘ、サイリスタSCR−Ｖとサイリ
スタSCR−Ｙ、サイリスタSCR−ＷとサイリスタSCR−Ｚ
はそれぞれ逆並列に接続されている。２は高電圧発生装
置である。
電圧、１は三相電源、S1、S2、S3は電源スイッチ、SCR
−Ｕ、SCR−Ｖ、SCR−Ｗ、SCR−Ｘ、SCR−ＹおよびSCR
−Ｚは主回路開閉用サイリスタであり、サイリスタSCR
−ＵとサイリスタSCR−Ｘ、サイリスタSCR−Ｖとサイリ
スタSCR−Ｙ、サイリスタSCR−ＷとサイリスタSCR−Ｚ
はそれぞれ逆並列に接続されている。２は高電圧発生装
置である。
そして、電源スイッチS1、S2、S3を介した三相電源１か
らの線間電圧Ｕ−Ｖ、Ｖ−Ｗ、Ｗ−Ｕは三相高電圧制御
装置10に入力されるようになっており、この三相高電圧
制御装置10では、前記各サイリスタSCRを点弧させる信
号を作成するようになっている。
らの線間電圧Ｕ−Ｖ、Ｖ−Ｗ、Ｗ−Ｕは三相高電圧制御
装置10に入力されるようになっており、この三相高電圧
制御装置10では、前記各サイリスタSCRを点弧させる信
号を作成するようになっている。
すなわち、三相高電圧制御装置10は、各線間電圧Ｕ−
Ｖ、Ｖ−Ｗ、Ｗ−Ｕからそれらの零電位の各タイミング
に応じたパルスを作成する零電圧検出回路10Aと、この
零電圧検出回路10Aからの各パルスから前記各サイリス
タSCRのうちから点弧させるべくサイリスタSCRを順次選
択するサイリスタ選択回路10Bとから構成されている。
Ｖ、Ｖ−Ｗ、Ｗ−Ｕからそれらの零電位の各タイミング
に応じたパルスを作成する零電圧検出回路10Aと、この
零電圧検出回路10Aからの各パルスから前記各サイリス
タSCRのうちから点弧させるべくサイリスタSCRを順次選
択するサイリスタ選択回路10Bとから構成されている。
そして、このサイリスタ選択回路10Bの上記サイリスタS
CRの選択は基本的には、次のようにして行なわれるよう
になっている。
CRの選択は基本的には、次のようにして行なわれるよう
になっている。
各線間電圧の零電位の各タイミングに順次合わせて、第
一の相と第二の相の線間電圧が零のタイミングで第一の
相側から第二の相側へ電流を流し、第一の相側から第二
の相側へ電流を流した状態で第一の相と第三の相の線間
電圧が零のタイミングで第一の相側から第三の相側へも
電流を流し、第一の相側から第二の相側へおよび第一の
相側から第三の相側へ電流を流した状態で第二の相と第
三の相の線間電圧が零のタイミングで第二の相側から第
三の相側へも電流を流すように、各サイリスタSCRが制
御されるようになっている。
一の相と第二の相の線間電圧が零のタイミングで第一の
相側から第二の相側へ電流を流し、第一の相側から第二
の相側へ電流を流した状態で第一の相と第三の相の線間
電圧が零のタイミングで第一の相側から第三の相側へも
電流を流し、第一の相側から第二の相側へおよび第一の
相側から第三の相側へ電流を流した状態で第二の相と第
三の相の線間電圧が零のタイミングで第二の相側から第
三の相側へも電流を流すように、各サイリスタSCRが制
御されるようになっている。
ここで、第一の相がＵ相である場合には、Ｖ相が第二の
相となり、Ｗ相が第三の相となる。また、第一の相がＶ
相である場合には、Ｗ相が第二の相となり、Ｕ相が第三
の相となる。さらに、第一の相がＷ相である場合には、
Ｕ相が第二の相となり、Ｖ相が第三の相となる。
相となり、Ｗ相が第三の相となる。また、第一の相がＶ
相である場合には、Ｗ相が第二の相となり、Ｕ相が第三
の相となる。さらに、第一の相がＷ相である場合には、
Ｕ相が第二の相となり、Ｖ相が第三の相となる。
このように構成した三相高電圧制御装置は、電源投入時
において、各線間電圧が全て零の状態をスタートとして
高電圧発生装置に電源投入がなされることになる。
において、各線間電圧が全て零の状態をスタートとして
高電圧発生装置に電源投入がなされることになる。
したがって、電源投入時における共振電圧の発生を抑制
できることから、高電圧側におけるオーバシュート電圧
の発生を防止できるようになる。
できることから、高電圧側におけるオーバシュート電圧
の発生を防止できるようになる。
次に、本発明の基本的構成からなる三相高電圧制御装置
を、Ｘ線高電圧装置に適用した場合について第２図を用
いて説明する。
を、Ｘ線高電圧装置に適用した場合について第２図を用
いて説明する。
同図において、1PC乃至9PCはフォトカプラ、３は零位相
検出記憶回路、INTは信号反転用インバータ、3Aは微分
回路、1Cはコンデンサ、2Rは抵抗、1Dはダイオード、1S
CR乃至12SCRはサイリスタ、3Bは遅延回路、Vccは低電
圧、Ａ乃至Ｆは信号入出力端子である。
検出記憶回路、INTは信号反転用インバータ、3Aは微分
回路、1Cはコンデンサ、2Rは抵抗、1Dはダイオード、1S
CR乃至12SCRはサイリスタ、3Bは遅延回路、Vccは低電
圧、Ａ乃至Ｆは信号入出力端子である。
ａ乃至ｆは高電圧投入相の零位相タイミング信号、ORは
高電圧投入相の零位相タイミング信号ａ乃至ｆを入力す
るオア（OR）ゲート回路、XSTは撮影開閉信号、４はア
ンド（AND）ゲート回路、５は撮影タイマ回路、６はSCR
ゲート制御回路である。
高電圧投入相の零位相タイミング信号ａ乃至ｆを入力す
るオア（OR）ゲート回路、XSTは撮影開閉信号、４はア
ンド（AND）ゲート回路、５は撮影タイマ回路、６はSCR
ゲート制御回路である。
このような構成のうち、第１図に示した零電位検出回路
10Aは、各相間電圧Ｕ−Ｖ、Ｖ−Ｗ、Ｗ−Ｕ、からフォ
トカプラ1PC、2PC、3PCを介して矩形波からなる出力信
号を取り出し、それぞれ微分回路3Aを介してタイミング
信号ａないしｆを取り出す回路に相当している。
10Aは、各相間電圧Ｕ−Ｖ、Ｖ−Ｗ、Ｗ−Ｕ、からフォ
トカプラ1PC、2PC、3PCを介して矩形波からなる出力信
号を取り出し、それぞれ微分回路3Aを介してタイミング
信号ａないしｆを取り出す回路に相当している。
また、サイリスタ選択回路10Bは、前記タイミング信号
ａないしｆのうち、タイミング信号ａおよびｆで導通す
るサイリスタ7SCR、タイミング信号ｂおよびｅで導通す
るサイリスタ8SCR、タイミング信号ｂおよびｃで導通す
るサイリスタ9SCR、タイミング信号ａおよびｄで導通す
るサイリスタ10SCR、ｄおよびｅで導通するサイリスタ1
1SCR、ｃおよびｆで導通するサイリスタ12SCR、および
サイリスタ7SCRの導通によってサイリスタSCR−Ｕに点
弧信号を出力させるフォトカプラ4PC、サイリスタ8SCR
の導通によってサイリスタSCR−Ｘに点弧信号を出力さ
せるフォトカプラ5PC、サイリスタ9SCRの導通によって
サイリスタSCR−Ｖに点弧信号を出力させるフォトカプ
ラ6PC、サイリスタ10SCRの導通によってサイリスタSCR
−Ｙに点弧信号を出力させるフォトカプラ7PC、サイリ
スタ11SCRの導通によってサイリスタSCR−Ｗに点弧信号
を出力させるフォトカプラ8PC、サイリスタ12SCRの導通
によってサイリスタSCR−Ｚに点弧信号を出力させるフ
ォトカプラ9PCから構成されるSCRゲート制御回路６に相
当している。
ａないしｆのうち、タイミング信号ａおよびｆで導通す
るサイリスタ7SCR、タイミング信号ｂおよびｅで導通す
るサイリスタ8SCR、タイミング信号ｂおよびｃで導通す
るサイリスタ9SCR、タイミング信号ａおよびｄで導通す
るサイリスタ10SCR、ｄおよびｅで導通するサイリスタ1
1SCR、ｃおよびｆで導通するサイリスタ12SCR、および
サイリスタ7SCRの導通によってサイリスタSCR−Ｕに点
弧信号を出力させるフォトカプラ4PC、サイリスタ8SCR
の導通によってサイリスタSCR−Ｘに点弧信号を出力さ
せるフォトカプラ5PC、サイリスタ9SCRの導通によって
サイリスタSCR−Ｖに点弧信号を出力させるフォトカプ
ラ6PC、サイリスタ10SCRの導通によってサイリスタSCR
−Ｙに点弧信号を出力させるフォトカプラ7PC、サイリ
スタ11SCRの導通によってサイリスタSCR−Ｗに点弧信号
を出力させるフォトカプラ8PC、サイリスタ12SCRの導通
によってサイリスタSCR−Ｚに点弧信号を出力させるフ
ォトカプラ9PCから構成されるSCRゲート制御回路６に相
当している。
次に、本実施例の動作を説明する。
Ｕ−Ｖ、Ｖ−Ｗ、Ｗ−Ｕの各線間電圧をフォトカプラ1P
C、2PC、3PCで絶縁した信号として検出する。この検出
された信号は矩形波からなるものである。そして、この
矩形波から微分回路によって構成される零位相検出回路
３によって零位相タイミングパルスが作られる。
C、2PC、3PCで絶縁した信号として検出する。この検出
された信号は矩形波からなるものである。そして、この
矩形波から微分回路によって構成される零位相検出回路
３によって零位相タイミングパルスが作られる。
この際、撮影開閉信号XSTがくるまでの間は、サイリス
タ1SCR乃至6SCRのカソードはロー（Low）電位になって
おり、導通可能な状態となっている。
タ1SCR乃至6SCRのカソードはロー（Low）電位になって
おり、導通可能な状態となっている。
いま、サイリスタ1SCRのゲートに高電圧投入相の零位相
タイミング信号ａが送られたとすると、サイリスタ1SCR
のアノードはロー（Low）電位となる。したがって、ダ
イオードを通して接続されている信号入出力端子Ｂ、
Ｃ、Ｄ、Ｅ、Ｆの各点も全てロー（Low）電位となり、
高電圧投入相の零位相タイミング信号ｂ乃至ｆの零位相
タイミングパルスは発生せず、高電圧投入相の零位相タ
イミング信号ａのみが発生している。
タイミング信号ａが送られたとすると、サイリスタ1SCR
のアノードはロー（Low）電位となる。したがって、ダ
イオードを通して接続されている信号入出力端子Ｂ、
Ｃ、Ｄ、Ｅ、Ｆの各点も全てロー（Low）電位となり、
高電圧投入相の零位相タイミング信号ｂ乃至ｆの零位相
タイミングパルスは発生せず、高電圧投入相の零位相タ
イミング信号ａのみが発生している。
よって、高電圧投入相の零位相タイミング信号ａ乃至ｆ
の論理和（OR）をオアゲート回路ORでとって、撮影タイ
マ回路５の入力となっている高電圧投入相の零位相タイ
ミング信号として、この場合、高電圧投入相の零位相タ
イミング信号ａの零位相タイミングパルスのみが現れる
ことになる。すなわち、撮影開閉信号XSTが実際に撮影
タイマ回路５に伝えられるのは、この高電圧投入相の零
位相タイミング信号ａのタイミングパルスに同期して行
なわれる。
の論理和（OR）をオアゲート回路ORでとって、撮影タイ
マ回路５の入力となっている高電圧投入相の零位相タイ
ミング信号として、この場合、高電圧投入相の零位相タ
イミング信号ａの零位相タイミングパルスのみが現れる
ことになる。すなわち、撮影開閉信号XSTが実際に撮影
タイマ回路５に伝えられるのは、この高電圧投入相の零
位相タイミング信号ａのタイミングパルスに同期して行
なわれる。
そして、撮影タイマ回路５が動作し、所定の撮影時間信
号を発生すると、サイリスタ1SCR乃至6SCRのカソードが
ハイ（High）電位となり、全てのサイリスタは非導通と
なる。
号を発生すると、サイリスタ1SCR乃至6SCRのカソードが
ハイ（High）電位となり、全てのサイリスタは非導通と
なる。
このサイリスタ1SCR乃至6SCRが、次に導通可能となるの
は、撮影タイマ回路５の動作が終了して一定の時間が経
過（遅れ）した後であり、その後、最初にくる高電圧投
入相の零位相タイミング信号ａ乃至ｆの零位相タイミン
グパルスにより、サイリスタ1SCR乃至6SCRのいづれか一
つが導通し、前述した例と同様に他の５個のサイリスタ
が非導通の状態に保たれる。
は、撮影タイマ回路５の動作が終了して一定の時間が経
過（遅れ）した後であり、その後、最初にくる高電圧投
入相の零位相タイミング信号ａ乃至ｆの零位相タイミン
グパルスにより、サイリスタ1SCR乃至6SCRのいづれか一
つが導通し、前述した例と同様に他の５個のサイリスタ
が非導通の状態に保たれる。
このような動作は、特定の相を確定するためになされる
ものであり、これにより、前回における高電圧発生装置
２における残留磁束の方向を打ち消すように作用し偏磁
化を防止できる効果を奏する。
ものであり、これにより、前回における高電圧発生装置
２における残留磁束の方向を打ち消すように作用し偏磁
化を防止できる効果を奏する。
次に、撮影タイマ回路５の他方の出力は、インバータIN
Tで反転されてSCRゲート制御回路６に送られ、サイリス
タ7SCR乃至12SCRが導通可能な状態となる。
Tで反転されてSCRゲート制御回路６に送られ、サイリス
タ7SCR乃至12SCRが導通可能な状態となる。
いま、前述した例と同様に初期にサイリスタ1SCRがオン
（ON）しており、零位相タイミング信号ａのみが発生し
ている場合を考える。
（ON）しており、零位相タイミング信号ａのみが発生し
ている場合を考える。
サイリスタ7SCR乃至12SCRが導通可能となった時、各サ
イリスタのゲートに高電圧投入相の零位相タイミング信
号がくれば、実際にサイリスタはオンする。
イリスタのゲートに高電圧投入相の零位相タイミング信
号がくれば、実際にサイリスタはオンする。
この後、最初にくるパルスは高電圧投入相の零位相タイ
ミング信号ａであり、この高電圧投入相の零位相タイミ
ング信号ａはサイリスタ7SCRおよび10SCRのゲートのみ
に送られる。このため、フォトカプラ4PC及び7PCのみが
オンする。これらフォトカプラ4PC及び7PC（他のフォト
カプラも同様）は、図示しない受光素子の受光信号によ
って第１図に示す回路開閉用サイリスタのうち、サイリ
スタSCR−ＵおよびSCR−Ｙのみが導通する。また、引き
続いてくる高電圧投入相の零位相タイミング信号ｆのタ
イミングパルスでサイリスタSCR−Ｚが導通し、高電圧
投入相の零位相タイミング信号ｃとのタイミングでサイ
リスタSCR−Ｖも導通して完全な三相運転になる。
ミング信号ａであり、この高電圧投入相の零位相タイミ
ング信号ａはサイリスタ7SCRおよび10SCRのゲートのみ
に送られる。このため、フォトカプラ4PC及び7PCのみが
オンする。これらフォトカプラ4PC及び7PC（他のフォト
カプラも同様）は、図示しない受光素子の受光信号によ
って第１図に示す回路開閉用サイリスタのうち、サイリ
スタSCR−ＵおよびSCR−Ｙのみが導通する。また、引き
続いてくる高電圧投入相の零位相タイミング信号ｆのタ
イミングパルスでサイリスタSCR−Ｚが導通し、高電圧
投入相の零位相タイミング信号ｃとのタイミングでサイ
リスタSCR−Ｖも導通して完全な三相運転になる。
第３図は、三相線間電圧、タイミング信号、およびサイ
リスタSCRの点弧信号との関係を示した説明図である。
同図の場合は、まず、タイミング信号ａが最初に検出さ
れた場合を示し、これにより、サイリスタSCR−Ｕおよ
びSCR−Ｙとがオンし、Ｕ−Ｖの線間電圧がその零のタ
イミングでＵ相側からＶ相側へ電流が流れることにな
る。
リスタSCRの点弧信号との関係を示した説明図である。
同図の場合は、まず、タイミング信号ａが最初に検出さ
れた場合を示し、これにより、サイリスタSCR−Ｕおよ
びSCR−Ｙとがオンし、Ｕ−Ｖの線間電圧がその零のタ
イミングでＵ相側からＶ相側へ電流が流れることにな
る。
そして、Ｕ相側からＶ相側へ電流を流した状態でＵ−Ｗ
の線間電圧がその零のタイミングでＵ相側からＷ相側へ
も電流が流れる。
の線間電圧がその零のタイミングでＵ相側からＷ相側へ
も電流が流れる。
さらに、Ｕ相側からＶ相側へおよびＵ相側からＷ相側へ
電流を流した状態でＶ−Ｗの線間電圧がその零のタイミ
ングでＶ相側からＷ相側へも電流が流れる。
電流を流した状態でＶ−Ｗの線間電圧がその零のタイミ
ングでＶ相側からＷ相側へも電流が流れる。
したがって、三相の各線は完全な導通状態にはならず、
逆並列につながれた主回路開閉用サイリスタのうちの一
方のみが導通状態となり、電流の向きに制限が加えられ
る。
逆並列につながれた主回路開閉用サイリスタのうちの一
方のみが導通状態となり、電流の向きに制限が加えられ
る。
ただし、これはもちろん電源投入初期のみであって、三
相運転に移行した後は、第３図に示したように、逆並列
の主回路開閉用サイリスタが同時に導通する期間が存在
し、各線は見かけ上完全な導通状態になっている。
相運転に移行した後は、第３図に示したように、逆並列
の主回路開閉用サイリスタが同時に導通する期間が存在
し、各線は見かけ上完全な導通状態になっている。
また、撮影タイマ回路５からの終了信号より、零位相検
出記憶回路３により、次回の投入相を記憶し、上述した
ように高電圧発生装置２における残留磁束の方向を打ち
消すための逆位相投入を行ない得るようになっている。
出記憶回路３により、次回の投入相を記憶し、上述した
ように高電圧発生装置２における残留磁束の方向を打ち
消すための逆位相投入を行ない得るようになっている。
以上説明したことから明らかなように、本発明による三
相高電圧制御装置によれば、簡単な構成にも拘らず、電
源投入時に過渡現象として発生する高電圧側のオーバシ
ュート電圧の発生を防止することができるようになる。
相高電圧制御装置によれば、簡単な構成にも拘らず、電
源投入時に過渡現象として発生する高電圧側のオーバシ
ュート電圧の発生を防止することができるようになる。
第１図は、本発明による三相高電圧制御装置の一実施例
を示す基本ブロック構成図である。 第２図は、本発明による三相高電圧制御装置をＸ線高電
圧装置に適用した場合の実施例を示す回路図である。 第３図は、本発明による三相高電圧制御装置の動作を示
すタイムチャートである。 符号の説明 １……三相電源、SCR−Ｕ、SCR−Ｖ、SCR−Ｗ、SCR−
Ｘ、SCR−ＹおよびSCR−Ｚ……主回路開閉用サイリス
タ、２……高電圧発生装置、３……零位相検出記憶回
路、４……アンドゲート回路、５……撮影タイマ回路、
６……SCRゲート制御回路。
を示す基本ブロック構成図である。 第２図は、本発明による三相高電圧制御装置をＸ線高電
圧装置に適用した場合の実施例を示す回路図である。 第３図は、本発明による三相高電圧制御装置の動作を示
すタイムチャートである。 符号の説明 １……三相電源、SCR−Ｕ、SCR−Ｖ、SCR−Ｗ、SCR−
Ｘ、SCR−ＹおよびSCR−Ｚ……主回路開閉用サイリス
タ、２……高電圧発生装置、３……零位相検出記憶回
路、４……アンドゲート回路、５……撮影タイマ回路、
６……SCRゲート制御回路。
Claims (1)
- 【請求項１】三相電源がそれぞれの相毎に特定の向き毎
に制御可能なスイッチング素子を介して供給される高電
圧装置であって、前記各スイッチング素子のオン・オフ
を制御する制御装置を備えてなる三相高電圧制御装置に
おいて、 前記制御装置は、前記高電圧装置への電源投入の際に、
各線間電圧の零電位の各タイミングに順次合わせて、第
一の相と第二の相の線間電圧が零のタイミングで第一の
相側から第二の相側へ電流を流し、第一の相側から第二
の相側へ電流を流した状態で第一の相と第三の相の線間
電圧が零のタイミングで第一の相側から第三の相側へも
電流を流し、第一の相側から第二の相側へおよび第一の
相側から第三の相側へ電流を流した状態で第二の相と第
三の相の線間電圧が零のタイミングで第二の相側から第
三の相側へも電流を流すように、前記各スイッチング素
子を制御するようになっていることを特徴とする三相高
電圧制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59149863A JPH0746290B2 (ja) | 1984-07-18 | 1984-07-18 | 三相高電圧制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59149863A JPH0746290B2 (ja) | 1984-07-18 | 1984-07-18 | 三相高電圧制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6128112A JPS6128112A (ja) | 1986-02-07 |
| JPH0746290B2 true JPH0746290B2 (ja) | 1995-05-17 |
Family
ID=15484297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59149863A Expired - Lifetime JPH0746290B2 (ja) | 1984-07-18 | 1984-07-18 | 三相高電圧制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0746290B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS538753A (en) * | 1976-07-13 | 1978-01-26 | Chino Works Ltd | Threeephase power regulator circuit |
| JPS5399445A (en) * | 1977-02-14 | 1978-08-30 | Toshiba Corp | Three-phase ac power unit |
-
1984
- 1984-07-18 JP JP59149863A patent/JPH0746290B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6128112A (ja) | 1986-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6535406B1 (en) | Three-level inverter controller reducing commutation loop inductance | |
| US4843532A (en) | Regulating pulse width modulator for power supply with high speed shutoff | |
| JPH0312324B2 (ja) | ||
| JPS6065411A (ja) | 線路充電式直流遮断器 | |
| JPS5871517A (ja) | 転流補助付き電力継電器 | |
| US7196435B2 (en) | Solid state relay and method of operating the same | |
| US3523236A (en) | Circuit to control inverter switching for reduced harmonics | |
| US3504264A (en) | Variable duty cycle switching apparatus | |
| JPH0746290B2 (ja) | 三相高電圧制御装置 | |
| US4247887A (en) | AC--AC Converter device | |
| US4151586A (en) | Method and apparatus for shutting down an inverter | |
| US6201716B1 (en) | Controller of power supplying apparatus with short circuit preventing means | |
| SU1012411A1 (ru) | Устройство дл динамического торможени однофазного электродвигател | |
| SU1716592A1 (ru) | Преобразователь посто нного напр жени с защитой | |
| JPH055834Y2 (ja) | ||
| US3602740A (en) | Information transmission circuit | |
| SU1649686A1 (ru) | Устройство дл импульсного управлени трансформаторной нагрузкой | |
| SU1072207A1 (ru) | Преобразователь посто нного напр жени | |
| SU1001473A1 (ru) | Ключ переменного тока | |
| SU1018225A1 (ru) | Широтно-импульсный модул тор | |
| JPH03145021A (ja) | 電源開閉装置 | |
| JPS61101816A (ja) | 負荷時タツプ切換装置 | |
| JP2914777B2 (ja) | サイクロコンバータのゲート制御方法 | |
| SU399035A1 (ru) | Еэ | |
| JPS5930117A (ja) | 負荷時タツプ切換装置 |