JPS5930117A - 負荷時タツプ切換装置 - Google Patents
負荷時タツプ切換装置Info
- Publication number
- JPS5930117A JPS5930117A JP14040982A JP14040982A JPS5930117A JP S5930117 A JPS5930117 A JP S5930117A JP 14040982 A JP14040982 A JP 14040982A JP 14040982 A JP14040982 A JP 14040982A JP S5930117 A JPS5930117 A JP S5930117A
- Authority
- JP
- Japan
- Prior art keywords
- tap
- load
- thyristors
- thyristor
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/12—Regulating voltage or current wherein the variable actually regulated by the final control device is AC
- G05F1/14—Regulating voltage or current wherein the variable actually regulated by the final control device is AC using tap transformers or tap changing inductors as final control devices
- G05F1/16—Regulating voltage or current wherein the variable actually regulated by the final control device is AC using tap transformers or tap changing inductors as final control devices combined with discharge tubes or semiconductor devices
- G05F1/20—Regulating voltage or current wherein the variable actually regulated by the final control device is AC using tap transformers or tap changing inductors as final control devices combined with discharge tubes or semiconductor devices semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、サイリスクを用いた負荷時タップ切換装置
に関し、特に、特定運転状態におけるタップ切換方式を
改良した負荷時タップ切換装置に関するものである。
に関し、特に、特定運転状態におけるタップ切換方式を
改良した負荷時タップ切換装置に関するものである。
この棟の装置として第１図に示すような装置がある。図
において、／、２．Ｊおよびすはサイリスク、Ｓは出力
巻線、６はタップ用の電圧調整巻線である。７は高出力
側のタップであり、ざは低出力側のタップである。逆並
列接続さｈたサイリスタの負荷側のコ端子は、並列接続
され負荷端子９となっている。変圧器ＩＯのもう一方の
負荷端子Ｏと９との間には、抵抗／３とコンデンサｌｌ
Ｉ。
において、／、２．Ｊおよびすはサイリスク、Ｓは出力
巻線、６はタップ用の電圧調整巻線である。７は高出力
側のタップであり、ざは低出力側のタップである。逆並
列接続さｈたサイリスタの負荷側のコ端子は、並列接続
され負荷端子９となっている。変圧器ＩＯのもう一方の
負荷端子Ｏと９との間には、抵抗／３とコンデンサｌｌ
Ｉ。
との直列接続負荷が接続されている。変圧器１０の一次
巻線端子／／および１２に電源が接続され、サイリスク
／９．２またはサイリスク３．グのどちらかが電流を通
電することによって負荷圧電力を供給する。
巻線端子／／および１２に電源が接続され、サイリスク
／９．２またはサイリスク３．グのどちらかが電流を通
電することによって負荷圧電力を供給する。
第２図（、ｌ）〜（ｆ）の波形図を用いてこの装置の動
作を説明する。サイリスタｌおよびコが通電しており、
サイリスク３および弘が非導通状態とすると、負荷力率
は進みであるため、負荷への電圧Ｖ。−２および電流で
は第２図（ａ）に示すような位相関係となる。第２図（
ｄ）は通電状態にあるサイリスクの番号を示しており、
この第２図（ｄ）から解るように時刻ｔ１まではサイリ
スタ／が通電状態にある。時刻ｔ。
作を説明する。サイリスタｌおよびコが通電しており、
サイリスク３および弘が非導通状態とすると、負荷力率
は進みであるため、負荷への電圧Ｖ。−２および電流で
は第２図（ａ）に示すような位相関係となる。第２図（
ｄ）は通電状態にあるサイリスクの番号を示しており、
この第２図（ｄ）から解るように時刻ｔ１まではサイリ
スタ／が通電状態にある。時刻ｔ。
でサイリスクｌは非導通とｌＬす、サイリスクコが通電
状態になっている。
状態になっている。
タップを下げる場合には電圧と電流の極性が逆極性であ
る期間ｔユ〜ｔ７に切換える。電圧と電流の極性が逆極
性である期間ｔユ〜ｔ９に切換えると橋絡電流が流れず
、サイリスタコからサイリスタグへの転流が可能となる
。第２図では時刻ｔ、（（てサイリスタグにゲート■。
る期間ｔユ〜ｔ７に切換える。電圧と電流の極性が逆極
性である期間ｔユ〜ｔ９に切換えると橋絡電流が流れず
、サイリスタコからサイリスタグへの転流が可能となる
。第２図では時刻ｔ、（（てサイリスタグにゲート■。
ｆ（第一図（Ｃ））が印加され、転流が開始された状態
を示している。非導通サイリスタ３およびグへの電圧■
ｔ−ｔを第２図（ｂ）に、サイリスタλおよびｑの電流
工、および■やをそれぞれ第２図（ｅ）および（ｆ）に
示している。
を示している。非導通サイリスタ３およびグへの電圧■
ｔ−ｔを第２図（ｂ）に、サイリスタλおよびｑの電流
工、および■やをそれぞれ第２図（ｅ）および（ｆ）に
示している。
しかしながら進み力率で負荷力率が／に近づくと電圧電
流の逆極性である期間が短かくなり、サイリスクの転流
期間が確保されず転流が不可能となる。
流の逆極性である期間が短かくなり、サイリスクの転流
期間が確保されず転流が不可能となる。
この発明はこの点に鑑みてなされたもので、負荷回路へ
の通電を一定期間停止し、サイリスクを確実にターンオ
フさせて、タッグ切換を行なうようにした負荷時タップ
切換装置を提供するものである。
の通電を一定期間停止し、サイリスクを確実にターンオ
フさせて、タッグ切換を行なうようにした負荷時タップ
切換装置を提供するものである。
以下、この発明の一実施例を図について説明する。
第３図はこの発明による負荷時タッグ切換装置を示すも
ので、第１図に示されたのと同一の主回路に負荷電流ｉ
を検出する変流器／Ｓが配設して示されている。電流零
点検出回路／６は変流器／Ｓからの信号を入力し、回路
／６の出力／７が単安定マルチバイブレーク（０８Ｍ）
／ ｇへ入り、Ｏ８Ｍ／ｇの出力／９がＮＯＴ回路２０
に入り、七の出力が微分器、２／に人っている。さらに
微分器２／の出力はダイオード、２−に入り、ダイオー
ド２．２の出力、２ＪはＡＮＤ回路、２５の７つの入力
となっている。
ので、第１図に示されたのと同一の主回路に負荷電流ｉ
を検出する変流器／Ｓが配設して示されている。電流零
点検出回路／６は変流器／Ｓからの信号を入力し、回路
／６の出力／７が単安定マルチバイブレーク（０８Ｍ）
／ ｇへ入り、Ｏ８Ｍ／ｇの出力／９がＮＯＴ回路２０
に入り、七の出力が微分器、２／に人っている。さらに
微分器２／の出力はダイオード、２−に入り、ダイオー
ド２．２の出力、２ＪはＡＮＤ回路、２５の７つの入力
となっている。
タップ下げ指令２乙は、フリップフロップ２７のセット
人力Ｓへ入り、そのＱ出力はＡＮＤ回路、２Ｓのもう１
つの入力となっている。ＡＮＤ回路、２５の出力２１／
はフリップフロッグ３０のセット人力Ｓとなっており、
フリップフロップ３０のＱ出力はゲートアンプ、２９の
入力となっており、ゲートアンプ、２グの動作によりサ
イリスタ３．グにゲート入力が印加される。フリップフ
ロッグ２７のＱ出力はフリップフロップ３０のリセット
人力Ｒへ入ると同時にゲートアンプ３／の入力となって
いる。ゲートアンプ３／が動作することによりサイリス
タ／、２にゲート入力が印加される。
人力Ｓへ入り、そのＱ出力はＡＮＤ回路、２Ｓのもう１
つの入力となっている。ＡＮＤ回路、２５の出力２１／
はフリップフロッグ３０のセット人力Ｓとなっており、
フリップフロップ３０のＱ出力はゲートアンプ、２９の
入力となっており、ゲートアンプ、２グの動作によりサ
イリスタ３．グにゲート入力が印加される。フリップフ
ロッグ２７のＱ出力はフリップフロップ３０のリセット
人力Ｒへ入ると同時にゲートアンプ３／の入力となって
いる。ゲートアンプ３／が動作することによりサイリス
タ／、２にゲート入力が印加される。
次に動作を第９図（ａ）〜（ｋ）を用いて説明する。第
ダ図（ａ）には、抵抗／Ｊおよびコンデンサ／ダよりな
る負荷に印加される電圧■。７および電流ｉが示されて
いる。第９図（ｉ）に示されるように最初、高電圧出力
側のタップ７に接続されたサイリスクｌおよびコにゲー
ト入力が印加されていてサイリスタｌおよびコが導通し
ている。電流ｉが正極性のときはサイリスタ／が導通し
ている状態であり、負極性のときはサイリスタコが導通
している状態である。
ダ図（ａ）には、抵抗／Ｊおよびコンデンサ／ダよりな
る負荷に印加される電圧■。７および電流ｉが示されて
いる。第９図（ｉ）に示されるように最初、高電圧出力
側のタップ７に接続されたサイリスクｌおよびコにゲー
ト入力が印加されていてサイリスタｌおよびコが導通し
ている。電流ｉが正極性のときはサイリスタ／が導通し
ている状態であり、負極性のときはサイリスタコが導通
している状態である。
電流〕の正極性の状態の時刻ｔ７でタップ下げ指令、２
Ａがフリップフロッグ２７に印加されると、第２図（ｂ
）に示すようＫこのフリップフロップ、２７のｄ出力が
なくなるので、ゲートアンプ３／の動作を停止しく第２
図（ｈ））、従ってサイリスタ／およびコのゲート入力
印加も停止される。これにより時刻ｔ、２にて電流ｉが
零になる（第９図（ａ））。また第９図（Ｃ）に示すよ
うに時刻ｔユにおいて電流零点検出回路１６の出力／り
が高レベルに変わり、その出力／７によって０８Ｍ／ｆ
ｆは規定の期間ｔ、２〜ｔ３の間、高レベル出力／ｑを
出す（第９図（ｄｉ ） 、。
Ａがフリップフロッグ２７に印加されると、第２図（ｂ
）に示すようＫこのフリップフロップ、２７のｄ出力が
なくなるので、ゲートアンプ３／の動作を停止しく第２
図（ｈ））、従ってサイリスタ／およびコのゲート入力
印加も停止される。これにより時刻ｔ、２にて電流ｉが
零になる（第９図（ａ））。また第９図（Ｃ）に示すよ
うに時刻ｔユにおいて電流零点検出回路１６の出力／り
が高レベルに変わり、その出力／７によって０８Ｍ／ｆ
ｆは規定の期間ｔ、２〜ｔ３の間、高レベル出力／ｑを
出す（第９図（ｄｉ ） 、。
出力／９は１４０Ｔ回路コθにより反転され次に微分器
、２／で微分される。ダイオード２．２を通して微分器
２／の出力のうち正極出力のみが、２３として出力され
る（第７図（ｅ））。Ａ Ｎ Ｄ回路、２５の入力の一
方にはフリップフロップ２７からの高レベル出力Ｑが入
っているため、Ａ Ｎ Ｄ回路、２！ｆへの他方の入力
に出力２Ｊが印加されると同時に高レベル出力、２１Ｉ
が出される（第を図（ｆ））。高レベル出力２１Ｉによ
りフリップフロップ３θは動作してＱ出力２ｇがゲート
アンプ２ｑに印加される。こわによりサイリスタ、？
、 ｌＩＫゲート入力が印加され、時刻ｔＪかも負荷電
流が流れ出す（第７図（ａ））。
、２／で微分される。ダイオード２．２を通して微分器
２／の出力のうち正極出力のみが、２３として出力され
る（第７図（ｅ））。Ａ Ｎ Ｄ回路、２５の入力の一
方にはフリップフロップ２７からの高レベル出力Ｑが入
っているため、Ａ Ｎ Ｄ回路、２！ｆへの他方の入力
に出力２Ｊが印加されると同時に高レベル出力、２１Ｉ
が出される（第を図（ｆ））。高レベル出力２１Ｉによ
りフリップフロップ３θは動作してＱ出力２ｇがゲート
アンプ２ｑに印加される。こわによりサイリスタ、？
、 ｌＩＫゲート入力が印加され、時刻ｔＪかも負荷電
流が流れ出す（第７図（ａ））。
時刻ｔ１で電流が流れなくなるため、通電し壬いたサイ
リスタ／には変圧器１０のタップ７に現われる電圧ｖＡ
（第を図（ａ））と、コンデンサフグに印加さ第１てい
る電圧ｖｃとの差電圧が逆電圧として印加される。変圧
器１０のタップ７の電圧ＶＡは正極から負極に変化する
ためある規定の時間ｔ、２〜１Ｊが経過すれば必ず逆電
圧がサイリスタ／に印加されサイリスタ／はターンオフ
する。サイリスタ／への逆電圧■７−２を第弘図（ｊ）
に示す。下げタップとして動作するサイリスタ３．ダに
印加される電圧ｖｆ−９を第７図（ｋ）に示す。時刻ｔ
、にてサイリスタグにゲート入力が印加され、サイリス
タグが導通する。これによりサイリスタ／、２の導通か
らサイリスタ３．グへの導通に変更され、タップ下げ動
作が完了する。
リスタ／には変圧器１０のタップ７に現われる電圧ｖＡ
（第を図（ａ））と、コンデンサフグに印加さ第１てい
る電圧ｖｃとの差電圧が逆電圧として印加される。変圧
器１０のタップ７の電圧ＶＡは正極から負極に変化する
ためある規定の時間ｔ、２〜１Ｊが経過すれば必ず逆電
圧がサイリスタ／に印加されサイリスタ／はターンオフ
する。サイリスタ／への逆電圧■７−２を第弘図（ｊ）
に示す。下げタップとして動作するサイリスタ３．ダに
印加される電圧ｖｆ−９を第７図（ｋ）に示す。時刻ｔ
、にてサイリスタグにゲート入力が印加され、サイリス
タグが導通する。これによりサイリスタ／、２の導通か
らサイリスタ３．グへの導通に変更され、タップ下げ動
作が完了する。
以上、説明したよ５Ｋ、負荷力率が／に近い進み運転状
態でのタップ下げ動作が負荷電流通電を一次停止するこ
とにより、サイリスタを確実にターンオフさせ、可能と
なる。
態でのタップ下げ動作が負荷電流通電を一次停止するこ
とにより、サイリスタを確実にターンオフさせ、可能と
なる。
なお、タップ下げ動作で負荷電流を一次停止することに
より変圧器出力の苓電圧が印加され、サイリスタの耐電
圧を高（とったり、あるいは負荷電流を一次停止するこ
とが不都合な場合には、第５図（ａ）および（ｂ）に示
すようにサイリスタと並列に非直線抵抗ＮＲを接続して
負荷電流がＮ Ｒを流れるよ５１Ｃ１，、このとき非直
線抵抗Ｎ Ｒに表われる電圧がサイリスクの耐圧を越え
ないように協調させることにより信頼性の〜、いものを
得ることができる。
より変圧器出力の苓電圧が印加され、サイリスタの耐電
圧を高（とったり、あるいは負荷電流を一次停止するこ
とが不都合な場合には、第５図（ａ）および（ｂ）に示
すようにサイリスタと並列に非直線抵抗ＮＲを接続して
負荷電流がＮ Ｒを流れるよ５１Ｃ１，、このとき非直
線抵抗Ｎ Ｒに表われる電圧がサイリスクの耐圧を越え
ないように協調させることにより信頼性の〜、いものを
得ることができる。
第１図は、一般的なサイリスク式の負荷時タップ切換装
置を示す回路構成図、第２図（ａ）〜（ｆ）は、第１図
の動作を説明するための波形図、第３図は、この発明の
一実施例による負荷時タップ切換装置を示′１−ブロッ
ク構成図、第１図（，１〜（ｋ）は、第３図の動作を説
明するための波形図、第Ｓ図（ａ）および（ｂ）はこの
発明の他の実施例によるタップ切換装置を示す部分的回
路図である。図において、／、２゜３、グはサイリスタ
、ＩＯは変圧器、／Ｊ 、 ／ｆは負荷を示す抵抗とコ
ンデンサ、１５は負荷電流を検出するための変流器、／
ルは電流零点検出器、７ｇは単安定マルチバイブレータ
、２０ ｋ’Ｌ Ｎ ＯＴ回路、２／は微分器、２２は
ダイオード（／６゜７ｇ、２０，２／、２２で一定期間
後のパルスを発生する回路を構成）、コＳはＡ、 Ｎ
Ｄ回路、３０はフリップフロップ、コブおよび３／はゲ
ートアンプである。 なお、各図中、同一符号は同一または相当部分を示す。 代理人 葛 野 信 − 筋１図 幣３図 ち４図 ち５図 Ｌ イダこ 補 正 書（自発） 昭和５２（年’ Ｉ＋’６ Ｉ＋ ２、楚１１月の名（４、 負荷時タップ切換装置 ３ 浦１１．を４−ると ＝Ｉ【ｆ’ｌとの関係 ↑１・許出願人（ｉ、所
東京都千代１１１区丸の内 １’ｌ＋２訴３′
ｌ；。 名 称（６（月）：、菱電機株式会社 代表台片１＋ ｆ：桟部 （１１明細書の発明の詳細な説明の欄 ム 補正の内容 明細書第Ｓ頁第７３〜ｌｑ行の１ゲートアンズ、２ダ」
を「ゲートアンプコブ」と補正する。
置を示す回路構成図、第２図（ａ）〜（ｆ）は、第１図
の動作を説明するための波形図、第３図は、この発明の
一実施例による負荷時タップ切換装置を示′１−ブロッ
ク構成図、第１図（，１〜（ｋ）は、第３図の動作を説
明するための波形図、第Ｓ図（ａ）および（ｂ）はこの
発明の他の実施例によるタップ切換装置を示す部分的回
路図である。図において、／、２゜３、グはサイリスタ
、ＩＯは変圧器、／Ｊ 、 ／ｆは負荷を示す抵抗とコ
ンデンサ、１５は負荷電流を検出するための変流器、／
ルは電流零点検出器、７ｇは単安定マルチバイブレータ
、２０ ｋ’Ｌ Ｎ ＯＴ回路、２／は微分器、２２は
ダイオード（／６゜７ｇ、２０，２／、２２で一定期間
後のパルスを発生する回路を構成）、コＳはＡ、 Ｎ
Ｄ回路、３０はフリップフロップ、コブおよび３／はゲ
ートアンプである。 なお、各図中、同一符号は同一または相当部分を示す。 代理人 葛 野 信 − 筋１図 幣３図 ち４図 ち５図 Ｌ イダこ 補 正 書（自発） 昭和５２（年’ Ｉ＋’６ Ｉ＋ ２、楚１１月の名（４、 負荷時タップ切換装置 ３ 浦１１．を４−ると ＝Ｉ【ｆ’ｌとの関係 ↑１・許出願人（ｉ、所
東京都千代１１１区丸の内 １’ｌ＋２訴３′
ｌ；。 名 称（６（月）：、菱電機株式会社 代表台片１＋ ｆ：桟部 （１１明細書の発明の詳細な説明の欄 ム 補正の内容 明細書第Ｓ頁第７３〜ｌｑ行の１ゲートアンズ、２ダ」
を「ゲートアンプコブ」と補正する。
Claims (1)
- （１） 交流電力調整用変圧器の電圧の異なる複数個
のタップの各々に、１組の逆並列サイリスク回路を接続
し、前記サイリスタへのゲート信号の印加を制御してタ
ッグ切換を行なう装置において、負荷回路の力率がｌに
近い進み力率状態でタップを下げる場合には、タップ下
げ指令によって通電中の第１の組のサイリスクのゲート
信号を停止するゲートアンプと、負荷電流が零となった
時点から一定期間後にパルスを発生する回路と、前記タ
ップ下げ指令および前記一定期間後のパルスのアンドを
とった信号を入力して、切換わるべきタップ側の第コの
組のサイリスクへの信号を保持するフリップフロップと
を備え、前記一定期間は前記第１の組のサイリスクに逆
電圧が加わるに充分な期間であり、これにより前記第１
の組のサイリスクがターンオフした後、前記一定期間の
終りから前記第２の組のサイリスタに通電を行わせるよ
うにしたことを特徴とする負荷時タップ切換装置。 （コ）逆並列接続されたサイリスタ端子間に非直線抵抗
を接続し、サイリスク非導通時には、前記非直線抵抗器
に負荷電流が流れるようにしたことを特徴とする特許請
求の範囲第１項記載の負荷時タップ切換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14040982A JPS5930117A (ja) | 1982-08-09 | 1982-08-09 | 負荷時タツプ切換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14040982A JPS5930117A (ja) | 1982-08-09 | 1982-08-09 | 負荷時タツプ切換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5930117A true JPS5930117A (ja) | 1984-02-17 |
| JPH0115084B2 JPH0115084B2 (ja) | 1989-03-15 |
Family
ID=15268075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14040982A Granted JPS5930117A (ja) | 1982-08-09 | 1982-08-09 | 負荷時タツプ切換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5930117A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61101816A (ja) * | 1984-10-24 | 1986-05-20 | Mitsubishi Electric Corp | 負荷時タツプ切換装置 |
| JPS61133814U (ja) * | 1985-02-06 | 1986-08-21 |
-
1982
- 1982-08-09 JP JP14040982A patent/JPS5930117A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61101816A (ja) * | 1984-10-24 | 1986-05-20 | Mitsubishi Electric Corp | 負荷時タツプ切換装置 |
| JPS61133814U (ja) * | 1985-02-06 | 1986-08-21 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0115084B2 (ja) | 1989-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5822203A (en) | Method and device for limiting the current surge in a capacitor associated with a rectifier | |
| SU686643A3 (ru) | Высоковольтный статический преобразователь | |
| JPH1195846A (ja) | 電圧調整装置 | |
| US3925715A (en) | Regulated DC to DC converter | |
| US4133018A (en) | Thyristor fault-detecting apparatus | |
| JPS5930117A (ja) | 負荷時タツプ切換装置 | |
| US3862439A (en) | Zero crossover switching circuit | |
| US3110856A (en) | Semiconductor fault detecting trip circuit | |
| US3444455A (en) | Solid state means for the prevention of transient saturation of inductive apparatus | |
| JPH05260645A (ja) | 半導体交流スイッチ破損検出装置 | |
| JPH05292686A (ja) | 交流スイッチ装置 | |
| US20250385518A1 (en) | Power switching system | |
| US20250266710A1 (en) | Dual power switching system and method of operating the same | |
| JP2521250B2 (ja) | 負荷時タツプ切換装置 | |
| JP2004254428A (ja) | 静止型無効電力補償装置 | |
| JPS622888Y2 (ja) | ||
| JPH11312612A (ja) | 電圧調整装置 | |
| US3502960A (en) | Ignition control circuit having a phase shift network for controlled rectifiers connected in inverse parallel relationship | |
| Bauer | New robust switching commutation for a tap changer | |
| SU1274085A1 (ru) | Устройство дл полнофазного управлени тиристорным ключом переменного тока | |
| RU1820943C (ru) | Устройство дл регулировани переменного напр жени | |
| JPS5922538Y2 (ja) | 半導体素子試験装置 | |
| JPS6322145B2 (ja) | ||
| KR850000553Y1 (ko) | 개폐조절기(switching regulator) | |
| JPH0445046Y2 (ja) |