JPH0746376B2

JPH0746376B2 - Ｉｃカード

Info

Publication number: JPH0746376B2
Application number: JP61292763A
Authority: JP
Inventors: 量一栗山; 貴志新村
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1986-12-09
Filing date: 1986-12-09
Publication date: 1995-05-17
Anticipated expiration: 2010-05-17
Also published as: JPS63145582A

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明は、内蔵するデータメモリに対してデータを記憶
するICカードに関する。

（従来の技術）最近、新たな携帯可能なデータ記憶媒体として、不揮発
性のデータメモリおよびCPUなどの制御素子を有するIC
チップを内蔵したICカードが開示されている。この種の
ICカードは、内部の制御素子あるいは外部装置により内
蔵するデータメモリに対してデータの記憶、読出し、消
去を行なうようになっている。

従来、このようなICカードにおいて、データメモリに対
するデータの記憶方式として、記憶しようとする一単位
のデータをある固定長で分割して記憶する方式が考えら
れている。この場合、一単位のデータごとにその格納情
報としてのレコード番号というものを付加して記憶す
る。そして、こうして記憶したデータをアクセスする場
合、各データごとに付加されたレコード番号を順番に検
索してゆくことにより、目的とするレコード番号を探し
出し、対応するデータを読出すものである。

しかしながら、このようなデータ記憶方式では、各デー
タごとにその格納情報としてのレコード番号が必要であ
り、このためメモリエリアが有効に使えず、メモリ効率
が低下してしまうという問題があった。また、記憶され
たデータをアクセスする場合、レコード番号を順番に検
索する必要があり、このためアクセス時間が長くなって
しまうという問題があった。

（発明が解決しようとする問題点）上記したように、従来のICカードでは、メモリエリアが
有効に使えず、メモリ効率が低下してしまうという問題
があり、また記憶されたデータのアクセス時、アクセス
時間が長くなってしまうという問題がある。

そこで、本発明は以上の問題点を解決するもので、メモ
リエリアが有効に使え、メモリ効率が向上するととも
に、記憶されたデータのアクセス時、アクセス時間の迅
速化が図れるICカードを提供することを目的とする。

［発明の構成］（問題点を解決するための手段）本発明は、外部装置から受信したデータを内蔵するメモ
リに対して所定のワード単位で書込むICカードであっ
て、前記メモリ内におけるワードの長さ情報を記憶する
ワード長記憶手段と、前記外部装置から受信したデータ
を前記ワード長記憶手段に記憶されたワードの長さ情報
に基づいて固定長で分割する分割手段と、この分割手段
で分割された先頭のデータを前記メモリの記憶領域の一
端のワード領域に書込む第１の書込手段と、前記先頭の
データ以降に継続する分割されたデータは前記メモリの
記憶領域の他端のワード領域から順次書込む第２の書込
手段と、前記第１の書込手段および第２の書込手段によ
ってデータを書込んだ際に該データに継続するデータが
存在するか否かを判定する判定手段と、この判定手段で
該データに継続するデータが存在しないと判定された場
合は該データに終了を示すデータを該ワード領域に書込
む第３の書込手段と、前記判定手段で該データに継続す
るデータが存在すると判定された場合は該データに継続
するワード領域の位置情報を該ワード領域に書込む第４
の書込手段とを具備している。

（作用）分割された先頭データの記憶順にレコード番号とし、こ
のレコード番号と上記固定長とにより先頭データの記憶
位置が認識できる。そして、先頭データ以降に継続する
分割されたデータの記憶位置は、先頭データに付加され
ている記憶位置情報により認識できる。したがって、従
来のように各データごとにレコード番号を付加する必要
がなくなり、メモリエリアが有効に使えるとともに、メ
モリ効率が向上する。また、記憶されたデータを読出す
際、レコード番号を入力することにより、データに直接
アクセスできるので、従来のようにレコード番号を順番
に検索する方式に比べてアクセス時間が著しく速くな
る。

（実施例）以下、本発明の一実施例について図面を参照して説明す
る。

第18図は本発明に係るICカード適用される、たとえばホ
ームバンキングシステムあるいはショッピングシステム
などの端末装置として用いられるカード取扱装置の構成
例を示すものである。すなわち、この装置は、ICカード
１をカードリーダ・ライタ２を介してCPUなどからなる
制御部３と接続可能にするとともに、制御部３にキーボ
ード４、CRTディスプレイ装置５、プリンタ６およびフ
ロッピィディスク装置７を接続して構成される。

ICカード１は、ユーザが保持し、たとえば商品購入など
の際にユーザのみが知得している暗証番号の参照や必要
データの蓄積などを行なうもので、第16図にその機能ブ
ロックを示すように、リード・ライト部11、暗証設定・
暗証照合部12、および暗号化・複合化部13などの基本機
能を実行する部分と、これらの基本機能を管理するスー
パバイザ14とで構成されている。リード・ライト部11
は、カードリーダ・ライタ２との間でデータを読出し、
書込み、あるいは消去を行なう機能である。暗証設定・
暗証照合部12は、ユーザが設定した暗証番号の記憶およ
び読出禁止処理を行なうとともに、暗証番号の設定後に
その暗証番号の照合を行ない、以後の処理の許可を与え
る機能である。暗号化・複合化部13は、たとえば通信回
線を介して制御部３から他の端末装置へデータを送信す
る場合の通信データの漏洩、偽造を防止するための暗号
化や暗号化されたデータの複合化を行なうものであり、
たとえばDES（Data Encryption Standard）など、十
分な暗号強度を有する暗号化アルゴリズムにしたがって
データ処理を行なう機能である。スーパバイザ14は、カ
ードリーダ・ライタ２から入力された機能コードもしく
はデータの付加された機能コードを解読し、前記基本機
能のうち必要な機能を選択して実行させる機能である。

これらの諸機能を発揮させるために、ICカード１は例え
ば第15図に示すように、制御部としての制御素子（たと
えばCPU）15、データメモリ部としての記憶内容が消去
可能な不揮発性のデータメモリ16、プログラムメモリ部
としてのプログラムメモリ17、およびカードリーダ・ラ
イタ２との電気的接触を得るためのコンタクト部18によ
って構成されており、これらのうち破線内の部分（制御
素子15、データメモリ16、プログラムメモリ17）は１つ
のICチップで構成されている。プログラムメモリ17は、
たとえばマスクROMで構成されており、前記各基本機能
を実現するサブルーチンを備えた制御素子15の制御プロ
グラムを記憶するものである。データメモリ16は各種デ
ータの記憶に使用され、たとえばEEPROMで構成されてい
る。

データメモリ16は、たとえば第２図に示すように複数の
エリアに分割されていて、それぞれのエリアにはエリア
番号［00〜FF］が与えられている。このうち、エリア
［00］には、全エリアのそれぞれの先頭アドレス、エリ
アを構成しているバイト数、およびエリアを分割してい
る固定長がエリア番号に対応して記憶されている。たと
えば、エリア［02］の先頭アドレスはA₀₂番地、エリア
を構成しているバイト数はS₀₂バイト、エリアを分割し
ている固定長がL₀₂バイトであるといったように対応す
る。

カードリーダ・ライタ２は、ICカード１と制御部３との
間で機能コードやデータの授受を行なうものである。具
体的には、第17図に示すように、図示しないカード挿入
口に挿入されたICカード１を所定の位置まで搬送する搬
送機構21、所定の位置にセットされたICカード１のコン
タクト部18に電気的に接触されるコンタクト部22、全体
の制御を司るCPUなどからなる制御回路23、制御回路23
と制御部３との間で命令データや応答データの授受を行
なうための入出力インタフェイス回路24、およびデータ
を記憶するデータメモリ25などから構成されている。

次に、このような構成において本発明のデータ記憶方式
について詳細に説明する。まず、最初にICカード１のデ
ータメモリ16のエリア体系を第３図に示す。データ記憶
エリア［00〜FF］はディレクトリ［00］によって各エリ
アに分割される。分割された各エリアは、ディレクトリ
によってある固定長（Ｌバイト）を持つワードで分割さ
れる。この各ワードに付与されるワード番号は、どこか
に記憶されているのではなく、検索するごとに最上（ま
たは最下）ワードから数える。

データメモリ16にデータを書込む（記憶する）際には、
第４図に示すようなフォーマットを持つ書込み命令デー
タを入力する。この書込み命令データは、書込み機能コ
ード、エリア番号、データの長さを示すバイト数情報
（LNG）、および記憶データから構成される。

記憶データは、あらかじめ定められた固定長で分割され
る。そして、分割されてワード体系となった様子を第５
図に示す。第５図で示すように、ワード体系はコントロ
ールブロック（Control Block）、それ以降継続する分
割されたデータの記憶位置情報としてのチェインナンバ
（Chain Number）、および分割データから構成され
る。

コントロールブロックは、それ以下のデータの保証およ
び正確を示すものであり、第６図に示すようにバリッド
フラグ（Valld Flag）、デリートフラグ（Delete Fla
g）、およびファーストフラグ（First Flag）から構成
される。バリッドフラグは、このフラグのあるワードに
データを書込む際、正しく書込まれたか否か、読出せる
状態にあるか否かを判断するためのものである。デリー
トフラグは、そのワードが存在しており、データを読出
可能であるか否かを示す。ファーストフラグは、そのワ
ード内のデータが分割する前のデータのLNGを含むワー
ド（ディレクトリワード;Directry Ward）であるか、
その他のワード（フォローワード;Follow Ward）であ
るかを示す。

チェインナンバは、そのワードの次に繋がるべきデータ
が収納されているワードのワード番号が収納される。な
お、特に１ワードで表現できるデータや最終ワードの場
合、特定のキャラクタを入れることによって判断する。

第７図に記憶データをＬバイト固定長で分割した様子を
示し、第８図にその各分割データにコントロールブロッ
ク（CB）およびチェインナンバ（CN）を付加してワード
化した様子を示し、第９図にあるエリアに第８図で示し
たものを記憶した様子を示す。第９図で示すように、分
割データの先頭（ディレクトリワード）をエリアの上か
ら記憶し、それに継続する分割データ（フォローワー
ド）はエリアの下から記憶する。

以下、データメモリ16に対するデータの書込み（記憶）
処理について第１図に示すフローチャートを参照して説
明する。まず、定常状態では、カードリーダ・ライタ２
からの命令データ待ち状態となっており、このときカー
ドリーダ・ライタ２から命令データが入力されると、制
御素子15はまず命令データに含まれる機能コードが書込
み機能コードであるか否かを確認する。書込み機能コー
ドであれば、制御素子15は命令データに付加されている
エリア番号をデータメモリ16のエリア「00」から探し出
す。見つがらなければ、制御素子15はエリア未確認を意
味する応答データを出力し、命令データ待ち状態に戻
る。見つかれば、制御素子15はそれに対応したエリアの
先頭アドレス、エリアを構成しているバイト数、および
エリアを分割している固定長を内蔵するRAMに保持し、
対象エリアの位置を認識する。次に、制御素子15は、命
令データに付加されている記憶データをエリアの固定長
Ｌからコントロールブロック（CB）とチェインナンバ
（CN）との和を引いた長さ（バイト）で先頭から分割
し、この分割データを内蔵するRAMに保持する。

次に、制御素子15は、ポインタデータがディレクトリワ
ードを新規に書込むワードを示しているか否かを判断す
る。これにより、正当性が確認されなければ、制御素子
15はポインタデータエラーを意味する応答データを出力
し、命令データ待ち状態に戻る。正当性が確認される
と、制御素子15は命令データに付加されているバイト数
情報により実際に書込むべきバイト数を算出し、その分
だけデータ記憶用エリアが確保されているか否かの判断
を行なう。確保されていなければ、制御素子15は入力デ
ータバイト数エラーを意味する応答データを出力し、命
令データ待ち状態に戻る。確保されていれば、制御素子
15は上記ポインタデータによりRAMに記憶されている分
割されたデータの先頭データ（ディレクトリワード）に
コントロールブロックおよびチェインナンバ（チェイン
ナンバの実際の書込みは後で行なう）を付加し、エリア
に書込む。そして、制御素子15はコントロールブロック
のファーストフラグを「０」に設定する。

次に、制御素子15は、ディレクトリワードに続くデータ
（フォローワード）があるか否かを判断する。フォロー
ワードがない場合、制御素子15は第１図中の以下の動
作となる。フォローワードがある場合、制御素子15はエ
リアの最終ワードから未書込みワードをサーチし、フォ
ローワードを書込む。そして、制御素子15は、いま書込
んだワードのワード番号をその前に書込んだワードのチ
ェインナンバに書込む。次に、制御素子15は、いま書込
んだワードに続くフォローワードがあるか否かを判断す
る。フォローワードがある場合、制御素子15は第１図の
以下の動作となる。フォローワードがない場合、制御
素子15はチェインナンバに例えば「END」という情報を
書込む。そして、制御素子15は書込んだ全てのワードの
コントロールブロックのバリッドフラグを「０」に設定
し、次にディレクトリワードの新規先頭ワードをポイン
タデータとして記憶する。そして、制御素子15は書込み
終了の応答データを出力し、命令データ待ち状態に戻
る。

次に、データメモリ16に対するデータの読出処理につい
て第10図に示すフローチャートを参照して説明する。デ
ータメモリ16からデータを読出す際には、第11図に示す
ようなフォーマットを持つ読出し命令データを入力す
る。この読出し命令データは、読出し機能コード、エリ
ア番号およびレコード番号から構成されている。まず、
定常状態えは、カードリーダ・ライタ２からの命令デー
タ待ち状態となっており、このときカードリーダ・ライ
タ２から命令データが入力されると、制御素子15はまず
命令データに含まれる機能コードが読出し機能コードで
あるか否かを確認する。読出し機能コードであれば、制
御素子15は命令データに付加されているエリア番号をデ
ータメモリ16のエリア「00」から探し出す。見つがらな
ければ、制御素子15はエリア未確認を意味する応答デー
タを出力し、命令データ待ち状態に戻る。見つかれば、
制御素子15は命令データに付加されているレコード番号
を抽出する。そして、制御素子15は、エリアは固定長Ｌ
によって分割されているので、その固定長Ｌと上記抽出
したレコード番号との間で所定の演算（固定長Ｌ×レコ
ード番号）を行なうことにより、エリアの先頭からのワ
ード番号を算出し、そのワード番号で示されるワードの
データ（ディレクトリワード）を読出す。次に、制御素
子15は、この読出したデータ（先頭データ）のチェイン
ナンバを抽出し、そのチェインナンバが「END」を示す
情報であるか否かを判断する。「END」でない場合、制
御素子15はチェインナンバで示されたワード番号に対応
するワードのデータ（上記先頭データに継続するデー
タ）を読出し、第10図中の以下の動作となる。「EN
D」である場合、制御素子15は読出した全てのデータの
コントロールブロック（CB）およびチェインナンバ（C
N）を除いたデータを繋げて出力し、命令データ待ち状
態に戻る。なお、データの最終ワードは、ディレクトリ
ワードのLNGにより未書込みの部分が除かれる。

具体例として、たとえば第12図に示すような読出し命令
データが入力されたとする。この命令データは［02］と
いうエリア［02］というレコード番号のデータを読出す
ものであり、これは第13図中の斜線部のデータの読出す
ということである。第14図にその読出しデータを出力し
た様子を示す。

このように、データメモリの分割された各エリアを固定
長を持つワードで分割するとともに、記憶するデータも
上記固定長で分割し、これら分割したデータ全てにこれ
以降継続する分割されたデータの記憶位置を示すワード
番号（チェインナンバ）を付加する。そして、分割した
先頭のデータをエリアの先頭ワード側から順に記憶し、
それ以降の継続する分割されたデータはエリアの最終ワ
ード側から順に記憶するものである。このようなデータ
記憶方式によれば、分割された先頭データの記憶順にレ
コード番号とし、このレコード番号と上記固定長とによ
り先頭データの記憶位置が認識できる。そして、先頭エ
ータ以降に継続する分割されたデータの記憶位置は、各
データに付加されているワード番号により認識できる。
したがって、従来のように各データごとにレコード番号
を付加する必要がなくなり、メモリエリアが有効に使え
るとともに、メモリ効率が向上する。また、記憶された
データを読出す際、レコード番号を入力することによ
り、データに直接アクセスできるので、従来のようにレ
コード番号を順番に検索する方式に比べてアクセス時間
が著しく速くなる。

なお、分割された先頭データに継続するデータは最終ワ
ード側から順に記憶されるので、その継続するデータに
は必ずしもそれ以降継続するデータの記憶位置情報を付
加しなくともよい。

［発明の効果］以上詳述したように本発明によれば、メモリエリアが有
効に使え、メモリ効率が向上するとともに、記憶された
データのアクセス時、アクセス時間の迅速化が図れるIC
カードを提供できる。

【図面の簡単な説明】

図は本発明の一実施例を説明するためのもので、第１図
はデータの書込み処理を示すフローチャート、第２図は
データメモリの構成を示す図、第３図はデータメモリの
エリア体系をを示す図、第４図は書込み命令データのフ
ォーマットを示す図、第５図はデータが分割されてワー
ド体系となった様子を示す図、第６図はコントロールブ
ロックの構成を示す図、第７図はデータを固定長で分割
した様子を示す図、第８図は各分割データにコントロー
ルブロックとチェインナンバを付加してワード化した様
子を示す図、第９図はエリアにデータを記憶した様子を
示す図、第10図はデータの読出処理を示すフローチャー
ト、第11図は読出し命令データのフォーマットを示す
図、第12図は読出し命令データの具体例を示す図、第13
図はデータメモリ内の具体例を示す図、第14図は読出し
たデータの出力の具体例を示す図、第15図はICカードに
内蔵するICチップの構成を示すブロック図、第16図はIC
カードの機能ブロックを示す図、第17図はカードリーダ
・ライタの構成を示すブロック図、第18図はカード取扱
装置の構成を示すブロック図である。１……ICカード、２……カードリーダ・ライタ、15……
制御素子、16……データメモリ（記憶媒体）、17……プ
ログラムメモリ。

Claims

【特許請求の範囲】

【請求項１】外部装置から受信したデータを内蔵するメ
モリに対して所定のワード単位で書込むICカードであっ
て、前記メモリ内におけるワードの長さ情報を記憶するワー
ド長記憶手段と、前記外部装置から受信したデータを前記ワード長記憶手
段に記憶されたワードの長さ情報に基づいて固定長で分
割する分割手段と、この分割手段で分割された先頭のデータを前記メモリの
記憶領域の一端のワード領域に書込む第１の書込手段
と、前記先頭のデータ以降に継続する分割されたデータは前
記メモリの記憶領域の他端のワード領域から順次書込む
第２の書込手段と、前記第１の書込手段および第２の書込手段によってデー
タを書込んだ際に該データに継続するデータが存在する
か否かを判定する判定手段と、この判定手段で該データに継続するデータが存在しない
と判定された場合は該データに終了を示すデータを該ワ
ード領域に書込む第３の書込手段と、前記判定手段で該データに継続するデータが存在すると
判定された場合は該データに継続するワード領域の位置
情報を該ワード領域に書込む第４の書込手段と、を具備したことを特徴とするICカード。