JPH0746790B2 - 復調システム - Google Patents
復調システムInfo
- Publication number
- JPH0746790B2 JPH0746790B2 JP60178502A JP17850285A JPH0746790B2 JP H0746790 B2 JPH0746790 B2 JP H0746790B2 JP 60178502 A JP60178502 A JP 60178502A JP 17850285 A JP17850285 A JP 17850285A JP H0746790 B2 JPH0746790 B2 JP H0746790B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output
- discriminating
- axis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は復調及びトランスバーサル等化器を含む復調シ
ステムに関し，特に，等化能力のすぐれた復調システム
に関する。
ステムに関し，特に，等化能力のすぐれた復調システム
に関する。
すでに種々のマイクロ波ディジタル伝送方式が実用に入
っており，最近では16QAM方式にはじまる多値ディジタ
ル変調方式の開発実用化が進められている。このような
多値ディジタル変調方式は高能率な情報伝送が可能では
あるが，伝送系の各種歪に対して非常に弱く，従って，
伝播路のフェージング対策は深刻なものとなる。このフ
ェージング対策としてトランスバーサル等化器が有効な
手段として知られており，現在では高能率伝送システム
には常備されつつある。
っており，最近では16QAM方式にはじまる多値ディジタ
ル変調方式の開発実用化が進められている。このような
多値ディジタル変調方式は高能率な情報伝送が可能では
あるが，伝送系の各種歪に対して非常に弱く，従って，
伝播路のフェージング対策は深刻なものとなる。このフ
ェージング対策としてトランスバーサル等化器が有効な
手段として知られており，現在では高能率伝送システム
には常備されつつある。
ところで，トランスバーサル等化器においては，伝送歪
（符号間干渉）が小さい状態から大きくした場合の等化
能力限界値（第１の等化能力限界値）と伝送歪が大き
く，トランスバーサル等化器が動作不能状態から，歪量
を小さくして動作状態に復帰する過程を経た等化能力限
界値（第２の等化能力限界値）とが等しいことが望まし
い。ところが，現状ではトランスバーサル等化器の等価
特性は後者の等化能力限界値（第２の等化能力限界値）
が極めて小さく，トランスバーサル等化器の本来の等化
能力を十分に発揮していないという問題点がある。即
ち，第２の等化能力限界値が極めて小さいという問題点
がある。
（符号間干渉）が小さい状態から大きくした場合の等化
能力限界値（第１の等化能力限界値）と伝送歪が大き
く，トランスバーサル等化器が動作不能状態から，歪量
を小さくして動作状態に復帰する過程を経た等化能力限
界値（第２の等化能力限界値）とが等しいことが望まし
い。ところが，現状ではトランスバーサル等化器の等価
特性は後者の等化能力限界値（第２の等化能力限界値）
が極めて小さく，トランスバーサル等化器の本来の等化
能力を十分に発揮していないという問題点がある。即
ち，第２の等化能力限界値が極めて小さいという問題点
がある。
本発明の目的はトランスバーサル等化器の第２の等化能
力限界値が改善されたトランスバーサル等化器及び復調
器を備えた復調システムを提供することにある。
力限界値が改善されたトランスバーサル等化器及び復調
器を備えた復調システムを提供することにある。
本発明は復調器及びトランスバーサル等化器を含み多値
ディジタル変調波を復調して主データ信号を含む複数列
のデータ信号を再生する復調システムにおいて，前記デ
ータ信号を論理演算し，前記多値ディジタル変調波が象
限判定軸と，該象限判定軸とπ/4ラジアンの位相関係を
有する２つの位置判別軸とで分割される領域のいずれに
位置するかを判別する位置判別出力と前記位置判別軸付
近の領域を判別する領域判別出力とを得る論理演算手段
を備え，前記トランスバーサル等化器における虚数部の
各タップの制御信号を前記論理演算手段出力と前記デー
タ信号とを論理操作することによって得るようにしたこ
とを特徴とする復調システムである。
ディジタル変調波を復調して主データ信号を含む複数列
のデータ信号を再生する復調システムにおいて，前記デ
ータ信号を論理演算し，前記多値ディジタル変調波が象
限判定軸と，該象限判定軸とπ/4ラジアンの位相関係を
有する２つの位置判別軸とで分割される領域のいずれに
位置するかを判別する位置判別出力と前記位置判別軸付
近の領域を判別する領域判別出力とを得る論理演算手段
を備え，前記トランスバーサル等化器における虚数部の
各タップの制御信号を前記論理演算手段出力と前記デー
タ信号とを論理操作することによって得るようにしたこ
とを特徴とする復調システムである。
以下本発明について実施例によって説明する。
第１図は64QAM変調波に適用される本発明の復調システ
ムの一実施例である。
ムの一実施例である。
第１図を参照して，本発明による復調システムはIF帯ト
ランスバーサル等化器１及び復調器５を備えている。IF
帯トランスバーサル等化器１は実数部重み付制御回路2,
虚数部重み付制御回路３及びトランスバーサルフィルタ
４より構成されている。一方，復調器５は認識部６及び
直交検波器（QAMDET）７を備えており，認識部６は可変
減衰器（ATT）８及び9,A−Ｄ変換器（A/D）10及び11,AG
C回路（AGC）12及び13,選択回路（SW）14,AND回路15,搬
送波同期用論理回路（CARR SYNC）16,非同期検出回路
（DET）17,低域濾波器（LPF）18,電圧制御発振器（VC
O）19,リードオンリメモリ（ROM）20,OR回路21及びＤタ
イプフリップフロップ（Ｄ−FF）22によって構成されて
いる。64QAM波の入力信号は遅延回路と重み付回路から
構成されるトランスバーサルフィルタ４に入力され，こ
こで，入力信号は重み付制御回路２及び３からの制御信
号（R+2，R+1，R-1，R-2及びI+2，I+1，I-1，I-2）を受
けて，入力信号が有する符号間干渉が除去されて，トラ
ンスバーサルフィルタ４からの出力は符号間干渉のない
出力信号が得られる。
ランスバーサル等化器１及び復調器５を備えている。IF
帯トランスバーサル等化器１は実数部重み付制御回路2,
虚数部重み付制御回路３及びトランスバーサルフィルタ
４より構成されている。一方，復調器５は認識部６及び
直交検波器（QAMDET）７を備えており，認識部６は可変
減衰器（ATT）８及び9,A−Ｄ変換器（A/D）10及び11,AG
C回路（AGC）12及び13,選択回路（SW）14,AND回路15,搬
送波同期用論理回路（CARR SYNC）16,非同期検出回路
（DET）17,低域濾波器（LPF）18,電圧制御発振器（VC
O）19,リードオンリメモリ（ROM）20,OR回路21及びＤタ
イプフリップフロップ（Ｄ−FF）22によって構成されて
いる。64QAM波の入力信号は遅延回路と重み付回路から
構成されるトランスバーサルフィルタ４に入力され，こ
こで，入力信号は重み付制御回路２及び３からの制御信
号（R+2，R+1，R-1，R-2及びI+2，I+1，I-1，I-2）を受
けて，入力信号が有する符号間干渉が除去されて，トラ
ンスバーサルフィルタ４からの出力は符号間干渉のない
出力信号が得られる。
ところで，実数部重み付制御信号回路２は入力としてA/
D変換器10及び11の出力である象限判別信号D1p，D1q及
び誤差信号Ep，Eqを受けて，重み付制御信号R±2，R±1
を出力する。この実数部重み付制御信号回路２は従来か
ら知られている回路である。一方，虚数部重み付制御回
路３は後述するように象限判別信号D1p，D1q,ROM20から
の出力である領域判別信号S2及び位置判別信号S1を受け
て重み付制御信号I±1，I±2を送出する。
D変換器10及び11の出力である象限判別信号D1p，D1q及
び誤差信号Ep，Eqを受けて，重み付制御信号R±2，R±1
を出力する。この実数部重み付制御信号回路２は従来か
ら知られている回路である。一方，虚数部重み付制御回
路３は後述するように象限判別信号D1p，D1q,ROM20から
の出力である領域判別信号S2及び位置判別信号S1を受け
て重み付制御信号I±1，I±2を送出する。
トランスバーサル等化器１の出力は復調器５に入力さ
れ,QAMDET7において,VCO19からの基準搬送波（CARR）と
乗算され，復調信号（P,Q）に変換される。
れ,QAMDET7において,VCO19からの基準搬送波（CARR）と
乗算され，復調信号（P,Q）に変換される。
ATT8及び９はA/D変換器10,11の入力レベルを最適にする
ためのものであり,ATT8及び９はそれぞれAGC12及び13か
らの制御信号によって制御される。A/D変換器10及び11
は５ビットで構成されており，その出力は最上位桁（MS
B）から３ビット即ちD1p〜D3p及びD1q〜D3qが主データ
信号，D4p，D4qが誤差信号としてそれぞれ送出される。
ためのものであり,ATT8及び９はそれぞれAGC12及び13か
らの制御信号によって制御される。A/D変換器10及び11
は５ビットで構成されており，その出力は最上位桁（MS
B）から３ビット即ちD1p〜D3p及びD1q〜D3qが主データ
信号，D4p，D4qが誤差信号としてそれぞれ送出される。
次に第２図（ａ）及び（ｂ）も参照して，まず第２図
（ａ）は64QAM変調波の信号配置図を示しており，P
0軸，Q0軸は各信号点が属する象限を判別する象限判別
軸である。A0軸，B0軸は象限判別軸とπ/4ラジアンの位
相関係を有する軸でここでは位置判別軸と呼ぶ。
（ａ）は64QAM変調波の信号配置図を示しており，P
0軸，Q0軸は各信号点が属する象限を判別する象限判別
軸である。A0軸，B0軸は象限判別軸とπ/4ラジアンの位
相関係を有する軸でここでは位置判別軸と呼ぶ。
ROM20の出力S2は後述するA1軸とA2軸，B1軸とB2軸とに
それぞれ囲まれた領域（即ち領域a1に領域a2をプラスし
た領域）に信号点が入った場合“1"の信号が出力され
る。
それぞれ囲まれた領域（即ち領域a1に領域a2をプラスし
た領域）に信号点が入った場合“1"の信号が出力され
る。
一方，出力S1は上述の領域をP0軸及びQ0軸を境界とした
領域a1と領域a2に分け，信号点が領域a1に入ったとき
“1"の信号，領域a2に入った時“0"の信号が出力され
る。
領域a1と領域a2に分け，信号点が領域a1に入ったとき
“1"の信号，領域a2に入った時“0"の信号が出力され
る。
また、第２図（ｂ）は第２図（ａ）の第１象限を拡大し
たものである。第２図（ｂ）では軸A0〜A1を５ビットで
近似した場合を示しており，領域a3は５ビットで近似し
た場合の不感点を表わしている。第２図（ｂ）から明ら
かなようにA/D変換器10,11のビット数を増加させれば，
領域a3を小さくすることができるが，その反面A/D変換
器10,11の規模が大きくなってしまう。従って,A/D変換
器10,11のビット数は主データを再生するのに必要なビ
ット数プラス２〜３ビットが適用である。
たものである。第２図（ｂ）では軸A0〜A1を５ビットで
近似した場合を示しており，領域a3は５ビットで近似し
た場合の不感点を表わしている。第２図（ｂ）から明ら
かなようにA/D変換器10,11のビット数を増加させれば，
領域a3を小さくすることができるが，その反面A/D変換
器10,11の規模が大きくなってしまう。従って,A/D変換
器10,11のビット数は主データを再生するのに必要なビ
ット数プラス２〜３ビットが適用である。
上述のようにしてROM20に論理処理手順が書き込まれれ
ば,ROM20の出力S1は入力各信号点の位相回転に対して一
方向の出力を送出する位相誤差信号となり，従って出力
S1は搬送波同期回路の制御信号として用いることがで
き，一方，出力S1（位相誤差信号）は互いビットずれを
有する象限判別信号との論理操作することによって虚数
部重み付制御信号となる。
ば,ROM20の出力S1は入力各信号点の位相回転に対して一
方向の出力を送出する位相誤差信号となり，従って出力
S1は搬送波同期回路の制御信号として用いることがで
き，一方，出力S1（位相誤差信号）は互いビットずれを
有する象限判別信号との論理操作することによって虚数
部重み付制御信号となる。
上述のように，位相誤差情報はA0，B0軸上の信号点から
とり出されており，各信号点がA0，B0軸上で移動したと
しても誤まった位相誤差情報は生成せず，A0，B0軸から
離れた時のみ正しい位相誤差情報となる。
とり出されており，各信号点がA0，B0軸上で移動したと
しても誤まった位相誤差情報は生成せず，A0，B0軸から
離れた時のみ正しい位相誤差情報となる。
ところで、従来のトランスバーサル等化器は入力信号が
同相干渉及び直交干渉を同時に受けている場合、虚数部
制御信号、実数部制御信号は第２図（ａ）におけるQ
0軸、P0軸方向に分解した正規位置からのずれ量を検出
する誤差信号より作成されているので、両制御信号は独
立ではなく互いに影響し合いながら収束に向う。このた
め、両誤差信号が正しく判定できる領域を越える干渉信
号を受ける以前に収束不能となる。一方、本発明による
トランスバーサル等化器のように位相誤差信号を虚数部
重み付け制御信号として用いた場合、この虚数部重み付
け制御信号は同相干渉及び入力レベル変動の影響を受け
ず、独立して収束することができる。このため、収束力
が強く、しかも収束速度が速いので、位相誤差信号が正
しく判定できる領域までの干渉信号を受けても収束可能
である。また、位相誤差信号が正しく判定できる領域に
ついても従来の各信号間隔の1/2に比べて広くなってい
るので、従来のトランスバーサル等化器に比べて大きな
干渉信号を受けても収束可能である。
同相干渉及び直交干渉を同時に受けている場合、虚数部
制御信号、実数部制御信号は第２図（ａ）におけるQ
0軸、P0軸方向に分解した正規位置からのずれ量を検出
する誤差信号より作成されているので、両制御信号は独
立ではなく互いに影響し合いながら収束に向う。このた
め、両誤差信号が正しく判定できる領域を越える干渉信
号を受ける以前に収束不能となる。一方、本発明による
トランスバーサル等化器のように位相誤差信号を虚数部
重み付け制御信号として用いた場合、この虚数部重み付
け制御信号は同相干渉及び入力レベル変動の影響を受け
ず、独立して収束することができる。このため、収束力
が強く、しかも収束速度が速いので、位相誤差信号が正
しく判定できる領域までの干渉信号を受けても収束可能
である。また、位相誤差信号が正しく判定できる領域に
ついても従来の各信号間隔の1/2に比べて広くなってい
るので、従来のトランスバーサル等化器に比べて大きな
干渉信号を受けても収束可能である。
このように、本発明では従来よりも大きな干渉信号を受
けても収束可能であり、このことは第２の等化能力限界
値が改善されていることになる。また、前述したよう
に、虚数部重み付け制御信号が同相干渉及び入力レベル
変動の影響を受けずに独自に収束するので、収束速度が
速い。
けても収束可能であり、このことは第２の等化能力限界
値が改善されていることになる。また、前述したよう
に、虚数部重み付け制御信号が同相干渉及び入力レベル
変動の影響を受けずに独自に収束するので、収束速度が
速い。
ところで，入力信号は64QAM変調波であるから，A0，B0
軸上の信号点の他に信号点が多数存在し，これら信号点
はA0，B0軸から離れている。従って，これら信号点から
正しい位相誤差情報が取り出せないばかりでなく，逆に
ジッタを受けることになる。従って，前述のようにA0，
B0軸付近に領域を設けて，信号点がこの領域に入った時
に出力S1から位相誤差情報を取り出すと，ジッタ成分の
少ない位相誤差信号を得ることができる。また出力S2は
A0，B0軸付近の領域を判別する領域判別信号とされる。
軸上の信号点の他に信号点が多数存在し，これら信号点
はA0，B0軸から離れている。従って，これら信号点から
正しい位相誤差情報が取り出せないばかりでなく，逆に
ジッタを受けることになる。従って，前述のようにA0，
B0軸付近に領域を設けて，信号点がこの領域に入った時
に出力S1から位相誤差情報を取り出すと，ジッタ成分の
少ない位相誤差信号を得ることができる。また出力S2は
A0，B0軸付近の領域を判別する領域判別信号とされる。
次に第３図を参照して，虚数部重み付制御回路３につい
て説明する。23〜35は遅延回路,36〜42は排他的論理和
回路（EX−OR回路）,43はAND回路,44〜48はＤタイプフ
リップフロップ,49は選択回路（SW）である。
て説明する。23〜35は遅延回路,36〜42は排他的論理和
回路（EX−OR回路）,43はAND回路,44〜48はＤタイプフ
リップフロップ,49は選択回路（SW）である。
遅延回路23,24はROM20による遅延量を補償して同一タイ
ムスロットにするために用いられる。EX−OR回路36,37
は，S1出力に含まれる象限判別信号との相関をとり除く
ために用いられ,ROM20の論理処理において，予め象限判
別信号との相関がないように論理処理手順が組まれてい
れば，即ちROM20に書き込みがなされていれば,EX−OR3
6,37は不要なものである。１タイムスロット毎にビット
遅延された象限判定信号D1〜D4と位置判別信号E3とがそ
れぞれEXOR回路38〜42にてEX−OR操作され,Dタイプフリ
ップフロップ44〜48を経由してトランスバーサルフィル
タの各タップでの重み付制御信号I±2′，I±1′，I0′
となる。なお,Dタイプフリップフロップ44〜48は領域a1
プラスa2の時にEX−OR回路38〜42の出力を読み出す。ま
た，領域a1プラスa2の範囲は小さくするほど，ジッタ成
分が少なくなる。ところで，S1信号を前述のように搬送
波同期回路用の位相誤差信号に共用する場合には，引込
位相が第２図（ａ）に示される状態ではなく，第２図
（ａ）に示す状態からある位相回転をもった位置で安定
する所謂疑似引込現象が生ずる。従って領域a1プラスa2
の範囲はA0，B0軸上の信号点以外の信号点が含まれない
範囲で最大に設定するのが望ましい。
ムスロットにするために用いられる。EX−OR回路36,37
は，S1出力に含まれる象限判別信号との相関をとり除く
ために用いられ,ROM20の論理処理において，予め象限判
別信号との相関がないように論理処理手順が組まれてい
れば，即ちROM20に書き込みがなされていれば,EX−OR3
6,37は不要なものである。１タイムスロット毎にビット
遅延された象限判定信号D1〜D4と位置判別信号E3とがそ
れぞれEXOR回路38〜42にてEX−OR操作され,Dタイプフリ
ップフロップ44〜48を経由してトランスバーサルフィル
タの各タップでの重み付制御信号I±2′，I±1′，I0′
となる。なお,Dタイプフリップフロップ44〜48は領域a1
プラスa2の時にEX−OR回路38〜42の出力を読み出す。ま
た，領域a1プラスa2の範囲は小さくするほど，ジッタ成
分が少なくなる。ところで，S1信号を前述のように搬送
波同期回路用の位相誤差信号に共用する場合には，引込
位相が第２図（ａ）に示される状態ではなく，第２図
（ａ）に示す状態からある位相回転をもった位置で安定
する所謂疑似引込現象が生ずる。従って領域a1プラスa2
の範囲はA0，B0軸上の信号点以外の信号点が含まれない
範囲で最大に設定するのが望ましい。
ところで,Dタイプフリップフロップ44〜48の出力
Ip±1′，Ip±2′及びIp0′は前述したように，入力レ
ベルに依存しないという利点を有しているが，一方，入
力変調波の信号のうちの一部から位相誤差信号を検出し
ているため，全信号点から位相誤差信号を検出し、この
位相誤差信号を用いた従来の重み付制御信号に比して若
干ジッタが増す。従って，第１図に示す復調システムが
動作過渡期の時，即ち，トランスバーサル等化器1,AGC
回路12,13,搬送波同期回路が正常動作していない時に,D
タイプフリップフロップ44〜48の出力（I±2′，
I±1′，I0）を用い，正常動作時，即ち,A/D変換器10,1
1の入力に正常な信号が入力された時には，従来の重み
付制御信号（I±2″，I±1″，I0″）を用いたほうがよ
く，このことは多値数が増すほど効果を発揮する。
Ip±1′，Ip±2′及びIp0′は前述したように，入力レ
ベルに依存しないという利点を有しているが，一方，入
力変調波の信号のうちの一部から位相誤差信号を検出し
ているため，全信号点から位相誤差信号を検出し、この
位相誤差信号を用いた従来の重み付制御信号に比して若
干ジッタが増す。従って，第１図に示す復調システムが
動作過渡期の時，即ち，トランスバーサル等化器1,AGC
回路12,13,搬送波同期回路が正常動作していない時に,D
タイプフリップフロップ44〜48の出力（I±2′，
I±1′，I0）を用い，正常動作時，即ち,A/D変換器10,1
1の入力に正常な信号が入力された時には，従来の重み
付制御信号（I±2″，I±1″，I0″）を用いたほうがよ
く，このことは多値数が増すほど効果を発揮する。
第３図に示すSW49は本発明による重み付制御信号
（I±2′，I±1′，I0′）から従来の重み付制御信号
（I±2″，I±1″，I0″）に切替えるものであり，復調
システムが安定動作状態を示すCONT信号によって動作す
る。このCONT信号は第１図に示すように,AGC回路12,13,
及びDET17からのアラーム（ALM）が消失した時，安定動
作状態であることを示す。
（I±2′，I±1′，I0′）から従来の重み付制御信号
（I±2″，I±1″，I0″）に切替えるものであり，復調
システムが安定動作状態を示すCONT信号によって動作す
る。このCONT信号は第１図に示すように,AGC回路12,13,
及びDET17からのアラーム（ALM）が消失した時，安定動
作状態であることを示す。
ところで，第１図に示すように搬送波同期回路の構成は
第３図に示したセンタータップ回路と同一であり，搬送
波同期用論理回路16の出力とＤタイプフリップフロップ
22の出力を選択するSW14の出力は第３図のSW49のI0信号
と同一である。従って，本発明の位相誤差信号を搬送波
同期回路に用いる場合には，第１図に示すようにSW14の
出力あるいは第３図のSW49の出力I0をLPF18を介してVCO
19に入力すれば搬送波同期ループが形成される。なお，
前述したDET17はループの非同期状態を検出するもの
で、ループのインピーダンス変化を検出する手段がよく
知られている。また，搬送波同期用論理回路16の出力は
前述のように動作安定時に使われるものであり，その動
作は特願昭56−15775号明細書に詳述されているので省
略する。
第３図に示したセンタータップ回路と同一であり，搬送
波同期用論理回路16の出力とＤタイプフリップフロップ
22の出力を選択するSW14の出力は第３図のSW49のI0信号
と同一である。従って，本発明の位相誤差信号を搬送波
同期回路に用いる場合には，第１図に示すようにSW14の
出力あるいは第３図のSW49の出力I0をLPF18を介してVCO
19に入力すれば搬送波同期ループが形成される。なお，
前述したDET17はループの非同期状態を検出するもの
で、ループのインピーダンス変化を検出する手段がよく
知られている。また，搬送波同期用論理回路16の出力は
前述のように動作安定時に使われるものであり，その動
作は特願昭56−15775号明細書に詳述されているので省
略する。
一方，第４図（ａ）はAGC回路12,13の実施例であり，ま
た，第４図（ｂ）はその動作を説明するための図であ
る。50は論理回路（LOGIC）,51はフリップフロップ,52
は検出回路（DET）である。LOGIC50の出力Ｓは第４図
（ｂ）に示す領域C0に信号点が入ったとき“1"の出力を
出力し，出力Ｒは領域C1に信号点が入った時“1"の出力
を出す。これら出力S,RはATT8,9の制御信号となる。こ
こで,AGC回路12,13が正常に動作していない時，即ち信
号点が領域C0あるいはC1のどちらか一方にのみ入り込ん
でいる時には，フリップフロップ51の出力は直流（DC）
レベルとなる。また，正常時にはマーク率1/2のデータ
信号となる。従ってこの両者の差をDET52で検出して，
異常時にALM信号を送出するようにしている。
た，第４図（ｂ）はその動作を説明するための図であ
る。50は論理回路（LOGIC）,51はフリップフロップ,52
は検出回路（DET）である。LOGIC50の出力Ｓは第４図
（ｂ）に示す領域C0に信号点が入ったとき“1"の出力を
出力し，出力Ｒは領域C1に信号点が入った時“1"の出力
を出す。これら出力S,RはATT8,9の制御信号となる。こ
こで,AGC回路12,13が正常に動作していない時，即ち信
号点が領域C0あるいはC1のどちらか一方にのみ入り込ん
でいる時には，フリップフロップ51の出力は直流（DC）
レベルとなる。また，正常時にはマーク率1/2のデータ
信号となる。従ってこの両者の差をDET52で検出して，
異常時にALM信号を送出するようにしている。
再び第３図を参照して，本発明による重み付制御信号
（I±2′，I±1′，I0′）は入力レベルに依存せず成立
するが，従来の重み付制御信号（I±2″，I±1″，
I0″）は入力レベルに依存するため，両者を切替える際
には第１図に示すAGC回路12,13が正常に動作しているか
否かを確認することが不可欠であり，そのためSW49のCO
NT信号にAGC回路12,13のALM信号を用いている。なお,SW
49のCONT信号には符号誤り率特性からの情報を用いるこ
ともできる。
（I±2′，I±1′，I0′）は入力レベルに依存せず成立
するが，従来の重み付制御信号（I±2″，I±1″，
I0″）は入力レベルに依存するため，両者を切替える際
には第１図に示すAGC回路12,13が正常に動作しているか
否かを確認することが不可欠であり，そのためSW49のCO
NT信号にAGC回路12,13のALM信号を用いている。なお,SW
49のCONT信号には符号誤り率特性からの情報を用いるこ
ともできる。
第５図はベースバンド帯のトランスバーサル等化器を用
いた場合の実施例であり,53はベースバンド帯のトラン
スバーサル等化器,54はトランスバーサルフィルタ,55は
実数部重み付制御回路,56は虚数部重み付制御回路であ
る。この実施例では虚数部重み付制御回路56を特徴とし
ており，その他の回路は従来回路あるいは第１図で説明
した回路と同様である。
いた場合の実施例であり,53はベースバンド帯のトラン
スバーサル等化器,54はトランスバーサルフィルタ,55は
実数部重み付制御回路,56は虚数部重み付制御回路であ
る。この実施例では虚数部重み付制御回路56を特徴とし
ており，その他の回路は従来回路あるいは第１図で説明
した回路と同様である。
ここで，第６図を参照して，虚数部重み付制御回路56に
ついて説明する。57〜74は遅延回路,75〜86はEX−OR回
路,87はAND回路,88〜97はＤタイプフリップフロップ,98
は選択回路である。第６図から明らかなように，虚数部
重み付制御回路56では制御信号（Ip-2′，Ip-1′，
Ip0′，Ip+1′，Ip+2′及びIq-2′，Iq-1′，Iq0′，I
q+1′，Iq+2′）がＰ及びＱチャンネルでそれぞれ独立
に生成されている。
ついて説明する。57〜74は遅延回路,75〜86はEX−OR回
路,87はAND回路,88〜97はＤタイプフリップフロップ,98
は選択回路である。第６図から明らかなように，虚数部
重み付制御回路56では制御信号（Ip-2′，Ip-1′，
Ip0′，Ip+1′，Ip+2′及びIq-2′，Iq-1′，Iq0′，I
q+1′，Iq+2′）がＰ及びＱチャンネルでそれぞれ独立
に生成されている。
上述の実施例では,64QAMシステムに適用した場合につい
て説明したが，本発明は64QAMに限定されるものではな
く4QAM（4PSK）以上の多値直交振幅変調システムに適用
可能であり，第１図に示した復調システムを64QAMシス
テム以外の多値直交振幅変調システムに変更する場合
は,A/D変換器10,11のビット数,ROM20の記憶容量の変更
のみで良い。また，第１図に示す復調システムでは５タ
ップのトランスバーサル等化器について説明したが,5タ
ップのトランスバーサル等化器に限られるものではな
く，他のタップ数のトランスバーサル等化器にも適用で
きることは言うまでもない。
て説明したが，本発明は64QAMに限定されるものではな
く4QAM（4PSK）以上の多値直交振幅変調システムに適用
可能であり，第１図に示した復調システムを64QAMシス
テム以外の多値直交振幅変調システムに変更する場合
は,A/D変換器10,11のビット数,ROM20の記憶容量の変更
のみで良い。また，第１図に示す復調システムでは５タ
ップのトランスバーサル等化器について説明したが,5タ
ップのトランスバーサル等化器に限られるものではな
く，他のタップ数のトランスバーサル等化器にも適用で
きることは言うまでもない。
以上説明したように，本発明の復調システムでは伝送系
に同相干渉歪が存在しても，同相干渉歪に影響されず，
独立に収束する虚数部制御回路が実現できるので，収束
速度が速く、且つ，復帰する過程を経た等化能力限界値
を改善できる復調システムを提供することができる。
に同相干渉歪が存在しても，同相干渉歪に影響されず，
独立に収束する虚数部制御回路が実現できるので，収束
速度が速く、且つ，復帰する過程を経た等化能力限界値
を改善できる復調システムを提供することができる。
第１図は本発明による復調システムの一実施例を示すブ
ロック図，第２図（ａ）は64QAM変調波の信号配置図，
第２図（ｂ）は第２図（ａ）の第１象限を拡大して示す
図，第３図は第１図の虚数部重み付制御回路の一実施例
を示すブロック図，第４図（ａ）はAGC回路の一例を示
すブロック図，第４図（ｂ）は第４図（ａ）に示すAGC
回路の動作を説明するための図，第５図は本発明による
復調システムの他の実施例を示すブロック図，第６図は
第５図の虚数部重み付制御回路の一実施例を示すブロッ
ク図である。 １…IF帯トランスバーサル等化器,2…実数部重み付制御
回路,3…虚数部重み付制御回路,4…トランスバーサルフ
ィルタ,5…復調器,6…識別部,7…直交検波器（QAMDE
T）,8〜９…可変減衰器（ATT）,10〜11…Ａ−Ｄ変換器
（A/D）,12〜13…AGC回路（AGC）,14…選択回路（SW）,
15…AND回路,16…搬送波同期用論理回路（CARRSYNC）,1
7…非同期検出回路（DET）,18…低減３波器（LPF）,19
…電圧制御発振器（VCO）,20…リードオンリメモリ（RO
M）,21…OR回路,22…Ｄタイプフリップフロップ,23〜35
…遅延回路,36〜42…EX−OR回路,43…AND回路,44〜48…
Ｄタイプフリップフロップ,49…選択回路（SW）,50…論
理回路（LOGIC）,51…フリップフロップ,52…検出回路,
53…ベースバンド帯トランスバーサル等化器,54…トラ
ンスバーサルフィルタ、55…実数部重み付制御回路,56
…虚数部重み付制御回路,57〜74…遅延回路,75〜86…EX
−OR回路,87…AND回路,88〜97…Ｄタイプフリップフロ
ップ,98…選択回路（SW）。
ロック図，第２図（ａ）は64QAM変調波の信号配置図，
第２図（ｂ）は第２図（ａ）の第１象限を拡大して示す
図，第３図は第１図の虚数部重み付制御回路の一実施例
を示すブロック図，第４図（ａ）はAGC回路の一例を示
すブロック図，第４図（ｂ）は第４図（ａ）に示すAGC
回路の動作を説明するための図，第５図は本発明による
復調システムの他の実施例を示すブロック図，第６図は
第５図の虚数部重み付制御回路の一実施例を示すブロッ
ク図である。 １…IF帯トランスバーサル等化器,2…実数部重み付制御
回路,3…虚数部重み付制御回路,4…トランスバーサルフ
ィルタ,5…復調器,6…識別部,7…直交検波器（QAMDE
T）,8〜９…可変減衰器（ATT）,10〜11…Ａ−Ｄ変換器
（A/D）,12〜13…AGC回路（AGC）,14…選択回路（SW）,
15…AND回路,16…搬送波同期用論理回路（CARRSYNC）,1
7…非同期検出回路（DET）,18…低減３波器（LPF）,19
…電圧制御発振器（VCO）,20…リードオンリメモリ（RO
M）,21…OR回路,22…Ｄタイプフリップフロップ,23〜35
…遅延回路,36〜42…EX−OR回路,43…AND回路,44〜48…
Ｄタイプフリップフロップ,49…選択回路（SW）,50…論
理回路（LOGIC）,51…フリップフロップ,52…検出回路,
53…ベースバンド帯トランスバーサル等化器,54…トラ
ンスバーサルフィルタ、55…実数部重み付制御回路,56
…虚数部重み付制御回路,57〜74…遅延回路,75〜86…EX
−OR回路,87…AND回路,88〜97…Ｄタイプフリップフロ
ップ,98…選択回路（SW）。
フロントページの続き (72)発明者 松浦 徹 東京都港区芝５丁目33番１号 日本電気株 式会社内 (56)参考文献 特開 昭57−109434（ＪＰ，Ａ)
Claims (1)
- 【請求項１】復調器及びトランスバーサル等化器を含み
多値ディジタル変調波を復調して主データ信号を含む複
数列のデータ信号を再生する復調システムにおいて，前
記データ信号を論理演算し，前記多値ディジタル変調波
が象限判定軸と，該象限判定軸とπ/4ラジアンの位相関
係を有する２つの位置判別軸とで分割される領域のいず
れに位置するかを判別する位置判別出力と前記位置判別
軸付近の領域を判別する領域判別出力とを得る論理演算
手段を備え，前記トランスバーサル等化器における虚数
部の各タップの制御信号を前記論理演算手段出力と前記
データ信号とを論理操作することによって得るようにし
たことを特徴とする復調システム。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60178502A JPH0746790B2 (ja) | 1985-08-15 | 1985-08-15 | 復調システム |
| DE8686111275T DE3687249T2 (de) | 1985-08-15 | 1986-08-14 | Zur synchronisationsherstellung in einem uebergangszustand geeignetes demodulationssystem. |
| EP86111275A EP0212582B1 (en) | 1985-08-15 | 1986-08-14 | Demodulation system capable of establishing synchronization in a transient state |
| AU61198/86A AU584555B2 (en) | 1985-08-15 | 1986-08-15 | Demodulation system capable of establishing synchronization in a transient state |
| US06/896,985 US4757266A (en) | 1985-08-15 | 1986-08-15 | Demodulation system capable of establishing synchronization in a transient state |
| CA000516027A CA1262266A (en) | 1985-08-15 | 1986-08-15 | Demodulation system capable of establishing synchronization in a transient state |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60178502A JPH0746790B2 (ja) | 1985-08-15 | 1985-08-15 | 復調システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6239923A JPS6239923A (ja) | 1987-02-20 |
| JPH0746790B2 true JPH0746790B2 (ja) | 1995-05-17 |
Family
ID=16049583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60178502A Expired - Lifetime JPH0746790B2 (ja) | 1985-08-15 | 1985-08-15 | 復調システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0746790B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2771365B2 (ja) * | 1991-09-30 | 1998-07-02 | 福島日本電気株式会社 | 搬送波再生回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57109434A (en) * | 1980-12-26 | 1982-07-07 | Nec Corp | Automatic equalizer |
-
1985
- 1985-08-15 JP JP60178502A patent/JPH0746790B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6239923A (ja) | 1987-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0486474B1 (en) | Method for adapting a transversal equalizer, without carrier synchronism | |
| US4687999A (en) | Circuit for recovering the carrier wave in digital transmission systems | |
| JPH021675A (ja) | オフセットｑｐｓｋ方式用の搬送波再生回路 | |
| US4528512A (en) | Timing synchronizing circuit for demodulators | |
| US6175591B1 (en) | Radio receiving apparatus | |
| JP2794964B2 (ja) | 制御信号発生回路 | |
| CA1208708A (en) | Dc voltage control circuits | |
| EP0212582B1 (en) | Demodulation system capable of establishing synchronization in a transient state | |
| JPS6387828A (ja) | デイジタル復調システム | |
| EP0235300B1 (en) | Radio data transmission system | |
| JP2534650B2 (ja) | 復調装置 | |
| JP2526540B2 (ja) | 搬送波同期回路 | |
| JP2000201193A (ja) | 復調装置、復調方法、およびそのような復調装置を含む通信システム | |
| US4498050A (en) | Demodulation device for composite PSK-PSK modulated waves | |
| JPH0740679B2 (ja) | デイジタル復調システム | |
| JPS6239923A (ja) | 復調システム | |
| JP2560339B2 (ja) | ディジタル復調装置 | |
| JP3442655B2 (ja) | 搬送波再生回路および搬送波再生方法 | |
| JPH0748677B2 (ja) | 等化器 | |
| JP3159324B2 (ja) | ディジタル復調装置 | |
| JP2564840B2 (ja) | ディジタル復調装置 | |
| JP2871172B2 (ja) | 復調装置 | |
| JPH0712178B2 (ja) | デイジタル変復調システム | |
| JPH0748678B2 (ja) | 等化器 | |
| JPH08307473A (ja) | π／４シフトＱＰＳＫ復調用クロック再生回路 |