JPH0746992Y2 - 通信機能内蔵型ｌｓｉ - Google Patents
通信機能内蔵型ｌｓｉInfo
- Publication number
- JPH0746992Y2 JPH0746992Y2 JP1990405387U JP40538790U JPH0746992Y2 JP H0746992 Y2 JPH0746992 Y2 JP H0746992Y2 JP 1990405387 U JP1990405387 U JP 1990405387U JP 40538790 U JP40538790 U JP 40538790U JP H0746992 Y2 JPH0746992 Y2 JP H0746992Y2
- Authority
- JP
- Japan
- Prior art keywords
- built
- lsi
- communication
- network
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Microcomputers (AREA)
- Computer And Data Communications (AREA)
- Small-Scale Networks (AREA)
Description
【０００１】
【産業上の利用分野】本考案は通信機能内蔵型ＬＳＩ、
特にネットワークを構築した際ゲートウエイとしても機
能する通信機能内蔵型ＬＳＩに関する。
特にネットワークを構築した際ゲートウエイとしても機
能する通信機能内蔵型ＬＳＩに関する。
【０００２】
【従来の技術】従来から提案されている通信ネットワー
クは、一層構造のものが一般的である。しかし、自動車
のように、多くのエレクトロニクスシステムが存在し、
しかも全システム間でのデータ通信量が少なく、大部分
のデータ通信がローカルなシステム間で行われているよ
うな通信システムを、一層構造ネットワークとして形成
すると、各ノードでは総通信量に対する必要とされるデ
ータ数の割合が極端に小さくなる上に、ネットワークそ
のものが大規模化し、高価なシステムとなってしまう。
クは、一層構造のものが一般的である。しかし、自動車
のように、多くのエレクトロニクスシステムが存在し、
しかも全システム間でのデータ通信量が少なく、大部分
のデータ通信がローカルなシステム間で行われているよ
うな通信システムを、一層構造ネットワークとして形成
すると、各ノードでは総通信量に対する必要とされるデ
ータ数の割合が極端に小さくなる上に、ネットワークそ
のものが大規模化し、高価なシステムとなってしまう。
【０００３】従って、このような場合には、データの通
信頻度の高いノード毎にグループ化を行い、このノード
間でサブネートワークを組み、サブネットワーク間の通
信を上位ネットワークで行う階層構造のネットワークと
することが好ましく、これにより、各ノードでの総通信
データ数に対する必要とされるデータ数の割合が増加
し、かつ各層の総通信データ数も少なくなる。このため
各層のネットワークは比較的低速で小規模となり全体と
して安価なシステムとすることができる。
信頻度の高いノード毎にグループ化を行い、このノード
間でサブネートワークを組み、サブネットワーク間の通
信を上位ネットワークで行う階層構造のネットワークと
することが好ましく、これにより、各ノードでの総通信
データ数に対する必要とされるデータ数の割合が増加
し、かつ各層の総通信データ数も少なくなる。このため
各層のネットワークは比較的低速で小規模となり全体と
して安価なシステムとすることができる。
【０００４】従来、このような階層構造の通信ネットワ
ークは、一層構造の各ネットワーク同士をゲートウエイ
と呼ばれる特殊なインタフェース回路を介して接続する
ことにより実現している。これは、階層構造のネットワ
ークをサポートできる通信方式の仕様を定めることが難
しい上に、一層構造の通信ネットワークで現状の多くの
ニーズに対応可能であることによる。
ークは、一層構造の各ネットワーク同士をゲートウエイ
と呼ばれる特殊なインタフェース回路を介して接続する
ことにより実現している。これは、階層構造のネットワ
ークをサポートできる通信方式の仕様を定めることが難
しい上に、一層構造の通信ネットワークで現状の多くの
ニーズに対応可能であることによる。
【０００５】図６には、このようにして構成された従来
の階層構造ネットワークの一例が示されている。この階
層構造ネットワークは、複数の一層構造のサブネットワ
ーク１０ａ，１０ｂ，１０ｃが、ゲートウエイ２０ａ，
２０ｂ，２０ｃ及び上位ネットワーク用通信路２８を介
して互いに接続され、階層構造を構築している。
の階層構造ネットワークの一例が示されている。この階
層構造ネットワークは、複数の一層構造のサブネットワ
ーク１０ａ，１０ｂ，１０ｃが、ゲートウエイ２０ａ，
２０ｂ，２０ｃ及び上位ネットワーク用通信路２８を介
して互いに接続され、階層構造を構築している。
【０００６】各サブネットワーク１０ａ，１０ｂ，１０
ｃは、複数のマイクロコンピュータ１５，１６，１７が
通信インタフェース１２，１３，１４を介し下位ネット
ワーク用通信路１８と接続されることにより構築されて
いる。
ｃは、複数のマイクロコンピュータ１５，１６，１７が
通信インタフェース１２，１３，１４を介し下位ネット
ワーク用通信路１８と接続されることにより構築されて
いる。
【０００７】また、前記ゲートウエイ２０ａ，２０ｂ，
２０ｃは、ゲートウエイ機能を果たすマイクロコンピュ
ータ２２を含み、このマイクロコンピュータ２２は、上
位ネットワーク用通信インタフェース２４を介し上位ネ
ットワーク用通信路２８と接続され、さらに下位ネット
ワーク用通信インタフェース２６を介し下位ネットワー
ク用通信路１８と接続されている。
２０ｃは、ゲートウエイ機能を果たすマイクロコンピュ
ータ２２を含み、このマイクロコンピュータ２２は、上
位ネットワーク用通信インタフェース２４を介し上位ネ
ットワーク用通信路２８と接続され、さらに下位ネット
ワーク用通信インタフェース２６を介し下位ネットワー
ク用通信路１８と接続されている。
【０００８】そして、各サブネットワーク１０ａ，１０
ｂ，１０ｃは、それぞれ独立したネットワークとして機
能し、例えばサブネットワーク１０ａは、通信インタフ
ェース１２ａ，１３ａ，１４ａ及び下位ネットワーク用
通信路１８ａを介し、データのやりとりを行っている。
ｂ，１０ｃは、それぞれ独立したネットワークとして機
能し、例えばサブネットワーク１０ａは、通信インタフ
ェース１２ａ，１３ａ，１４ａ及び下位ネットワーク用
通信路１８ａを介し、データのやりとりを行っている。
【０００９】
【考案が解決しようとする課題】ところで、近年の集積
回路技術の進歩に伴い、対をなす通信インタフェースと
マイクロコンピュータを一つのＬＳＩに内蔵させたいと
いう要求が強く、このようにすることにより、通信ネッ
トワークを構成する部品点数を減少させ、システムの簡
単化を図ることが可能となる。
回路技術の進歩に伴い、対をなす通信インタフェースと
マイクロコンピュータを一つのＬＳＩに内蔵させたいと
いう要求が強く、このようにすることにより、通信ネッ
トワークを構成する部品点数を減少させ、システムの簡
単化を図ることが可能となる。
【００１０】この場合、各ゲートウエイ２０では、マイ
クロコンピュータ２２と二つの通信インタフェース２
４，２６を一つのＬＳＩに内蔵させ、またサブネットワ
ーク１８では、例えば一つの通信インタフェース１２ａ
と、マイクロコンピュータ１５ａを一つのＬＳＩに内蔵
させるように構成すればよい。しかし、このようにする
と、各サブネットワーク１８ａ，１８ｂ，１８ｃを構成
するそれぞれのＬＳＩ（一つの通信インタフェースと一
つのマイクロコンピュータとを内蔵させたもの）と、ゲ
ートウエイ２０として用いるＬＳＩ（２つの通信インタ
フェースと一つのマイクロコンピュータとを内蔵させた
もの）という２種類のＬＳＩを設計し製造しなければな
らず、ＬＳＩの共通化を図ることができず、安価なシス
テムを構築することができない。
クロコンピュータ２２と二つの通信インタフェース２
４，２６を一つのＬＳＩに内蔵させ、またサブネットワ
ーク１８では、例えば一つの通信インタフェース１２ａ
と、マイクロコンピュータ１５ａを一つのＬＳＩに内蔵
させるように構成すればよい。しかし、このようにする
と、各サブネットワーク１８ａ，１８ｂ，１８ｃを構成
するそれぞれのＬＳＩ（一つの通信インタフェースと一
つのマイクロコンピュータとを内蔵させたもの）と、ゲ
ートウエイ２０として用いるＬＳＩ（２つの通信インタ
フェースと一つのマイクロコンピュータとを内蔵させた
もの）という２種類のＬＳＩを設計し製造しなければな
らず、ＬＳＩの共通化を図ることができず、安価なシス
テムを構築することができない。
【００１１】また、これとは逆に、各サブネットワーク
１０ａ，１０ｂ，１０ｃを構築するＬＳＩを、ゲートウ
エイ２０と同様に二つの通信インタフェースと一つのマ
イクロコンピュータとを内蔵させたタイプにすることも
考えられる。このようにすれば、システムにおいてＬＳ
Ｉの共通化を高めることができ、コストダウンを図るこ
とができる。
１０ａ，１０ｂ，１０ｃを構築するＬＳＩを、ゲートウ
エイ２０と同様に二つの通信インタフェースと一つのマ
イクロコンピュータとを内蔵させたタイプにすることも
考えられる。このようにすれば、システムにおいてＬＳ
Ｉの共通化を高めることができ、コストダウンを図るこ
とができる。
【００１２】しかし、このようにすると、各サブネット
ワーク１０ａ，１０ｂ，１０ｃ内で使用されるＬＳＩで
は、内蔵された２個の通信インタフェースのうち一方し
か用いる必要がないため、他方の通信インタフェースは
無駄になり、特にネットワークシステムの回路規模か大
きくなると、このようにＬＳＩの共通部品化を図ったこ
とがかえってシステム全体のコストアップにつながると
いう問題があった。
ワーク１０ａ，１０ｂ，１０ｃ内で使用されるＬＳＩで
は、内蔵された２個の通信インタフェースのうち一方し
か用いる必要がないため、他方の通信インタフェースは
無駄になり、特にネットワークシステムの回路規模か大
きくなると、このようにＬＳＩの共通部品化を図ったこ
とがかえってシステム全体のコストアップにつながると
いう問題があった。
【００１３】本考案は、このような従来の課題に鑑みな
されたものであり、その目的は１個の通信インタフェー
スを内蔵し、ゲートウエイとしても機能する通信機能内
蔵型ＬＳＩを提供することにある。
されたものであり、その目的は１個の通信インタフェー
スを内蔵し、ゲートウエイとしても機能する通信機能内
蔵型ＬＳＩを提供することにある。
【００１４】
【課題を解決するための手段】前記目的を達成するた
め、本考案は、内蔵メモリと、この内蔵メモリにアクセ
スし演算制御動作を行う演算制御部と、前記内蔵メモリ
内のデータを通信路に向け送信するとともに、受信デー
タの内蔵メモリへの書込みを行う通信インタフェース
と、を含む通信機能内蔵型ＬＳＩにおいて、前記演算制
御部用の外部アドレス端子及び外部データ端子と、前記
内蔵メモリ用の外部アドレス端子及び外部データ端子
と、を含み、前記演算制御部は、前記演算制御部用の外
部アドレス端子及び外部データ端子を介し他の通信機能
内蔵型ＬＳＩの内蔵メモリ用の外部アドレス端子及び外
部データ端子と接続され、他の通信機能内蔵型ＬＳＩの
内蔵メモリへアクセスすることにより、ネットワーク用
通信路を介さずに当該他の通信機能内蔵型ＬＳＩとの間
で直接データの送信、受信を行うよう形成されたことを
特徴とする。
め、本考案は、内蔵メモリと、この内蔵メモリにアクセ
スし演算制御動作を行う演算制御部と、前記内蔵メモリ
内のデータを通信路に向け送信するとともに、受信デー
タの内蔵メモリへの書込みを行う通信インタフェース
と、を含む通信機能内蔵型ＬＳＩにおいて、前記演算制
御部用の外部アドレス端子及び外部データ端子と、前記
内蔵メモリ用の外部アドレス端子及び外部データ端子
と、を含み、前記演算制御部は、前記演算制御部用の外
部アドレス端子及び外部データ端子を介し他の通信機能
内蔵型ＬＳＩの内蔵メモリ用の外部アドレス端子及び外
部データ端子と接続され、他の通信機能内蔵型ＬＳＩの
内蔵メモリへアクセスすることにより、ネットワーク用
通信路を介さずに当該他の通信機能内蔵型ＬＳＩとの間
で直接データの送信、受信を行うよう形成されたことを
特徴とする。
【００１５】
【作用】本考案の通信機能内蔵型ＬＳＩは、通信インタ
フェースにネットワーク用の通信路を介して他の複数の
通信機能内蔵型ＬＳＩの通信インタフェースを接続する
ことにより、サブネットワークを形成し、このサブネッ
トワーク内においてデータのやりとりを行うよう構成さ
れる。
フェースにネットワーク用の通信路を介して他の複数の
通信機能内蔵型ＬＳＩの通信インタフェースを接続する
ことにより、サブネットワークを形成し、このサブネッ
トワーク内においてデータのやりとりを行うよう構成さ
れる。
【００１６】このとき、各ＬＳＩの内蔵メモリ内に書き
込まれたデータが、通信インタフェースを介して通信路
へ向け送信データとして送り出され、また通信路を介し
て受信されるデータが必要に応じ内蔵メモリに書き込ま
れる。
込まれたデータが、通信インタフェースを介して通信路
へ向け送信データとして送り出され、また通信路を介し
て受信されるデータが必要に応じ内蔵メモリに書き込ま
れる。
【００１７】また、このように構成されたサブネットワ
ークを他のネットワークと接続する場合には、各ネット
ワークのゲートウエイとして機能する本考案のＬＳＩの
うち、一方のＬＳＩの内蔵メモリ用の外部アドレス端子
及び外部データ端子と、他方のＬＳＩの演算制御部用の
外部アドレス端子及び外部データ端子とを接続する。こ
れにより、ゲートウエイとして機能する二つのＬＳＩの
うち、一方のＬＳＩの演算制御部が他方のＬＳＩの内蔵
メモリと直接アクセスし、異なるネットワーク間でデー
タの転送が行われる。
ークを他のネットワークと接続する場合には、各ネット
ワークのゲートウエイとして機能する本考案のＬＳＩの
うち、一方のＬＳＩの内蔵メモリ用の外部アドレス端子
及び外部データ端子と、他方のＬＳＩの演算制御部用の
外部アドレス端子及び外部データ端子とを接続する。こ
れにより、ゲートウエイとして機能する二つのＬＳＩの
うち、一方のＬＳＩの演算制御部が他方のＬＳＩの内蔵
メモリと直接アクセスし、異なるネットワーク間でデー
タの転送が行われる。
【００１８】このようにして、本考案によれば、通信イ
ンタフェースが１個しか内蔵されていない複数の通信機
能内蔵型ＬＳＩを用い、サブネットワークを構築すると
共に、前記ＬＳＩを用いてゲートウエイを構築し他のネ
ットワークと接続することにより、階層構造ネットワー
クを実現することができる。
ンタフェースが１個しか内蔵されていない複数の通信機
能内蔵型ＬＳＩを用い、サブネットワークを構築すると
共に、前記ＬＳＩを用いてゲートウエイを構築し他のネ
ットワークと接続することにより、階層構造ネットワー
クを実現することができる。
【００１９】
【考案の効果】以上説明したように、本考案によれば、
階層構造ネットワークを構築するために使用するＬＳＩ
の共通化を図ることができると共に、各ＬＳＩ内には、
従来のように２個の通信インタフェースを必要とするこ
とがないため、ＬＳＩ自体の単価を下げ、階層ネットワ
ーク自体を安価に構築することが可能となる。
階層構造ネットワークを構築するために使用するＬＳＩ
の共通化を図ることができると共に、各ＬＳＩ内には、
従来のように２個の通信インタフェースを必要とするこ
とがないため、ＬＳＩ自体の単価を下げ、階層ネットワ
ーク自体を安価に構築することが可能となる。
【００２０】
【実施例】次に本考案の好適な実施例を図面に基づき詳
細に説明する。
細に説明する。
【００２１】図１には、本考案にかかる通信機能内蔵型
ＬＳＩの好適な実施例が示され、図２には前記ＬＳＩを
用いて構築された階層構造ネットワークの一例が示され
ている。
ＬＳＩの好適な実施例が示され、図２には前記ＬＳＩを
用いて構築された階層構造ネットワークの一例が示され
ている。
【００２２】図１に示すよう、実施例の通信機能内蔵型
ＬＳＩ３０は、演算制御部として機能するマイクロコン
ピュータ３２と、通信インタフェース３４とを内蔵して
おり、前記通信インタフェース３４内には内蔵メモリ４
０，通信制御回路４２及びマルチプレクサ４４が設けら
れ、通信制御回路４２の制御により、内蔵メモリ４０内
のデータを通信路１８へ向け送信データとして送り出
し、また通信路１８を介して受信されるデータを必要に
応じて内蔵メモリ４０に書き込むよう構成されている。
ＬＳＩ３０は、演算制御部として機能するマイクロコン
ピュータ３２と、通信インタフェース３４とを内蔵して
おり、前記通信インタフェース３４内には内蔵メモリ４
０，通信制御回路４２及びマルチプレクサ４４が設けら
れ、通信制御回路４２の制御により、内蔵メモリ４０内
のデータを通信路１８へ向け送信データとして送り出
し、また通信路１８を介して受信されるデータを必要に
応じて内蔵メモリ４０に書き込むよう構成されている。
【００２３】また、この通信機能内蔵型ＬＳＩ３０に
は、マイクロコンピュータ用外部アドレス端子３６ａ及
び外部データ端子３８ａが設けられると共に、前記内蔵
メモリ４０用の外部アドレス端子３６ｂ及び外部データ
端子３８ｂが設けられている。
は、マイクロコンピュータ用外部アドレス端子３６ａ及
び外部データ端子３８ａが設けられると共に、前記内蔵
メモリ４０用の外部アドレス端子３６ｂ及び外部データ
端子３８ｂが設けられている。
【００２４】本考案の特徴は、前記マイクロコンピュー
タ３２が、内部データバス及び内部アドレスバスを介し
て内蔵メモリ４０に直接アクセスできると共に、必要に
応じその外部アドレス端子３６ａ及び外部データ端子３
８ａを他のＬＳＩ３０の外部アドレス端子３６ｂ及び外
部データ端子３８ｂと接続することにより、当該他のＬ
ＳＩの内蔵メモリ４０にも直接アクセスできるように形
成したことにある。
タ３２が、内部データバス及び内部アドレスバスを介し
て内蔵メモリ４０に直接アクセスできると共に、必要に
応じその外部アドレス端子３６ａ及び外部データ端子３
８ａを他のＬＳＩ３０の外部アドレス端子３６ｂ及び外
部データ端子３８ｂと接続することにより、当該他のＬ
ＳＩの内蔵メモリ４０にも直接アクセスできるように形
成したことにある。
【００２５】このように、少なくとも２個のＬＳＩの外
部アドレス端子３６ａおよび外部データ端子３８ａと外
部アドレス端子３６ｂおよび外部データ端子３８ｂとを
それぞれ接続することにより、当該二つのＬＳＩが全く
別のネットワークを構成するものであっても、マイクロ
コンピュータ３２と外部の内蔵メモリ４０との間のデー
タのアクセスにより、データの転送を行うことができ、
ゲートウエイとして機能させることが可能となる。
部アドレス端子３６ａおよび外部データ端子３８ａと外
部アドレス端子３６ｂおよび外部データ端子３８ｂとを
それぞれ接続することにより、当該二つのＬＳＩが全く
別のネットワークを構成するものであっても、マイクロ
コンピュータ３２と外部の内蔵メモリ４０との間のデー
タのアクセスにより、データの転送を行うことができ、
ゲートウエイとして機能させることが可能となる。
【００２６】なお、本実施例では、マルチプレクサ４４
を用い、内部データバス及び内部アドレスバスからのデ
ータアクセスと、外部アドレス端子３６ｂ及び外部デー
タ端子３８ｂからのデータアクセスとの切替えを必要に
応じ行うよう構成されている。
を用い、内部データバス及び内部アドレスバスからのデ
ータアクセスと、外部アドレス端子３６ｂ及び外部デー
タ端子３８ｂからのデータアクセスとの切替えを必要に
応じ行うよう構成されている。
【００２７】図２には、このような通信機能内蔵型ＬＳ
Ｉ３０を用いて構築された階層構造ネットワークの一例
が示されている。
Ｉ３０を用いて構築された階層構造ネットワークの一例
が示されている。
【００２８】実施例のネットワークは、二つのサブネッ
トワーク１０ａ，１０ｂと、これらを接続する上位のネ
ットワーク１１とから構成されている。
トワーク１０ａ，１０ｂと、これらを接続する上位のネ
ットワーク１１とから構成されている。
【００２９】各サブネットワーク１０ａ，１０ｂは、そ
れぞれ独立したネットワークとして構築され、例えばサ
ブネットワーク１０ａは、下位ネットワーク用通信路１
８ａを介し複数の通信機能内蔵型ＬＳＩ３０−４，３０
−６，３０−７，３０−８の間でデータのやりとりを行
う一層構造ネットワークとして構築されている。
れぞれ独立したネットワークとして構築され、例えばサ
ブネットワーク１０ａは、下位ネットワーク用通信路１
８ａを介し複数の通信機能内蔵型ＬＳＩ３０−４，３０
−６，３０−７，３０−８の間でデータのやりとりを行
う一層構造ネットワークとして構築されている。
【００３０】同様に、他のサブネットワーク１０ｂも。
下位ネットワーク用通信路１８ｂを介し、複数のＬＳＩ
３０−５，３０−９，３０−１０，３０−１１の間でデ
ータのやりとりを行う一層構造ネットワークとして構築
されている。
下位ネットワーク用通信路１８ｂを介し、複数のＬＳＩ
３０−５，３０−９，３０−１０，３０−１１の間でデ
ータのやりとりを行う一層構造ネットワークとして構築
されている。
【００３１】ここで、各サブネットワーク１０ａ，１０
ｂを構築する各ＬＳＩ３０は、図１に示すようその通信
インタフェース３４が通信路１８と接続されている。
ｂを構築する各ＬＳＩ３０は、図１に示すようその通信
インタフェース３４が通信路１８と接続されている。
【００３２】また、前記上位ネットワーク１１は、複数
のＬＳＩ３０−１，３０−２，３０−３が上位ネットワ
ーク用通信路２８と接続され、データのやりとりを行う
よう構成されている。ここで、各ＬＳＩの通信インタフ
ェースは、それぞれ上位ネットワーク用通信路２８と接
続されている。
のＬＳＩ３０−１，３０−２，３０−３が上位ネットワ
ーク用通信路２８と接続され、データのやりとりを行う
よう構成されている。ここで、各ＬＳＩの通信インタフ
ェースは、それぞれ上位ネットワーク用通信路２８と接
続されている。
【００３３】従って、この階層構造ネットワーク内にお
いて、各通信路１８ａ，１８ｂ及び２８内では、それぞ
れ独立したデータのやりとりが行われることになる。
いて、各通信路１８ａ，１８ｂ及び２８内では、それぞ
れ独立したデータのやりとりが行われることになる。
【００３４】また、本実施例の階層構造ネットワークに
おいて、ＬＳＩ３０−１，３０−４は、サブネットワー
ク１０ａと上位ネットワーク１１とを接続するゲートウ
エイとして機能するよう構成され、さらにＬＳＩ３０−
３，３０−５は、上位ネットワーク１１とサブネットワ
ーク１０ｂとをつなぐゲートウエイとして機能するよう
構成されている。
おいて、ＬＳＩ３０−１，３０−４は、サブネットワー
ク１０ａと上位ネットワーク１１とを接続するゲートウ
エイとして機能するよう構成され、さらにＬＳＩ３０−
３，３０−５は、上位ネットワーク１１とサブネットワ
ーク１０ｂとをつなぐゲートウエイとして機能するよう
構成されている。
【００３５】ここで、ＬＳＩ３０−１の外部アドレス端
子３６ａ及び外部データ端子３８ａは、ＬＳＩ３０−４
の外部アドレス端子３６ｂ及び外部データ端子３８ｂと
接続されている。そして、ＬＳＩ３０−１のマイクロコ
ンピュータ３２がＬＳＩ３０−４の内蔵メモリ４０に直
接アクセスし、両ネットワーク１０ａ及び１１の間でデ
ータのやりとりが行われる。同様に、ＬＳＩ３０−３の
外部アドレス端子３６ａ及び外部データ端子３８ａは、
ＬＳＩ３０−５の外部アドレス端子３６ｂ及び外部デー
タ端子３８ｂと接続され、ＬＳＩ３０−３のマイクロコ
ンピュータ３２がＬＳＩ３０−５の内蔵メモリ４０に直
接アクセスし、両ネットワーク１１及び１０ｂの間でデ
ータのやりとりを行うよう形成されている。
子３６ａ及び外部データ端子３８ａは、ＬＳＩ３０−４
の外部アドレス端子３６ｂ及び外部データ端子３８ｂと
接続されている。そして、ＬＳＩ３０−１のマイクロコ
ンピュータ３２がＬＳＩ３０−４の内蔵メモリ４０に直
接アクセスし、両ネットワーク１０ａ及び１１の間でデ
ータのやりとりが行われる。同様に、ＬＳＩ３０−３の
外部アドレス端子３６ａ及び外部データ端子３８ａは、
ＬＳＩ３０−５の外部アドレス端子３６ｂ及び外部デー
タ端子３８ｂと接続され、ＬＳＩ３０−３のマイクロコ
ンピュータ３２がＬＳＩ３０−５の内蔵メモリ４０に直
接アクセスし、両ネットワーク１１及び１０ｂの間でデ
ータのやりとりを行うよう形成されている。
【００３６】本実施例は以上の構成からなり、次にその
作用を、サブネットワーク１０ａのＬＳＩ３０−８から
他のサブネットワーク１０ｂのＬＳＩ３０−１１へデー
タ送信を行う場合を例にとり説明する。
作用を、サブネットワーク１０ａのＬＳＩ３０−８から
他のサブネットワーク１０ｂのＬＳＩ３０−１１へデー
タ送信を行う場合を例にとり説明する。
【００３７】この場合には、まずＬＳＩ３０−８の内蔵
メモリ４０に記憶されたデータは、通信インタフェース
３４により下位ネットワーク用通信路１８ａを介しＬＳ
Ｉ３０−４の内蔵メモリ４０に送られ、書き込まれる。
メモリ４０に記憶されたデータは、通信インタフェース
３４により下位ネットワーク用通信路１８ａを介しＬＳ
Ｉ３０−４の内蔵メモリ４０に送られ、書き込まれる。
【００３８】次に、このＬＳＩ３０−４の内蔵メモリ４
０に書き込まれたデータは、ＬＳＩ３０−１のマイクロ
コンピュータ３２から外部アドレス端子３６ｂ，外部デ
ータ端子３８ｂを介し直接アクセスされ、このＬＳＩ３
０−１の内蔵メモリ４０内に書き込まれる。
０に書き込まれたデータは、ＬＳＩ３０−１のマイクロ
コンピュータ３２から外部アドレス端子３６ｂ，外部デ
ータ端子３８ｂを介し直接アクセスされ、このＬＳＩ３
０−１の内蔵メモリ４０内に書き込まれる。
【００３９】次に、このＬＳＩ３０−１の通信インタフ
ェース３４は、上位ネットワーク用通信路２８を介し内
蔵メモリ４０に記憶されたデータをＬＳＩ３０−３へ向
け送信し、このＬＳＩ３０−３の内蔵メモリ４０内へ書
き込む。
ェース３４は、上位ネットワーク用通信路２８を介し内
蔵メモリ４０に記憶されたデータをＬＳＩ３０−３へ向
け送信し、このＬＳＩ３０−３の内蔵メモリ４０内へ書
き込む。
【００４０】このようにしてＬＳＩ３０−３の内蔵メモ
リ４０に記憶されたデータは、マイクロコンピュータ３
２により読み出され、外部アドレス端子３６ａ，３８ａ
を介しＬＳＩ３０−５の内蔵メモリ４０内に書き込まれ
る。
リ４０に記憶されたデータは、マイクロコンピュータ３
２により読み出され、外部アドレス端子３６ａ，３８ａ
を介しＬＳＩ３０−５の内蔵メモリ４０内に書き込まれ
る。
【００４１】次に、ＬＳＩ３０−５の通信インタフェー
ス３４は、内蔵メモリ４０内に書き込まれたデータを下
位ネットワーク用通信路１８ｂを介しＬＳＩ３０−１１
の内蔵メモリ４０へ向け転送し、これによりＬＳＩ３０
−８から送信されたデータはＬＳＩ３０−１１の内蔵メ
モリ４０に書き込まれ通信が完了することになる。そし
て、ＬＳＩ３０−１１のマイクロコンピュータ３２は、
このようにして内蔵メモリ４０に書き込まれた受信デー
タを読み出し、各種の制御演算を行うことができる。
ス３４は、内蔵メモリ４０内に書き込まれたデータを下
位ネットワーク用通信路１８ｂを介しＬＳＩ３０−１１
の内蔵メモリ４０へ向け転送し、これによりＬＳＩ３０
−８から送信されたデータはＬＳＩ３０−１１の内蔵メ
モリ４０に書き込まれ通信が完了することになる。そし
て、ＬＳＩ３０−１１のマイクロコンピュータ３２は、
このようにして内蔵メモリ４０に書き込まれた受信デー
タを読み出し、各種の制御演算を行うことができる。
【００４２】このように、本実施例によれば、図１に示
すように構築された共通のＬＳＩを各ネットワークを構
築するＬＳＩとして用いることもでき、さらにゲートウ
エイを構成するＬＳＩとしても用いることができる。
すように構築された共通のＬＳＩを各ネットワークを構
築するＬＳＩとして用いることもでき、さらにゲートウ
エイを構成するＬＳＩとしても用いることができる。
【００４３】特に、本考案によれば、従来のように２個
のインタフェースをＬＳＩに内蔵することなく、１個の
インタフェースを内蔵させたＬＳＩ３０を用いゲートウ
エイを構築することができるため、ＬＳＩ３０のコスト
ダウンを図り、ネットワーク全体を安価に構築すること
が可能となる。
のインタフェースをＬＳＩに内蔵することなく、１個の
インタフェースを内蔵させたＬＳＩ３０を用いゲートウ
エイを構築することができるため、ＬＳＩ３０のコスト
ダウンを図り、ネットワーク全体を安価に構築すること
が可能となる。
【００４４】第２実施例 図３には、本考案にかかる通信機能内蔵型ＬＳＩの好適
な第２実施例が示されている。
な第２実施例が示されている。
【００４５】本実施例のＬＳＩ３０の特徴は、内蔵メモ
リ４０を、通信インタフェース３４とは別の回路として
形成したことにある。
リ４０を、通信インタフェース３４とは別の回路として
形成したことにある。
【００４６】すなわち、実施例の通信インタフェース３
４は、通信制御回路４２と、通信データバッファ４６と
を含み、内蔵メモリ４０に記憶されたデータが、一旦通
信データバッファ４６内に取り込まれた後、通信制御回
路４２の制御に基づき、通信路１８へ向け送り出され送
信が完了するよう構成されている。逆に、通信路１８を
介して受信されるデータは、一旦通信データバッファ４
６に取り込まれ、必要に応じて内蔵メモリ４０に書き込
まれるよう構成されている。
４は、通信制御回路４２と、通信データバッファ４６と
を含み、内蔵メモリ４０に記憶されたデータが、一旦通
信データバッファ４６内に取り込まれた後、通信制御回
路４２の制御に基づき、通信路１８へ向け送り出され送
信が完了するよう構成されている。逆に、通信路１８を
介して受信されるデータは、一旦通信データバッファ４
６に取り込まれ、必要に応じて内蔵メモリ４０に書き込
まれるよう構成されている。
【００４７】また、前記内蔵メモリ４０はデュアルポー
トＲＡＭを用いて形成され、図１に示す実施例とは異な
り、マルチプレクサを用いなくともマイクロコンピュー
タ３２と、外部アドレス端子３６ｂ及び外部データ端子
３８ｂの双方から選択的にアクセスされるよう構成され
ている。
トＲＡＭを用いて形成され、図１に示す実施例とは異な
り、マルチプレクサを用いなくともマイクロコンピュー
タ３２と、外部アドレス端子３６ｂ及び外部データ端子
３８ｂの双方から選択的にアクセスされるよう構成され
ている。
【００４８】従って、本実施例のＬＳＩ３０を用いて
も、前記実施例と同様階層構造のネットワークを容易に
構築することができる。
も、前記実施例と同様階層構造のネットワークを容易に
構築することができる。
【００４９】第３実施例 本考案の通信機能内蔵型ＬＳＩ３０は、その内蔵メモリ
４０が他の２つ以上のＬＳＩのマイクロコンピュータか
ら直接データアクセスできる構造とすることにより、通
信インタフェース３４の通信機能を使用しなくても、図
４，図５のようなＬＳＩ間通信ネットワークを構築する
こともできる。
４０が他の２つ以上のＬＳＩのマイクロコンピュータか
ら直接データアクセスできる構造とすることにより、通
信インタフェース３４の通信機能を使用しなくても、図
４，図５のようなＬＳＩ間通信ネットワークを構築する
こともできる。
【００５０】例えば、図４（ｂ）に示すよう、各通信機
能内蔵型ＬＳＩ３０内に２個の内蔵メモリ４０−１，４
０−２を設け、各内蔵メモリ４０−１，４０−２にそれ
ぞれ外部アドレス端子３６ｂ，３６ｃと、外部データ端
子３８ｂ，３８ｃを設けることにより、図４（ａ）に示
すようなネットワークを構成することができる。
能内蔵型ＬＳＩ３０内に２個の内蔵メモリ４０−１，４
０−２を設け、各内蔵メモリ４０−１，４０−２にそれ
ぞれ外部アドレス端子３６ｂ，３６ｃと、外部データ端
子３８ｂ，３８ｃを設けることにより、図４（ａ）に示
すようなネットワークを構成することができる。
【００５１】これにおいて、Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆ，
Ｇ，Ｈで示される〇印は、本実施例で用いられる通信機
能内蔵型ＬＳＩをそれぞれ表している。
Ｇ，Ｈで示される〇印は、本実施例で用いられる通信機
能内蔵型ＬＳＩをそれぞれ表している。
【００５２】ここで、Ｅ，Ｆ，Ｇ，Ｈの各ＬＳＩのマイ
クロコンピュータ３２は、（Ａ，Ｆ）（Ｂ，Ｇ）（Ｃ，
Ｈ）（Ｄ，Ｅ）の各ＬＳＩの内蔵メモリ４０とそれぞれ
接続されている。
クロコンピュータ３２は、（Ａ，Ｆ）（Ｂ，Ｇ）（Ｃ，
Ｈ）（Ｄ，Ｅ）の各ＬＳＩの内蔵メモリ４０とそれぞれ
接続されている。
【００５３】また、Ａ，Ｂ，Ｃ，Ｄの各ＬＳＩのマイク
ロコンピュータ３２は、同様に（Ｂ，Ｅ）（Ｃ，Ｆ）
（Ｄ，Ｇ）（Ａ，Ｈ）の各ＬＳＩの内蔵メモリ４０にそ
れぞれ接続されている。
ロコンピュータ３２は、同様に（Ｂ，Ｅ）（Ｃ，Ｆ）
（Ｄ，Ｇ）（Ａ，Ｈ）の各ＬＳＩの内蔵メモリ４０にそ
れぞれ接続されている。
【００５４】これにより、通信インタフェース３４を用
いることなく、各ＬＳＩＡ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆ，Ｇ，
Ｈ間で通信することが可能となる。
いることなく、各ＬＳＩＡ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆ，Ｇ，
Ｈ間で通信することが可能となる。
【００５５】ここで、隣接する各ＬＳＩ間では、相互に
データ通信が行えるラインと、一方の通信のみが行える
ラインとが形成される。
データ通信が行えるラインと、一方の通信のみが行える
ラインとが形成される。
【００５６】例えば、ＡとＥのＬＳＩは、一方のマイク
ロコンピュータ３２が他方のＬＳＩの内蔵メモリ４０に
相互に接続されるようになっているため、ＥのＬＳＩの
マイクロコンピュータ３２からＡのＬＳＩの内蔵メモリ
４０にデータアクセスができると共に、ＡのＬＳＩのマ
イクロコンピュータ３２からＥのＬＳＩの内蔵メモリ４
０に対してもデータアクセスができる。このように、双
方向の通信が行えることになる。
ロコンピュータ３２が他方のＬＳＩの内蔵メモリ４０に
相互に接続されるようになっているため、ＥのＬＳＩの
マイクロコンピュータ３２からＡのＬＳＩの内蔵メモリ
４０にデータアクセスができると共に、ＡのＬＳＩのマ
イクロコンピュータ３２からＥのＬＳＩの内蔵メモリ４
０に対してもデータアクセスができる。このように、双
方向の通信が行えることになる。
【００５７】これに対し、例えばＥとＨのＬＳＩ間で
は、ＨのＬＳＩのマイクロコンピュータ３２からＥのＬ
ＳＩに内蔵されたメモリ４０へデータアクセスはできる
が、逆はできず、一方向の通信のみが行えることにな
る。
は、ＨのＬＳＩのマイクロコンピュータ３２からＥのＬ
ＳＩに内蔵されたメモリ４０へデータアクセスはできる
が、逆はできず、一方向の通信のみが行えることにな
る。
【００５８】また、例えば各通信機能内蔵型ＬＳＩを、
例えば３個のデュアルポートＲＡＭを内蔵メモリ４０と
して有するよう形成する場合には、各ＬＳＩのマイクロ
コンピュータ３２を、他のＬＳＩの内蔵メモリに図５で
示すようにデータアクセスできるよう接続することによ
り、通信インタフェース３４を用いることなく膨大なネ
ットワークを構成することができる。
例えば３個のデュアルポートＲＡＭを内蔵メモリ４０と
して有するよう形成する場合には、各ＬＳＩのマイクロ
コンピュータ３２を、他のＬＳＩの内蔵メモリに図５で
示すようにデータアクセスできるよう接続することによ
り、通信インタフェース３４を用いることなく膨大なネ
ットワークを構成することができる。
【００５９】他の実施例 また、本考案は前記実施例に限定されることなく、本考
案の要旨の範囲内で各種の変形実施が可能である。
案の要旨の範囲内で各種の変形実施が可能である。
【００６０】例えば、前記各実施例では、本考案の通信
機能内蔵型ＬＳＩを用いて二層構造のネットワークを構
築する場合を例にとり説明したが、本考案はこれに限ら
ず、同様の手法を用いて三層構造以上のネットワークを
容易に構築することもできる。
機能内蔵型ＬＳＩを用いて二層構造のネットワークを構
築する場合を例にとり説明したが、本考案はこれに限ら
ず、同様の手法を用いて三層構造以上のネットワークを
容易に構築することもできる。
【００６１】また、前記各実施例では、マイクロコンピ
ュータ３２の外部アドレス端子３６ａ及び外部データ端
子３８ａと、内蔵メモリ４０の外部アドレス端子３６ｂ
及び外部データ端子３８ｂをそれぞれ別々に形成した場
合を例にとり説明したが、ＬＳＩの入出力ピン削減のた
め外部データ端子同士、外部アドレス端子同士を共用化
し、制御信号により、切り替えるよう構成してもよい。
ュータ３２の外部アドレス端子３６ａ及び外部データ端
子３８ａと、内蔵メモリ４０の外部アドレス端子３６ｂ
及び外部データ端子３８ｂをそれぞれ別々に形成した場
合を例にとり説明したが、ＬＳＩの入出力ピン削減のた
め外部データ端子同士、外部アドレス端子同士を共用化
し、制御信号により、切り替えるよう構成してもよい。
【図１】本考案にかかる通信機能内蔵型ＬＳＩの好適な
第１実施例のブロック回路図である。
第１実施例のブロック回路図である。
【図２】図１に示す通信機能内蔵型ＬＳＩを用いて構築
された階層構造ネットワークの説明図である。
された階層構造ネットワークの説明図である。
【図３】本考案にかかる通信機能内蔵型ＬＳＩの好適な
第２実施例の回路図である。
第２実施例の回路図である。
【図４】（ａ），（ｂ）は、第３実施例にかかる通信機
能内蔵型ＬＳＩを用いて構築されたＬＳＩ間の通信ネッ
トワークの一例およびこのネックトワークに使用される
ＬＳＩを示す説明図である。
能内蔵型ＬＳＩを用いて構築されたＬＳＩ間の通信ネッ
トワークの一例およびこのネックトワークに使用される
ＬＳＩを示す説明図である。
【図５】第３実施例にかかる通信機能内蔵型ＬＳＩを用
いて構築された通信ネットワークの他の一例を示す説明
図である。
いて構築された通信ネットワークの他の一例を示す説明
図である。
【図６】従来のゲートウエイを用いて構築された階層構
造ネットワークの説明図である。
造ネットワークの説明図である。
１０ａ，１０ｂ，１０ｃ サブネットワーク １１ 上位ネットワーク １８ａ，１８ｂ，１８ｃ 下位ネットワーク用通信路 ２８ 上位ネットワーク用通信路 ３０ 通信機能内蔵型ＬＳＩ ３２ マイクロコンピュータ ３４ 通信インタフェース ３６ａ，３６ｂ 外部アドレス端子 ３８ａ，３８ｂ 外部データ端子 ４０ 内蔵メモリ
Claims (1)
- 【請求項１】 内蔵メモリと、この内蔵メモリにアクセ
スし演算制御動作を行う演算制御部と、前記内蔵メモリ
内のデータを通信路に向け送信するとともに、受信デー
タの内蔵メモリへの書込みを行う通信インタフェース
と、を含む通信機能内蔵型ＬＳＩにおいて、前記演算制
御部用の外部アドレス端子及び外部データ端子と、前記
内蔵メモリ用の外部アドレス端子及び外部データ端子
と、を含み、前記演算制御部は、前記演算制御部用の外
部アドレス端子及び外部データ端子を介し他の通信機能
内蔵型ＬＳＩの内蔵メモリ用の外部アドレス端子及び外
部データ端子と接続され、他の通信機能内蔵型ＬＳＩの
内蔵メモリへアクセスすることにより、ネットワーク用
通信路を介さずに当該他の通信機能内蔵型ＬＳＩとの間
で直接データの送信、受信を行うよう形成されたことを
特徴とする通信機能内蔵型ＬＳＩ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990405387U JPH0746992Y2 (ja) | 1990-12-28 | 1990-12-28 | 通信機能内蔵型ｌｓｉ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990405387U JPH0746992Y2 (ja) | 1990-12-28 | 1990-12-28 | 通信機能内蔵型ｌｓｉ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0492842U JPH0492842U (ja) | 1992-08-12 |
| JPH0746992Y2 true JPH0746992Y2 (ja) | 1995-10-25 |
Family
ID=31882817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1990405387U Expired - Lifetime JPH0746992Y2 (ja) | 1990-12-28 | 1990-12-28 | 通信機能内蔵型ｌｓｉ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0746992Y2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6936833B2 (en) | 2000-08-28 | 2005-08-30 | Nec Electronics Corporation | Semiconductor device package having a switcher connecting plural processing elements |
-
1990
- 1990-12-28 JP JP1990405387U patent/JPH0746992Y2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6936833B2 (en) | 2000-08-28 | 2005-08-30 | Nec Electronics Corporation | Semiconductor device package having a switcher connecting plural processing elements |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0492842U (ja) | 1992-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004529581A5 (ja) | ||
| CN101739241A (zh) | 一种片上多核dsp簇和应用扩展方法 | |
| JPH04294441A (ja) | マイクロプロセッサを備えた処理装置間のインターフェイス用回路装置 | |
| CN103365795A (zh) | 分布式重排序缓冲器 | |
| US5155807A (en) | Multi-processor communications channel utilizing random access/sequential access memories | |
| JPH01320564A (ja) | 並列処理装置 | |
| CA2234635C (en) | Method and device for exchanging data | |
| CN219574799U (zh) | 一种基于amba总线的多总线桥接器及其片上系统 | |
| JPH11163970A (ja) | 装置内基盤制御システム | |
| US6256696B1 (en) | Information processing system comprising at least two processors | |
| CN101355523B (zh) | 一种数据传输控制方法与系统 | |
| CN115796248A (zh) | 一种基于分布式片上存储的多核张量处理器 | |
| JPS6024980B2 (ja) | マイクロコンピユ−タ | |
| JPH0471060A (ja) | 半導体集積回路 | |
| JPH01291343A (ja) | メモリ管理装置 | |
| JPS6132162A (ja) | 情報転送の競合防止回路 | |
| JPH07271654A (ja) | コントローラ | |
| KR0145541B1 (ko) | 디지탈 이동통신 교환기에서 대 용량 프로세서간 통신보드의 예비용 노드 이용방법 | |
| JPH04258886A (ja) | メモリ回路 | |
| JPS6029139B2 (ja) | 処理装置間結合方式 | |
| EP1459191B1 (en) | Communication bus system | |
| JP3548948B2 (ja) | クロスバスイッチ | |
| JPS6051145B2 (ja) | コンピユ−タ接続方式 | |
| JPH07175768A (ja) | デュアルｃｐｕシステム | |
| JP3157876B2 (ja) | 遠隔監視制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960416 |