JPH0748311B2 - コード符号記憶方法 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 この発明は集積回路への書き込み技術、特に電子錠に使
用される電子部品にコード符号を記憶させる方法に関連
する。

従来の技術 機械的構造を備えたシリンダ錠は従来より使用されてき
たが、近年では種々の形式の電子錠が開発されている。
例えば、複数のスイッチを所定の順序で操作したときに
解錠するキーレスエントリ装置、単一のスイッチを長時
間又は短時間交互に操作することにより解錠する電子
錠、所定のコード信号を含む赤外線又は電波を受信した
ときに解錠する遠隔操作式電子錠が開発されている。こ
れらの電子錠では、電子回路内にコード符号が記憶さ
れ、記憶されたコード符号と入力又は受信した信号に含
まれるコード符号とが一致したときに解錠信号が発生す
る。

コード信号が記憶された記憶素子は通常PROM（プログラ
マブルリードオンメモリ）が使用されている。この記憶
素子はテーピングされたICチップを個々に分離した後、
メモリ書込装置に装着される。書込工程が終了した後、
個々のICチップ内に記憶されたコード符号を厳重に管理
しながら、再びテーピングを行い、電子錠又は遠隔操作
信号発生機用基板に実装される。この基板はソルダリン
グ工程を経てコード符号を記憶した電子部品として使用
される。

発明が解決しようとする課題 ところで、従来のコード符号書込方法では、テーピング
したICチップを個々に分離しかつメモリ書込装置に装着
した後、ICチップに書き込みを行い、再びテーピングし
て基板に実装しなければならないため、種々の問題が発
生している。即ち、ICチップを個別にメモリ書込装置に
装着しかつ除去する工程に長時間を必要とする。また、
ICチップにテーピングを行う際又はテーピング除去する
際に、ICチップのリードが変形して基板に実装できない
場合がある。更に、ICチップの個々に異なるコード符号
を記憶させた後、各ICチップを基板に実装しなければな
らず、電子キーコードの管理が極めて煩瑣である。現実
に、電子錠のキーコードの種類は100万通り以上である
から、多くの異なるコードを与える場合には一層管理が
困難となる。他面、コード符号を書き込んだ後にICチッ
プに電磁気的影響が与えられ、基板に実装した後に回路
が誤動作を発生する場合もある。このような問題を回避
するために、各製造工程を通じて全数の製品特性試験を
行わなければならない。

そこで、この発明は上記の欠点を解消してコード符号の
書き込み、コード符号の管理及び品質管理の容易なコー
ド符号記憶方法を提供することを目的とする。

課題を解決するための手段 この発明によるコード符号記憶方法は、コード符号を記
憶可能な記憶回路と、この記憶回路に電気的に接続され
かつこの記憶回路に記憶されるコード符号を読み出す回
路が形成された読出制御回路と、読出制御回路にリセッ
ト信号を付与するリセット回路と、記憶回路、読出制御
回路及びリセット回路に接続された複数の端子とが設け
られた基板を準備する過程と、コード符号を書き込むメ
モリ書込装置の対応する端子に前記基板の端子を接続す
る過程と、基板の端子の１つからリセット回路を介して
読出制御回路にリセット信号を付与して、読出制御回路
をスタンバイ状態に保持する過程と、読出制御回路に接
続された記憶回路のリセット端子及びクロック端子に、
基板に形成された端子からハイレベルの電圧を印加した
状態で、記憶回路のリセット端子にリセット信号を付与
しかつクロック端子にクロック信号を付与すると共に、
書き込み用の端子から記憶回路の書き込みポートに信号
を付与して、記憶回路にコード符号を書き込む過程とを
含む。記憶回路はＰ−ROM（プログラマブル リード
オンリ メモリ）が使用され、読出制御回路はプログラ
ム制御されるワンチップマイクロコンピュータ又はディ
スクリート回路を使用することができる。

この発明の実施例では、書き込み時に、コード符号の桁
数を表示する桁数識別信号と、桁数識別信号に続く複数
のコード信号とを記憶回路に記憶させる過程を含む。書
き込み終了後に、端子を基板から切除する過程を含む。
基板に形成された端子から抵抗を介して記憶回路のリセ
ット端子及びクロック端子にハイレベルの電圧を印加し
た状態で書き込みを行う。

作用 この発明では、読出制御回路及びリセット回路と共に、
書き込み前の記憶回路が形成された基板の複数の端子に
直接メモリ書込装置を接続して書き込みを行うので、従
来のように、記憶回路にコード符号を記憶させた後、メ
モリ書込装置からの除去、再度テーピング、パッキング
等の工程を必要としない。

この場合に、記憶回路に記憶されるコード符号を読み出
す回路が読出制御回路に既に形成されており、記憶回路
のリセットポートとクロックポートに接続された読出制
御回路のポートがロウレベルとなる。記憶回路のリセッ
トポートとクロックポートに接続された読出制御回路の
ポートがロウレベルの場合、基板の端子からのリセット
信号とクロック信号を付与しても、記憶回路のリセット
ポートとクロックポートにおいてそれぞれリセット信号
及びクロック信号を受信できない。このため、基板の端
子からコンデンサを含むリセット回路を通じて読出制御
回路のポートにリセットパルスを与える。これにより、
読出制御回路のプログラム化された動作シーケンスが自
動的に開始された後、読出制御回路の動作が終了して、
スタンバイモードに切り替えらる。読出制御回路がスタ
ンバイモードになると、記憶回路のリセットポート及び
クロックポートに接続された読出制御回路のポートがハ
イレベルに保持される。

その後、読出制御回路に接続された記憶回路のリセット
ポート及びクロックポートに、基板に形成された端子か
ら抵抗を介してハイレベルの電圧を印加した状態で、記
憶回路のリセットポートにリセット信号を付与しかつク
ロックポートにクロック信号を付与すると共に、書き込
み用の端子から記憶回路の書き込みポートに信号を付与
して、記憶回路にコード符号を書き込む。

更に、本願では、コード符号の桁数を表示する桁数識別
信号と、桁数識別信号に続く複数のコード信号とを記憶
回路内に記憶します。記憶回路から出力された異なる桁
数識別信号及びコード信号を読出制御回路で読み取るこ
とにより、複数の桁数をコード符号として適宜選択でき
るので、全コード数を大幅に増大することが可能とな
り、この発明が適用されたコード符号記憶用電子部品を
電子錠に使用したとき電子表示される鍵違いコード数を
従来より顕著に増加させることが可能となる。

書き込み終了後に、基板に実装された素子に外部から電
磁気的な悪影響が与えられることを防止するため又は基
板のより小型化を図るため、端子を切断して、基板から
切除することができる。

実 施 例 以下、赤外線式電子錠に使用する赤外線発光器に適用し
たこの発明によるコード符号記憶方法の実施例を第１図
及び第２図について説明する。

第１図に示すように、コード符号記憶用電子部品10は、
基板11と、基板11に固定されかつコード符号を記憶可能
な記憶回路12と、基板11に固定されかつ記憶回路12に記
憶されるコード符号を読み出す回路が形成された読出制
御回路13と、記憶回路12及び読出制御回路13に接続され
かつ基板11に固着された複数の端子14とを備えている。

例えばセイコー電子工業株式会社製製品番号「Ｓ−2100
R」として市販されている64ビットCMOSワンチップICの
Ｐ−ROM（プログラマブル リード オンリ メモリ）
を記憶回路12として使用できる。ポートP1〜P10を備え
た読出制御回路13はプログラム制御されるワンチップマ
イクロコンピュータ又はディスクリート回路により構成
される。ポートP1〜P8を備えた記憶回路12のポートP1は
記憶回路12内のデータを送出するため読出制御回路13の
ポートP1及び端子14aに接続されている。記憶回路12の
ポートP2は記憶回路12内のアドレスカウンタを初期状態
に戻すための信号を付与するリセット端子を構成し、読
出制御回路13のポートP2及び端子14fに接続される。ま
た、記憶回路12のポートP2は抵抗20を介して端子14bに
接続される。記憶回路12のポートP3はクロック信号を送
出するため読出制御回路13のポートP3に接続される。ま
た、読出制御回路13のポートP3は抵抗21を介して端子14
bに接続され、また端子14gに接続される。記憶回路12の
ポートP5、P6、P7及びP8はそれぞれ端子14b、14c、14d
及び14eに接続される。端子14dと14eは抵抗22を介して
接続され、端子14eは接地される。端子14cは記憶回路12
の書き込みポートP6に接続された書き込み用の端子であ
る。

読出制御回路13のポートP4はダイオード24を介して電源
23の正側端子に接続され、読出制御回路13のポートP6は
電源23の負側端子に接続されている。ダイオード24と読
出制御回路13のポートP4との接続部とグランドとの間に
はコンデンサ29が接続されている。電源23は電池であ
り、正側端子と負側端子との間に平滑用のコンデンサ25
が接続されている。また、ダイオード24のアノード側に
はコンデンサ25と並列に開閉スイッチ26、ダイオード27
及び抵抗28が接続されている。

ダイオード27のカソードと抵抗28との接続点と読出制御
回路13のポートP5との間にはリセット回路30が接続され
ている。リセット回路30はダイオード27のカソードと抵
抗28との接続点と読出制御回路13のポートP5との間に接
続されたコンデンサ31と、コンデンサ31と読出制御回路
13のポートP5との間に並列に接続された抵抗32及び定電
圧ダイオード33とを備えている。リセット回路30によっ
てパルスが読出制御回路13のポートP5に付与されると、
読出制御回路13はリセットされる。

読出制御回路13のポートP7には読出制御回路13の動作状
態を操作者に知らせるインジケータとしての発光ダイオ
ード34のカソードが接続される。発光ダイオード34のア
ノードは抵抗35を介して開閉スイッチ26とダイオード27
との間に接続される。

読出制御回路13のポートP8には抵抗36を介してトランジ
スタ37のベースに接続される。トランジスタ37のエミッ
タは開閉スイッチ26とダイオード27との間に接続され、
コレクタは赤外線発光用のダイオード38のアノードに接
続される。ダイオード38のカソードは抵抗39を介して接
地される。読出制御回路13のポートP9及びP10にはクロ
ック用の抵抗40が接続される。

読出制御回路13には記憶回路12から出力される異なる桁
数識別信号及びコード信号を読み取るため所定の動作シ
ーケンスを行う回路が形成されている。しかし、記憶回
路12内にコード符号は全く記憶されていない。

次に、基板11の端子14を図示しないメモリ書込装置の対
応する端子に接続する。記憶回路12にはコード符号が記
憶されていないので、使用する素子及び回路の接続に異
常がなければ、この段階でメモリ書込装置により接続状
態の回路テストを行うと、記憶回路12の出力として全て
Ｆコードが表示される。このため、基板11に記憶回路12
を実装した状態においてコード符号を記憶させることが
可能となる。また、基板11に実装された各素子及び回路
接続の特性試験も容易に行うことが可能であり、品質検
査も極めて容易である。

基板11を準備した後、基板11の端子14をメモリ書込装置
の対応する端子に接続して、メモリ書込装置により記憶
回路12にコード符号を書き込む。次に、コード符号を記
憶回路12に書き込む方法について説明する。

最初に端子14bと14hに5Vの電圧を印加する。これによ
り、端子14bからコンデンサ31を含むリセット回路30を
通じて読出制御回路13のポートP5にリセットパルスが与
えられる。これにより、読出制御回路13のプログラム化
された動作シーケンスが自動的に開始され、約10ミリ秒
後に終了して読出制御回路13がスタンバイモードに切り
替えられる。読出制御回路13がスタンバイモードになる
と、読出制御回路13のポートP2とP3がハイレベルに保持
される。読出制御回路13のポートP2とP3をハイレベルに
保持するのは、ポートP2とP3がロウレベルの場合には記
憶回路12のポートP2とP3に書き込み用の信号を付与でき
ないからである。

読出制御回路13のプログラム化された動作シーケンスは
約10ミリ秒後に終了するが、時間的な余裕をみて、15ミ
リ秒経過後に記憶回路12のチェックを行う。記憶回路12
は多数の電子回路で構成されたヒューズを備えたＰ−RO
Mで構成することができる。記憶回路12のチップイネー
ブル（C/E）端子となるポートP7及びポートP8を0.1V以
下の電圧が印加されるように接地し、ポートP5に5Vの電
圧を印加した状態において、ポートP3にクロック信号、
ポートP2にリセット信号を付与し、ポートP1から得られ
る信号を端子14aから取り出す。このとき、記憶回路12
の全てのアドレスからＦ信号が得られれば、記憶回路12
が異常ないものとしてコード符号の書き込みを行うこと
ができる。記憶回路12の全てのアドレスからＦ信号が得
られないとき、記憶回路12に異常があるものとして書き
込みを行わない。

記憶回路12に書き込みを行うときは、ポートP7に約21V
の電圧を印加した状態で、ポートP2のP3にリセット信号
又はクロック信号を与えると共に、ポートP6にプログラ
ム化された信号を付与して記憶回路12内のヒューズを選
択的に処理する。記憶回路12はコード符号の桁数を表示
する桁数識別信号と、桁数識別信号に続く複数のコード
信号とを記憶する。桁数識別信号は例えば５桁、７桁及
び８桁のコード信号を表示する。第２図に示すように、
５桁の桁数識別信号は4.2ミリ秒の時間幅を持つハイレ
ベルのリーダパルスに続く９ミリ秒の時間幅を持つロウ
レベルの信号である。桁数識別信号の後に５桁のコード
信号が続き、最後にハイレベルのエンドパルスで終了す
る。

７桁の桁数識別信号は10ミリ秒の時間幅を持つハイレベ
ルのリーダパルスに続く４ミリ秒の時間幅を持つロウレ
ベルの信号である。桁数識別信号の後に７桁のコード信
号が続き、最後にハイレベルのエンドパルスで終了す
る。図示を省略するが、８桁の桁数識別信号は10ミリ秒
の時間幅を持つハイレベルのトリガパルス、50ミリ秒の
時間幅を持つロウレベルのパルス、10ミリ秒の時間幅を
持つハイレベルのリーダパルス及びこれに続く４ミリ秒
の時間幅を持つロウレベルの信号である。桁数識別信号
の後に８桁のコード信号が続き、最後にハイレベルのエ
ンドパルスで終了する。

書き込みが終了した後、ポートP7に加える電圧をロウレ
ベルに切り替えて接地レベルにプルダウンする。この状
態で、ポートP2とP3にリセット信号又はクロック信号を
与えて、ポートP1から書き込まれたデータを読み出す。
読み出されたデータが正しいときは、メモリ書込装置に
より書き込み終了が表示されるから、基板11を組立工程
に搬送する。読み出されたデータが誤って表示されてい
るときは、メモリ書込装置によりエラーが表示される。
いずれにしても、その後、端子14bと14hに印加した5Vの
電圧を除去して、書き込み工程を終了する。記憶回路12
にコード符号を書き込んだ基板11をメモリ書込装置から
取外す。書き込み終了後に、基板11に実装された素子に
外部から電磁気的な悪影響が与えられることを防止する
ため又は基板11のより小型化を図るため、端子14を切断
して、基板11から切除してもよい。

本実施例では、前記のように、記憶回路12を構成する素
子にコード符号を記憶させた後、再度テーピング、パッ
キング等の工程を必要としない特徴がある。

記憶回路12にコード符号が記憶された基板11に装着され
た読出制御回路13は、ポートP2及びP3からリセット信号
及びクロック信号を記憶回路12のポートP2とP3に送出す
る。これにより記憶回路12のポートP1から出力される桁
数識別信号及びコード信号を含むデータを一時的に記憶
する。次に、読出制御回路13は記憶したデータから桁数
を判断する。桁数は５、７、８又はＦコードである。桁
数が５、７又は８桁のとき、読出制御回路13は前記コー
ド符号に基づいてポートP8からパルス出力を発生して、
トランジスタ37をオン・オフ動作させる。これにより、
ダイオード38から赤外線信号を発生させる。読出制御回
路13はダイオード38からの赤外線信号の終了時にポート
P7から一定時間ロウレベルの出力を発生して、発光ダイ
オード34を一定時間点灯する。従って、操作者はダイオ
ード38から不可視光線の赤外線が発射されたことを認識
することができる。ダイオード38から発射されたコード
符号を含む赤外線は図示しない赤外線受光装置で受信さ
れる。赤外線受光装置ではメモリに内蔵されたコード符
号と受信したコード符号とを比較して一致したときにロ
ック装置を作動する。

桁数がＦのとき、読出制御回路13は１ミリ秒間隔で複数
回オン・オフする出力をポートP7から出力する。

本実施例では、前述のように、記憶回路12から出力され
た異なる桁数識別信号及びコード信号を読出制御回路13
で読み取ることにより、複数の桁数をコード符号として
適宜選択できるので、全コード数を大幅に増大すること
が可能となり、コード符号記憶用電子部品10を電子錠に
使用したとき、電子表示される鍵違いコード数を従来よ
り顕著に増加させることが可能となる。即ち、記憶回路
12に異なる桁数で異なるコード符号が記憶されても、プ
ログラム制御された動作シーケンスを行う１種類の読出
制御回路13で全ての記憶回路12のコード符号を処理する
ことが可能である。

この発明の実施態様は前述の実施例に限定されずに変更
することが可能である。

例えば、前記の例では、赤外線式電子錠に使用する赤外
線発光器にこの発明を適用する例を示したが、赤外線受
光装置にも同一のコード符号記憶用電子部品が必要であ
るから、前述と同様の方法でコード符号を記憶させるこ
とが可能である。また、赤外線を使用するロック装置に
限定されず、他の遠隔操作装置若しくは電波等の電磁波
を使用する遠隔操作装置又はキーレスエントリ装置等の
電子的符号コードが必要な回路にこの発明を適用するこ
とができる。

発明の効果 上述のように、この発明のコード符号記憶方法によれ
ば、下記の利点が得られる。

従来のように、記憶回路を構成する素子にコード符
号を記憶させた後、再度テーピング、パッキング等の工
程を必要としない。このため、電子部品のリード等の変
形及び電磁気的損傷から電子部品を保護することができ
る。従って、製造時間を大幅に短縮すると共に、製造歩
留まりを向上することが可能となる。

基板に記憶回路を実装した状態においてコード符号
を記憶させることが可能となる。このため、書込み工程
において素子の取扱いが容易となり、書込み工程を円滑
に行うことができる。

基板に実装された各素子及び回路接続の特性試験も
容易に行うことができ、電子部品の品質検査が極めて容
易である。従来では、書込み時、書込み後及び基板への
実装後に記憶回路の特性試験を複数回行ったが、１度に
特性試験を完了することが可能となる。

記憶回路から出力された異なる桁数識別信号及びコ
ード信号を読出制御回路で読み取ることにより、複数の
桁数をコード符号として適宜選択できる。従って、全コ
ード数を大幅に増大することが可能となり、コード符号
記憶用電子部品を電子錠に使用したとき電子表示される
鍵違いコード数を従来より顕著に増加させることが可能
となる。このため、盗難防止効果を一層向上することが
できる。

【図面の簡単な説明】

第１図はこの発明のコード符号記憶方法が適用されたコ
ード符号記憶用電子部品の回路図、第２図は記憶回路に
書込まれるコード符号を示すタイムチャートである。 10……コード符号記憶用電子部品、11……基板、12……
記憶回路、13……読出制御回路、14……端子、

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−236194（ＪＰ，Ａ) 実開 昭62−110800（ＪＰ，Ｕ) 実公 昭57−58640（ＪＰ，Ｙ１)

Claims (4)

【特許請求の範囲】
1. 【請求項１】コード符号を記憶可能な記憶回路と、この
   記憶回路に電気的に接続されかつこの記憶回路に記憶さ
   れるコード符号を読み出す回路が形成された読出制御回
   路と、読出制御回路にリセット信号を付与するリセット
   回路と、記憶回路、読出制御回路及びリセット回路に接
   続された複数の端子とが設けられた基板を準備する過程
   と、 コード符号を書き込むメモリ書込装置の対応する端子に
   前記基板の端子を接続する過程と、 基板の端子の１つからリセット回路を介して読出制御回
   路にリセット信号を付与して、読出制御回路をスタンバ
   イ状態に保持する過程と、 読出制御回路に接続された記憶回路のリセット端子及び
   クロック端子に、基板に形成された端子からハイレベル
   の電圧を印加した状態で、記憶回路のリセット端子にリ
   セット信号を付与しかつクロック端子にクロック信号を
   付与すると共に、書き込み用の端子から記憶回路の書き
   込みポートに信号を付与して、記憶回路にコード符号を
   書き込む過程と、 を含むことを特徴とするコード符号記憶方法。
2. 【請求項２】書き込み時に、コード符号の桁数を表示す
   る桁数識別信号と、桁数識別信号に続く複数のコード信
   号とを記憶回路に記憶させる過程を含む請求項（１）に
   記載のコード符号記憶方法。
3. 【請求項３】書き込み終了後に、端子を基板から切除す
   る過程を含む請求項（１）又は請求項（２）のいずれか
   １項に記載のコード符号記憶方法。
4. 【請求項４】基板に形成された端子から抵抗を介して記
   憶回路のリセット端子及びクロック端子にハイレベルの
   電圧を印加した状態で書き込みを行う請求項（１）〜請
   求項（３）のいずれか１項に記載のコード符号記憶方
   法。