JPH0748495B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0748495B2 JPH0748495B2 JP62184796A JP18479687A JPH0748495B2 JP H0748495 B2 JPH0748495 B2 JP H0748495B2 JP 62184796 A JP62184796 A JP 62184796A JP 18479687 A JP18479687 A JP 18479687A JP H0748495 B2 JPH0748495 B2 JP H0748495B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- titanium
- titanium silicide
- diffusion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
- H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
- H10D64/662—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures
- H10D64/663—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures the additional layers comprising a silicide layer contacting the layer of silicon, e.g. polycide gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/62—Electrodes ohmically coupled to a semiconductor
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に高い信頼性を有し、か
つ高い性能をもつ半導体装置の製造方法に関する。
つ高い性能をもつ半導体装置の製造方法に関する。
従来、チタンシリサイド膜が多結晶シリコン電極上部表
面又は多結晶シリコン配線上部表面又は拡散層表面又
は、シリコン酸化膜表面の一部に形成されている半導体
装置においては、形成されるチタンシリサイド膜はその
表面上部に形成される層間絶縁膜であるシリコン酸化膜
系の膜に直接、被覆されていた。
面又は多結晶シリコン配線上部表面又は拡散層表面又
は、シリコン酸化膜表面の一部に形成されている半導体
装置においては、形成されるチタンシリサイド膜はその
表面上部に形成される層間絶縁膜であるシリコン酸化膜
系の膜に直接、被覆されていた。
上述した従来技術においては、チタンシリサイド膜が化
学的気相成長法（CVD法）により形成されるシリコン酸
化膜系の絶縁膜、例えば、ボロンリンガラスに直接、被
覆されているために層間絶縁膜形成中に、または形成後
の熱処理により、チタンシリサイド膜とシリコン酸化膜
系の膜が反応して、チタンシリサイド膜の大部分は高抵
抗を有するチタンとシリコンと酸素との化合物に変化す
るという問題を有する。
学的気相成長法（CVD法）により形成されるシリコン酸
化膜系の絶縁膜、例えば、ボロンリンガラスに直接、被
覆されているために層間絶縁膜形成中に、または形成後
の熱処理により、チタンシリサイド膜とシリコン酸化膜
系の膜が反応して、チタンシリサイド膜の大部分は高抵
抗を有するチタンとシリコンと酸素との化合物に変化す
るという問題を有する。
また、チタンシリサイド膜を直接、被覆する層間絶縁膜
中のリン又はボロンが層間絶縁膜形成後の熱処理によっ
てチタンとシリコンと酸素との化合物、及びチタンシリ
サイド膜を通してポリシリ電極中又はポリシリ配線中又
は拡散層に拡散するため、拡散層特性及びコンタクト抵
抗等が変動し、半導体装置の特性が低下するという問題
も有している。
中のリン又はボロンが層間絶縁膜形成後の熱処理によっ
てチタンとシリコンと酸素との化合物、及びチタンシリ
サイド膜を通してポリシリ電極中又はポリシリ配線中又
は拡散層に拡散するため、拡散層特性及びコンタクト抵
抗等が変動し、半導体装置の特性が低下するという問題
も有している。
上述した従来のチタンシリサイド膜を有する半導体装置
に対し、本発明はチタンシリサイド膜を窒素中又は窒素
と水素の混合ガス又はアンモニアガス中で熱処理するこ
とによって形成された窒化チタンがチタンシリサイド膜
全体を被うという独創的内容を有する。
に対し、本発明はチタンシリサイド膜を窒素中又は窒素
と水素の混合ガス又はアンモニアガス中で熱処理するこ
とによって形成された窒化チタンがチタンシリサイド膜
全体を被うという独創的内容を有する。
本発明による半導体装置はポリシリ電極上部表面又はポ
リシリ配線上部表面又は拡散層表面又はシリコン酸化膜
表面の一部にチタンシリサイド膜が形成され、さらにこ
のシリサイド膜の表面全体に窒化チタン膜が形成されて
いる構造を有している。この半導体装置を実現する本発
明の製造方法は窒化チタン膜の形成においてチタンシリ
サイド膜を窒素又は窒素と水素の混合ガス又はアンモニ
アガス中で熱処理する工程を有している。
リシリ配線上部表面又は拡散層表面又はシリコン酸化膜
表面の一部にチタンシリサイド膜が形成され、さらにこ
のシリサイド膜の表面全体に窒化チタン膜が形成されて
いる構造を有している。この半導体装置を実現する本発
明の製造方法は窒化チタン膜の形成においてチタンシリ
サイド膜を窒素又は窒素と水素の混合ガス又はアンモニ
アガス中で熱処理する工程を有している。
本発明で用いる窒化チタン膜はチタンシリサイド膜を窒
素又は窒素と水素の混合ガス又は、アンモニアガス中
で、熱処理して、表面を窒化することによって、得てい
るために、緻密な膜である。また、この窒化チタン膜と
シリコン酸化膜系の膜との反応はチタンシリサイド膜と
シリコン酸化膜系の膜との反応に比べて、起こりにくい
ために、チタンシリサイドの表面にこの窒化チタン膜を
形成することにより、チタンシリサイド膜のチタンとシ
リコンと酸素との化合物への変化は起きず、さらにシリ
コン酸化膜系の膜中に含まれているリン又はボロンがチ
タンシリサイド膜の下地へ拡散することが抑制されるた
めに、拡散層特性の変動及びコンタクト抵抗の変動が起
こらない。その結果高い信頼性を有する半導体装置が得
られる。
素又は窒素と水素の混合ガス又は、アンモニアガス中
で、熱処理して、表面を窒化することによって、得てい
るために、緻密な膜である。また、この窒化チタン膜と
シリコン酸化膜系の膜との反応はチタンシリサイド膜と
シリコン酸化膜系の膜との反応に比べて、起こりにくい
ために、チタンシリサイドの表面にこの窒化チタン膜を
形成することにより、チタンシリサイド膜のチタンとシ
リコンと酸素との化合物への変化は起きず、さらにシリ
コン酸化膜系の膜中に含まれているリン又はボロンがチ
タンシリサイド膜の下地へ拡散することが抑制されるた
めに、拡散層特性の変動及びコンタクト抵抗の変動が起
こらない。その結果高い信頼性を有する半導体装置が得
られる。
また、この窒化チタン膜は100μΩ・cm〜200μΩ・cmと
いう低い比抵抗を有するために、チタンシリサイド膜の
表面に窒化チタン膜を形成しても、層抵抗の大幅な増加
はなく、この半導体装置を用いることにより、高い性能
のものが得られる。
いう低い比抵抗を有するために、チタンシリサイド膜の
表面に窒化チタン膜を形成しても、層抵抗の大幅な増加
はなく、この半導体装置を用いることにより、高い性能
のものが得られる。
第１図は本発明の第１の実施例により製造したMOSトラ
ンジスタの縦断面図である。11はＰ型Si基板、12は素子
分離用シリコン酸化膜、13はゲート酸化膜、14は多結晶
シリコン（ゲートポリシリ電極）、15はN-拡散層、16は
サイドウォールシリコン酸化膜、17はチタンシリサイド
膜、18は窒化チタン、19はN+拡散層、20はボロンリンガ
ラスからなる層間絶縁膜、21はアルミ配線である。
ンジスタの縦断面図である。11はＰ型Si基板、12は素子
分離用シリコン酸化膜、13はゲート酸化膜、14は多結晶
シリコン（ゲートポリシリ電極）、15はN-拡散層、16は
サイドウォールシリコン酸化膜、17はチタンシリサイド
膜、18は窒化チタン、19はN+拡散層、20はボロンリンガ
ラスからなる層間絶縁膜、21はアルミ配線である。
このように構成された半導体装置においては、N+拡散層
15及び多結晶シリコン（ゲートポリシリ電極）、14表面
にチタンシリサイド膜17その上に窒化チタン膜18が形成
されているために、層間絶縁膜20のボロンリンガラスと
チタンシリサイド膜17とは反応せず、また、ボロンリン
ガラス層間絶縁膜20から多結晶シリコン膜14及びN+拡散
層15へボロン又はリンは拡散せず、信頼性の高いものと
なる。
15及び多結晶シリコン（ゲートポリシリ電極）、14表面
にチタンシリサイド膜17その上に窒化チタン膜18が形成
されているために、層間絶縁膜20のボロンリンガラスと
チタンシリサイド膜17とは反応せず、また、ボロンリン
ガラス層間絶縁膜20から多結晶シリコン膜14及びN+拡散
層15へボロン又はリンは拡散せず、信頼性の高いものと
なる。
次に本発明の半導体装置第１の実施例の製造方法につい
て説明する。
て説明する。
第２図（ａ）〜（ｃ）は本発明の第１の実施例による半
導体装置の製造方法を説明するための工程図である。
導体装置の製造方法を説明するための工程図である。
まず第２図（ａ）に示すように、選択酸化法等により素
子分離用酸化膜12がＰ型Si基板11上に形成され、素子分
離用酸化膜12以外の活性領域にゲート酸化膜13を200Å
の膜厚に形成し、その上にゲート電極として、多結晶シ
リコン膜14が4000Åの膜厚にCVD法により形成される。
この多結晶シリコン14中にリン（Ｐ）が熱拡散によりド
ープされ20Ω／口の抵抗値に設定された後、リアクティ
ブイオンエッチング法等の方法によりパターニングされ
てゲート電極が形成される。次に、多結晶シリコン14を
マスクとする自己整合法により、ＰイオンをＰ型Si基板
11に注入し、900℃の熱処理を加えてN-拡散層が形成さ
れる。この後、CVD法によりシリコン酸化膜が2000Åの
膜厚に形成され、リアクティブイオンエッチング法等の
方法によりエッチバックが行なわれ、サイドウォールシ
リコン酸化膜16が形成される。次に第２図（ｂ）に示す
ように、チタン（Ti）膜がスパッタ法等により素子分離
用シリコン酸化膜14表面、N-拡散層15表面サイドウォー
ルシリコン酸化膜16表面、多結晶シリコン14表面を被覆
するように形成された後、電気炉又はランプアニール装
置を用いて、窒素雰囲気中で600℃の温度でアニールを
行ない、アンモニア水と過酸化水素水の混合液により処
理されて、N-拡散層15、及び多結晶シリコン14表面上に
のみチタンシリサイド膜17が形成される。
子分離用酸化膜12がＰ型Si基板11上に形成され、素子分
離用酸化膜12以外の活性領域にゲート酸化膜13を200Å
の膜厚に形成し、その上にゲート電極として、多結晶シ
リコン膜14が4000Åの膜厚にCVD法により形成される。
この多結晶シリコン14中にリン（Ｐ）が熱拡散によりド
ープされ20Ω／口の抵抗値に設定された後、リアクティ
ブイオンエッチング法等の方法によりパターニングされ
てゲート電極が形成される。次に、多結晶シリコン14を
マスクとする自己整合法により、ＰイオンをＰ型Si基板
11に注入し、900℃の熱処理を加えてN-拡散層が形成さ
れる。この後、CVD法によりシリコン酸化膜が2000Åの
膜厚に形成され、リアクティブイオンエッチング法等の
方法によりエッチバックが行なわれ、サイドウォールシ
リコン酸化膜16が形成される。次に第２図（ｂ）に示す
ように、チタン（Ti）膜がスパッタ法等により素子分離
用シリコン酸化膜14表面、N-拡散層15表面サイドウォー
ルシリコン酸化膜16表面、多結晶シリコン14表面を被覆
するように形成された後、電気炉又はランプアニール装
置を用いて、窒素雰囲気中で600℃の温度でアニールを
行ない、アンモニア水と過酸化水素水の混合液により処
理されて、N-拡散層15、及び多結晶シリコン14表面上に
のみチタンシリサイド膜17が形成される。
次に第２図（ｃ）に示すように電気炉又はランプアニー
ル装置を用いて窒素中又は窒素と水素の混合ガス中又は
アンモニアガス中で850℃から950℃の温度でアニールす
ることにより、チタンシリサイド膜17を窒化し、膜表面
に窒化チタン膜18が形成される。次に、ボロンリンガラ
スからなる層間絶縁膜20が堆積され、その後、リアクテ
ィブエッチング法により層間絶縁膜20にコンタクトホー
ルがあけられる。その後、スパッタ法によりアルミを堆
積し、パターニングを行ない、アルミ配線21が形成され
て第１図に示す半導体装置が得られる。
ル装置を用いて窒素中又は窒素と水素の混合ガス中又は
アンモニアガス中で850℃から950℃の温度でアニールす
ることにより、チタンシリサイド膜17を窒化し、膜表面
に窒化チタン膜18が形成される。次に、ボロンリンガラ
スからなる層間絶縁膜20が堆積され、その後、リアクテ
ィブエッチング法により層間絶縁膜20にコンタクトホー
ルがあけられる。その後、スパッタ法によりアルミを堆
積し、パターニングを行ない、アルミ配線21が形成され
て第１図に示す半導体装置が得られる。
第３図は本発明の第２の実施例により製造したTiシリサ
イド配線が用いられた半導体装置の縦断面図である。10
1はＰ型Si基板、102は素子分離用シリコン酸化膜、103
はＮウエル、104はゲート酸化膜、105は多結晶シリコン
（ゲートポリシリ電極）、106はP+拡散層、107はN+拡散
層、108はシリコン酸化膜からなる層間絶縁膜、109はチ
タンシリサイド膜、110は窒化チタン膜、111はボロンリ
ンガラスからなる層間絶縁膜、112はアルミ配線であ
る。
イド配線が用いられた半導体装置の縦断面図である。10
1はＰ型Si基板、102は素子分離用シリコン酸化膜、103
はＮウエル、104はゲート酸化膜、105は多結晶シリコン
（ゲートポリシリ電極）、106はP+拡散層、107はN+拡散
層、108はシリコン酸化膜からなる層間絶縁膜、109はチ
タンシリサイド膜、110は窒化チタン膜、111はボロンリ
ンガラスからなる層間絶縁膜、112はアルミ配線であ
る。
このように、構成された、半導体装置においては、チタ
ンシリサイド膜109上に窒化チタン膜110が形成されてい
るために、ボロンリンガラスからなる、層間絶縁膜111
からN+拡散層107、P+拡散層106へボロン又はリンは拡散
しない。したがって、この半導体装置の特性は変動せ
ず、信頼性の高いものとなる。
ンシリサイド膜109上に窒化チタン膜110が形成されてい
るために、ボロンリンガラスからなる、層間絶縁膜111
からN+拡散層107、P+拡散層106へボロン又はリンは拡散
しない。したがって、この半導体装置の特性は変動せ
ず、信頼性の高いものとなる。
次に本発明の半導体装置第２の実施例の製造方法につい
て説明する。
て説明する。
第４図（ａ）〜（ｃ）は本発明の第２の実施例による半
導体装置の製造方法を説明するための工程図である。
導体装置の製造方法を説明するための工程図である。
まず、第４図（ａ）に示すように、選択酸化法等により
素子分離用酸化膜102がＰ型Si基板101上に形成され、素
子分離用酸化膜102以外の活性領域にＮウエル103が形成
された後、ゲート酸化膜104を200Åの膜厚に形成し、そ
の上にゲート電極として、多結晶シリコン105が4000Å
の膜厚にCVD法により形成される。この多結晶シリコン1
05中にリン（Ｐ）が熱拡散によりドープされ20Ω／口の
抵抗値に設定された後、リアクティブイオンエッチング
法等の方法によりパターニングされて、ゲート電極が形
成される。次に、P+拡散層に対してはボロン（Ｂ）、N+
拡散層に対してはヒ素（As）がイオン注入された後、90
0℃の熱処理が加えられてP+拡散層106、N+拡散層107が
形成される。この後、シリコン酸化膜からなる層間絶縁
膜108がCVD法により堆積され、コンタクトホールが形成
される。次に、第４図（ｂ）に示すように、チタン（T
i）シリサイドがスパッタ法等の方法により2000Åの膜
厚に形成された後、リアクティブイオンエッチング法等
の方法により、チタンシリサイド膜109が形成される。
素子分離用酸化膜102がＰ型Si基板101上に形成され、素
子分離用酸化膜102以外の活性領域にＮウエル103が形成
された後、ゲート酸化膜104を200Åの膜厚に形成し、そ
の上にゲート電極として、多結晶シリコン105が4000Å
の膜厚にCVD法により形成される。この多結晶シリコン1
05中にリン（Ｐ）が熱拡散によりドープされ20Ω／口の
抵抗値に設定された後、リアクティブイオンエッチング
法等の方法によりパターニングされて、ゲート電極が形
成される。次に、P+拡散層に対してはボロン（Ｂ）、N+
拡散層に対してはヒ素（As）がイオン注入された後、90
0℃の熱処理が加えられてP+拡散層106、N+拡散層107が
形成される。この後、シリコン酸化膜からなる層間絶縁
膜108がCVD法により堆積され、コンタクトホールが形成
される。次に、第４図（ｂ）に示すように、チタン（T
i）シリサイドがスパッタ法等の方法により2000Åの膜
厚に形成された後、リアクティブイオンエッチング法等
の方法により、チタンシリサイド膜109が形成される。
次に電気炉又はランプアニール装置を用いて、窒素中、
又は窒素と水素の混合ガス中又はアンモニアガス中で85
0℃から950℃の温度でチタンシリサイド膜109をアニー
ルすることにより膜表面に窒化チタン膜110が形成され
る。
又は窒素と水素の混合ガス中又はアンモニアガス中で85
0℃から950℃の温度でチタンシリサイド膜109をアニー
ルすることにより膜表面に窒化チタン膜110が形成され
る。
次に第４図（ｃ）に示すように、ボロンリンガラスから
なる層間絶縁膜111がCVD法により堆積され、この層間絶
縁膜にコンタクトホール（図示せず）が形成される。こ
の後、スパッタ法によりアルミを堆積し、パターニング
を行ない、アルミ配線112が形成されて、第３図に示す
半導体装置が得られる。
なる層間絶縁膜111がCVD法により堆積され、この層間絶
縁膜にコンタクトホール（図示せず）が形成される。こ
の後、スパッタ法によりアルミを堆積し、パターニング
を行ない、アルミ配線112が形成されて、第３図に示す
半導体装置が得られる。
以上説明したように本発明は、ゲートポリシリ電極又は
ポリシリ配線又は拡散層表面又はシリコン酸化膜表面の
一部に形成されているチタンシリサイド膜表面にチタン
シリサイド膜の窒化反応により形成された窒化チタンが
形成されていることにより、このチタンシリサイド膜を
被覆するボロンリンガラスからなる層間絶縁膜をCVD法
により形成する時においても、チタンシリサイド膜は酸
化して、チタンとシリコンと酸素との化合物に変質せ
ず、また、層間絶縁膜中に含まれているボロン（Ｂ）、
リン（Ｐ）等の不純物がチタンシリサイド膜中に拡散し
て、下地のコンタクト、及び拡散層の特性を変えること
はない、すなわち、高い信頼性を有し、かつ、高い性能
をもつ半導体装置が製造できる効果がある。また、本発
明の製造方法は窒化チタン膜を作製する工程が簡単で、
かつ、質の良い膜が作れる特長がある。
ポリシリ配線又は拡散層表面又はシリコン酸化膜表面の
一部に形成されているチタンシリサイド膜表面にチタン
シリサイド膜の窒化反応により形成された窒化チタンが
形成されていることにより、このチタンシリサイド膜を
被覆するボロンリンガラスからなる層間絶縁膜をCVD法
により形成する時においても、チタンシリサイド膜は酸
化して、チタンとシリコンと酸素との化合物に変質せ
ず、また、層間絶縁膜中に含まれているボロン（Ｂ）、
リン（Ｐ）等の不純物がチタンシリサイド膜中に拡散し
て、下地のコンタクト、及び拡散層の特性を変えること
はない、すなわち、高い信頼性を有し、かつ、高い性能
をもつ半導体装置が製造できる効果がある。また、本発
明の製造方法は窒化チタン膜を作製する工程が簡単で、
かつ、質の良い膜が作れる特長がある。
第１図は本発明の第１の実施例による半導体装置の断面
図、第２図（ａ）〜（ｃ）は本発明の第１の実施例によ
る半導体装置の製造方法を説明するための工程図、第３
図は本発明の第２の実施例による半導体装置の断面図、
第４図（ａ）〜（ｃ）は本発明の第２の実施例による半
導体装置の製造方法を説明するための工程図である。 11…Ｐ型Si基板、12…素子分離用シリコン酸化膜、13…
ゲート酸化膜、14…多結晶シリコン、15…N-拡散層、16
…サイドウォールシリコン酸化膜、17…チタンシリサイ
ド膜、18…窒化チタン、19…N+拡散層、20…層間絶縁
膜、21…アルミ配線、101…Ｐ型Si基板、102…素子分離
用シリコン酸化膜、103…Ｎウエル、104…ゲート酸化
膜、105…多結晶シリコン、106…P+拡散層、107…N+拡
散層、108…シリコン酸化膜からなる層間絶縁膜、109…
チタンシリサイド膜、110…チタン、111…ボロンリンガ
ラスからなる層間絶縁膜、112…アルミ配線。
図、第２図（ａ）〜（ｃ）は本発明の第１の実施例によ
る半導体装置の製造方法を説明するための工程図、第３
図は本発明の第２の実施例による半導体装置の断面図、
第４図（ａ）〜（ｃ）は本発明の第２の実施例による半
導体装置の製造方法を説明するための工程図である。 11…Ｐ型Si基板、12…素子分離用シリコン酸化膜、13…
ゲート酸化膜、14…多結晶シリコン、15…N-拡散層、16
…サイドウォールシリコン酸化膜、17…チタンシリサイ
ド膜、18…窒化チタン、19…N+拡散層、20…層間絶縁
膜、21…アルミ配線、101…Ｐ型Si基板、102…素子分離
用シリコン酸化膜、103…Ｎウエル、104…ゲート酸化
膜、105…多結晶シリコン、106…P+拡散層、107…N+拡
散層、108…シリコン酸化膜からなる層間絶縁膜、109…
チタンシリサイド膜、110…チタン、111…ボロンリンガ
ラスからなる層間絶縁膜、112…アルミ配線。
Claims (1)
- 【請求項１】少なくとも不純物拡散層表面上または多結
晶シリコン層表面上に、チタンシリサイド膜を形成する
工程と、窒素元素を構成元素の１つとして含んでいる雰
囲気中で前記チタンシリサイド膜を熱処理して窒化反応
を有機せしめて前記チタンシリサイド膜表面に窒化チタ
ン膜を形成する工程とを少なくとも備えていることを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62184796A JPH0748495B2 (ja) | 1987-07-23 | 1987-07-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62184796A JPH0748495B2 (ja) | 1987-07-23 | 1987-07-23 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6428842A JPS6428842A (en) | 1989-01-31 |
| JPH0748495B2 true JPH0748495B2 (ja) | 1995-05-24 |
Family
ID=16159442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62184796A Expired - Lifetime JPH0748495B2 (ja) | 1987-07-23 | 1987-07-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0748495B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100365749B1 (ko) * | 1995-12-29 | 2003-03-03 | 주식회사 하이닉스반도체 | 반도체소자제조방법 |
| KR100238219B1 (ko) * | 1996-12-13 | 2000-01-15 | 윤종용 | 반도체장치의 게이트 패턴 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61137367A (ja) * | 1984-12-10 | 1986-06-25 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JPS6261345A (ja) * | 1985-09-11 | 1987-03-18 | Hitachi Ltd | 半導体装置の製造方法 |
| JPH0716000B2 (ja) * | 1985-10-25 | 1995-02-22 | 株式会社日立製作所 | 半導体集積回路装置の製造方法 |
| JPS6312152A (ja) * | 1986-07-02 | 1988-01-19 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPS6263448A (ja) * | 1986-09-29 | 1987-03-20 | Hitachi Ltd | 半導体素子における配線構造 |
-
1987
- 1987-07-23 JP JP62184796A patent/JPH0748495B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6428842A (en) | 1989-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5464783A (en) | Oxynitride-dioxide composite gate dielectric process for MOS manufacture | |
| US20040033678A1 (en) | Method and apparatus to prevent lateral oxidation in a transistor utilizing an ultra thin oxygen-diffusion barrier | |
| KR100192017B1 (ko) | 반도체 장치의 제조방법 | |
| US5194405A (en) | Method of manufacturing a semiconductor device having a silicide layer | |
| JPH0794731A (ja) | 半導体装置及びその製造方法 | |
| JP2740722B2 (ja) | 半導体装置及びその製造方法 | |
| JP2000260867A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3231645B2 (ja) | 半導体装置およびその製造方法 | |
| KR940011478B1 (ko) | 반도체 장치의 제조방법 | |
| JPH0748495B2 (ja) | 半導体装置の製造方法 | |
| JPH07245267A (ja) | 半導体装置の製造方法 | |
| JP2738402B2 (ja) | 半導体装置の製造方法 | |
| JP3211998B2 (ja) | 半導体装置製造方法 | |
| JPH04303944A (ja) | 半導体装置の製造方法 | |
| JP3095452B2 (ja) | 半導体素子の製造方法 | |
| JPH06196498A (ja) | 半導体装置およびその製造方法 | |
| JPH05190855A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH06163522A (ja) | 半導体装置の層間絶縁膜 | |
| JP2525186B2 (ja) | 半導体装置の製造方法 | |
| JPH0637108A (ja) | 半導体装置の製造方法 | |
| JPS61168266A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JP3030569B2 (ja) | 不揮発性半導体メモリの製造方法 | |
| JPH04336466A (ja) | 半導体装置の製造方法 | |
| JPH0644559B2 (ja) | 半導体集積回路の製造方法 | |
| JPH08306682A (ja) | 不純物オートドープの防止方法 |