JPH0748603B2 - 半導体移相器 - Google Patents
半導体移相器Info
- Publication number
- JPH0748603B2 JPH0748603B2 JP63135958A JP13595888A JPH0748603B2 JP H0748603 B2 JPH0748603 B2 JP H0748603B2 JP 63135958 A JP63135958 A JP 63135958A JP 13595888 A JP13595888 A JP 13595888A JP H0748603 B2 JPH0748603 B2 JP H0748603B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- line
- phase shifter
- switch
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、マイクロ波の伝搬径路を切り換えてマイク
ロ波の位相を変える半導体移相器に関するものである。
ロ波の位相を変える半導体移相器に関するものである。
マイクロ波ん伝搬径路を切り換えてマイクロ波の位相を
変える半導体移相器には種々のものがあるが、ここでは
シリコン、GaAsなどの半導体基板に構成した電解効果ト
ランジスタ（以下FETと称す）をスイッチとして用い、
同一の半導体基板に構成したマイクロストリップ線路の
径路を切り換えてマイクロ波の位相を変える半導体移相
器を例にとって説明する。
変える半導体移相器には種々のものがあるが、ここでは
シリコン、GaAsなどの半導体基板に構成した電解効果ト
ランジスタ（以下FETと称す）をスイッチとして用い、
同一の半導体基板に構成したマイクロストリップ線路の
径路を切り換えてマイクロ波の位相を変える半導体移相
器を例にとって説明する。
第６図に例えば1981年GaAsIC Symposiumpp37に開示され
た従来の半導体移相器の構造を示す。図において、
（１）は半導体基板、（２）は地導体、（３）はこの地
導体（２）と共にマイクロストリップ線路を構成するス
トリップ導体、（４）は２個のFETからなる第１の単極
単投スイッチ（以下SPDTスイッチと称す）、（５）は同
じく２個のFETからなる第２のSPDTスイッチ、（６）はF
ETのドレイン電極、（７）はFETのゲート電極、（８）
はFETのソース電極である。またFETのゲート電極（７）
にはゲートバイアス電圧を印加するため所要の周波数で
1/4波長となる高インピーダンス線路（９）および所要
の周波数で1/4波長となる低インピーダンス線路（10）
からなるバイアス回路（11）を介して、バイアス端子
（12）からバイアス電圧が印加される。なおFETのスイ
ッチ動作のためには、FETのドレイン電圧、ソース電圧
は直流的に同電位となるためドレイン電極、ソース電極
を通常接地して用いるが、図ではそのためのバイアス回
路は省略している。
た従来の半導体移相器の構造を示す。図において、
（１）は半導体基板、（２）は地導体、（３）はこの地
導体（２）と共にマイクロストリップ線路を構成するス
トリップ導体、（４）は２個のFETからなる第１の単極
単投スイッチ（以下SPDTスイッチと称す）、（５）は同
じく２個のFETからなる第２のSPDTスイッチ、（６）はF
ETのドレイン電極、（７）はFETのゲート電極、（８）
はFETのソース電極である。またFETのゲート電極（７）
にはゲートバイアス電圧を印加するため所要の周波数で
1/4波長となる高インピーダンス線路（９）および所要
の周波数で1/4波長となる低インピーダンス線路（10）
からなるバイアス回路（11）を介して、バイアス端子
（12）からバイアス電圧が印加される。なおFETのスイ
ッチ動作のためには、FETのドレイン電圧、ソース電圧
は直流的に同電位となるためドレイン電極、ソース電極
を通常接地して用いるが、図ではそのためのバイアス回
路は省略している。
第７図は、第６図に示した従来の半導体移相器の動作説
明のための図である。図中、（13）はマイクロストリッ
プ線路の主線路、（14）は電気長θ１の第１の分岐線
路、（15）は電気長θ２の第１の分岐線路である。今、
ドレイン電圧、ソース電圧を直流的に同電位例えば0Vに
したとすると、ゲート電圧を0Vとピンチオフ電圧に切り
換えることにより、FETのドレイン電極（６）とソース
電極（８）間はマイクロ波が通過・遮断のスイッチ動作
をする。従って、２個のFETをドレイン電極を共通して
配置し、かつそれぞれのゲートバイアス電圧を一方は0
V、他方はピンチオフ電圧とし、同時に互いに他方のバ
イアス電圧にバイアスを切り換えるならばSPDTスイッチ
が構成できる。
明のための図である。図中、（13）はマイクロストリッ
プ線路の主線路、（14）は電気長θ１の第１の分岐線
路、（15）は電気長θ２の第１の分岐線路である。今、
ドレイン電圧、ソース電圧を直流的に同電位例えば0Vに
したとすると、ゲート電圧を0Vとピンチオフ電圧に切り
換えることにより、FETのドレイン電極（６）とソース
電極（８）間はマイクロ波が通過・遮断のスイッチ動作
をする。従って、２個のFETをドレイン電極を共通して
配置し、かつそれぞれのゲートバイアス電圧を一方は0
V、他方はピンチオフ電圧とし、同時に互いに他方のバ
イアス電圧にバイアスを切り換えるならばSPDTスイッチ
が構成できる。
第７図において、主線路（13）を伝搬する電波は第１の
SPTDスイッチ（４）、第１の分岐線路（14）、第２のSP
DTスイッチ（５）を通過していく。ここで、両SPDTスイ
ッチ（４）（５）を切り換え、電波伝搬径路を第２の分
岐線路（15）側に切り換えると、電波の位相は径路の電
気長の差Δθ（＝θ２−θ１）だけ遅れることになり移
相器が構成される。
SPTDスイッチ（４）、第１の分岐線路（14）、第２のSP
DTスイッチ（５）を通過していく。ここで、両SPDTスイ
ッチ（４）（５）を切り換え、電波伝搬径路を第２の分
岐線路（15）側に切り換えると、電波の位相は径路の電
気長の差Δθ（＝θ２−θ１）だけ遅れることになり移
相器が構成される。
上記のような従来の半導体移相器は、第１、第２の分岐
線路（14）、（15）の長さの差で移相量が決まるため、
ストリップ導体（３）の寸法を正確に工作することによ
り精度の良い移相量特性が得られる。しかし、伝搬径路
の切り換えに必要な２個のSPDTスイッチを電波が通過す
るため挿入損失が大きいという課題があった。
線路（14）、（15）の長さの差で移相量が決まるため、
ストリップ導体（３）の寸法を正確に工作することによ
り精度の良い移相量特性が得られる。しかし、伝搬径路
の切り換えに必要な２個のSPDTスイッチを電波が通過す
るため挿入損失が大きいという課題があった。
この発明は、上記のような問題点を解消するためになさ
れたもので、低損失な半導体移相器を得ることを目的と
する。
れたもので、低損失な半導体移相器を得ることを目的と
する。
この発明に係わる半導体移相器は３個の単極単投スイッ
チと1/2波長の長さのマイクロストップ線路および1/4波
長の長さのマイクロストップ線路とを組み合わせたもの
である。
チと1/2波長の長さのマイクロストップ線路および1/4波
長の長さのマイクロストップ線路とを組み合わせたもの
である。
この発明における半導体移相器は電波の通過するスイッ
チの数が１個であるので低損失な90度移相器が得られ
る。
チの数が１個であるので低損失な90度移相器が得られ
る。
以下、この発明の一実施例を図について説明する。なお
この実施例では半導体素子と線路が同一の半導体基板を
用いて構成されたモノリシック構造の場合について示し
ている。
この実施例では半導体素子と線路が同一の半導体基板を
用いて構成されたモノリシック構造の場合について示し
ている。
第１図において、FETで構成された第１の単極単投スイ
ッチ（16）（以下SPSTスイッチと称す）のドレイン電極
（６）、ソース電極（８）それぞれに、入出力マイクロ
ストリップ線路を構成するストリップ導体（３）が接続
され、かつ、上記ドレイン電極（６）にソース電極
（８）をバイアホール（図示せず）等で接地した第２の
SPSTスイッチ（17）のドレイン電極（６）を接続してい
る。さらにこの第２のSPSTスイッチ（17）のドレイン電
極（６）から概略1/4波長離れた位置に、上記マイクロ
ストリップ線路（３）から分岐して概略1/2波長の長さ
のマイクロストリップ線路を構成するストリップ導体
（３）を設けて上記第１のSPSTスイッチ（16）のソース
電極（８）に接続し、かつ、この概略1/2波長の長さの
マイクロストリップ線路を構成するストリップ導体
（３）の概略中間位置に、ソース電極（８）をバイアホ
ール（図示せず）等で接地した第２のSPSTスイッチ（1
7）のドレイン電極（６）を接続した構成である。
ッチ（16）（以下SPSTスイッチと称す）のドレイン電極
（６）、ソース電極（８）それぞれに、入出力マイクロ
ストリップ線路を構成するストリップ導体（３）が接続
され、かつ、上記ドレイン電極（６）にソース電極
（８）をバイアホール（図示せず）等で接地した第２の
SPSTスイッチ（17）のドレイン電極（６）を接続してい
る。さらにこの第２のSPSTスイッチ（17）のドレイン電
極（６）から概略1/4波長離れた位置に、上記マイクロ
ストリップ線路（３）から分岐して概略1/2波長の長さ
のマイクロストリップ線路を構成するストリップ導体
（３）を設けて上記第１のSPSTスイッチ（16）のソース
電極（８）に接続し、かつ、この概略1/2波長の長さの
マイクロストリップ線路を構成するストリップ導体
（３）の概略中間位置に、ソース電極（８）をバイアホ
ール（図示せず）等で接地した第２のSPSTスイッチ（1
7）のドレイン電極（６）を接続した構成である。
第２図はこの発明の動作説明図である。第１のSPSTスイ
ッチ（16）の第１、第２の両電極には、入出力線路とな
る主線路（13）が接続され、さらに、上記両電極のうち
一方の電極（第１の電極）には、一方の電極を接地した
SPSTスイッチ（17）が接続され、SPSTスイッチ（16）の
他方の電極（第２の電極）には1/2波長の長さを有する
分岐線路（19）の一端が接続されている。この分岐線路
（19）の他端は、SPSTスイッチ（16）から1/4波長離れ
た位置で主線路（13）に接続され、分岐線路（19）の概
略中間位置に一方の電極を接地したSPSTスイッチ（18）
が接続されている。
ッチ（16）の第１、第２の両電極には、入出力線路とな
る主線路（13）が接続され、さらに、上記両電極のうち
一方の電極（第１の電極）には、一方の電極を接地した
SPSTスイッチ（17）が接続され、SPSTスイッチ（16）の
他方の電極（第２の電極）には1/2波長の長さを有する
分岐線路（19）の一端が接続されている。この分岐線路
（19）の他端は、SPSTスイッチ（16）から1/4波長離れ
た位置で主線路（13）に接続され、分岐線路（19）の概
略中間位置に一方の電極を接地したSPSTスイッチ（18）
が接続されている。
第２図（ａ）では、第１、第３のSPSTスイッチ（16）
（18）を構成するFETのゲートバイアスが0Vに設定さ
れ、第２のSPSTスイッチ（17）を構成するFETのゲート
バイアスがピンチオフ電圧に設定された状態である。第
１、第３のSPSTスイッチ（16）（18）は導通状態となっ
ており、第２のSPSTスイッチ（17）は遮断状態となって
いる。そのため分岐線路（19）の各端から第２のSPSTス
イッチ（17）側をみたインピーダンスは高ンピーダン
ス、即ち開放状態となり、電波は分岐線路（19）および
第２のSPSTスイッチ（17）の影響を受けず第１のSPSTス
イッチ（16）を通過する。
（18）を構成するFETのゲートバイアスが0Vに設定さ
れ、第２のSPSTスイッチ（17）を構成するFETのゲート
バイアスがピンチオフ電圧に設定された状態である。第
１、第３のSPSTスイッチ（16）（18）は導通状態となっ
ており、第２のSPSTスイッチ（17）は遮断状態となって
いる。そのため分岐線路（19）の各端から第２のSPSTス
イッチ（17）側をみたインピーダンスは高ンピーダン
ス、即ち開放状態となり、電波は分岐線路（19）および
第２のSPSTスイッチ（17）の影響を受けず第１のSPSTス
イッチ（16）を通過する。
一方第２図（ｂ）では、第１、第３のSPSTスイッチ（1
6）（18）を構成するFETのゲートバイアスがピンチオフ
に設定され、第２のSPSTスイッチ（17）を構成するFET
のゲートバイアスが0V電圧に設定された状態である。第
１、第３のSPSTスイッチ（16）（18）は遮断状態となっ
ており、第２のSPSTスイッチ（17）は導通となってい
る。そのため第２のSPSTスイッチ（17）から1/4波長離
れた分岐線路（19）の分岐点から第１のSPSTスイッチ
（16）側をみたインピーダンスは高ンピーダンス、即ち
開放状態となる。このため主線路（13）を伝搬する電波
は上記分岐点と第２のSPSTスイッチ（17）との間にある
主線路（13）の影響を受けず分岐線路（19）を経由して
伝搬するようになる。この際に伝搬経路長の違いによ
り、第２図（ａ）に示した場合に比べて位相が90度遅れ
る。
6）（18）を構成するFETのゲートバイアスがピンチオフ
に設定され、第２のSPSTスイッチ（17）を構成するFET
のゲートバイアスが0V電圧に設定された状態である。第
１、第３のSPSTスイッチ（16）（18）は遮断状態となっ
ており、第２のSPSTスイッチ（17）は導通となってい
る。そのため第２のSPSTスイッチ（17）から1/4波長離
れた分岐線路（19）の分岐点から第１のSPSTスイッチ
（16）側をみたインピーダンスは高ンピーダンス、即ち
開放状態となる。このため主線路（13）を伝搬する電波
は上記分岐点と第２のSPSTスイッチ（17）との間にある
主線路（13）の影響を受けず分岐線路（19）を経由して
伝搬するようになる。この際に伝搬経路長の違いによ
り、第２図（ａ）に示した場合に比べて位相が90度遅れ
る。
従って、SPSTスイッチ（16）（17）（18）を構成するFE
Tのゲートバイアスをピンチオフ電圧と0Vとに切り換え
ることにより、電波の伝搬位相は90度変化し、90度移相
器が構成できる。
Tのゲートバイアスをピンチオフ電圧と0Vとに切り換え
ることにより、電波の伝搬位相は90度変化し、90度移相
器が構成できる。
この構成による半導体移相器では、電波はFETからなるS
PSTスイッチを一個通過するのみで90度に移相量を得る
ことができ、従来の２個のスイッチを通過しているもの
に比べて挿入損失を1/2近くに低減できる。
PSTスイッチを一個通過するのみで90度に移相量を得る
ことができ、従来の２個のスイッチを通過しているもの
に比べて挿入損失を1/2近くに低減できる。
なお、以上の説明ではSPSTスイッチ（17）（18）のソー
ス電極（８）はバイアホール（図示せず）等接地される
場合について説明したが、この発明はこれに限らず、第
３図に示す他の実施例のように、先端を開放した概略1/
4波長の長さのストリップ導体（20）をソース電極
（８）に接続してもよい。
ス電極（８）はバイアホール（図示せず）等接地される
場合について説明したが、この発明はこれに限らず、第
３図に示す他の実施例のように、先端を開放した概略1/
4波長の長さのストリップ導体（20）をソース電極
（８）に接続してもよい。
また、以上の説明では所要の電気長を実現するための回
路として分布定数線路を用いた場合について説明した
が、この発明はこれに限らず、第４図に示す他の実施例
のように、所要の電気長を実現するためスパイダルイン
ダクタ（21）、キャパシタ（22）等の集中定数素子を用
いて構成してもよい。
路として分布定数線路を用いた場合について説明した
が、この発明はこれに限らず、第４図に示す他の実施例
のように、所要の電気長を実現するためスパイダルイン
ダクタ（21）、キャパシタ（22）等の集中定数素子を用
いて構成してもよい。
さらに、以上の説明では半導体素子と線路とが同一基板
に構成されるモノリシック構造の場合について説明した
が、この発明はこれに限らず、第５図に示す他の実施例
のように、半導体素子としてPINダイオード（23）を用
い基板として誘電体基板（24）を用いたディスクリート
な構造のマイクロ波ICとしてもよい。
に構成されるモノリシック構造の場合について説明した
が、この発明はこれに限らず、第５図に示す他の実施例
のように、半導体素子としてPINダイオード（23）を用
い基板として誘電体基板（24）を用いたディスクリート
な構造のマイクロ波ICとしてもよい。
以上のように、この発明によれば、SPSTスイッチの両電
極に入出力線路となる主線路を接続し、この一方の電極
に、一つの電極を接地したSPSTスイッチを接続し、上記
主線路を接続したSPSTスイッチの他方の電極には1/2波
長の長さを有する分岐線路の一端を接続し、かつ上記分
岐線路の他端は上記SPSTスイッチから1/4波長離れた位
置で主線路に接続し、さらに上記分岐線路の概略中間位
置に一方の電極を接地したSPSTスイッチを接続する構成
とすることにより、電波はSPSTスイッチを１個通過する
だけで90度移相器が構成でき低損失な移相器を得ること
ができる。
極に入出力線路となる主線路を接続し、この一方の電極
に、一つの電極を接地したSPSTスイッチを接続し、上記
主線路を接続したSPSTスイッチの他方の電極には1/2波
長の長さを有する分岐線路の一端を接続し、かつ上記分
岐線路の他端は上記SPSTスイッチから1/4波長離れた位
置で主線路に接続し、さらに上記分岐線路の概略中間位
置に一方の電極を接地したSPSTスイッチを接続する構成
とすることにより、電波はSPSTスイッチを１個通過する
だけで90度移相器が構成でき低損失な移相器を得ること
ができる。
第１図はこの発明の一実施例を示す半導体移相器の構成
図、第２図は第１図に示す半導体移相器の動作説明図、
第３図はこの発明の他の実施例を示す半導体移相器の構
成図、第４図はの発明のまた他の実施例を示す半導体移
相器の構成図、第５図はこの発明のさらに他の実施例を
示す半導体移相器の構成図、第６図は従来の半導体移相
器の構成図、第７図は第６図に示す半導体移相器の動作
説明図である。 図中符号（１）は半導体基板、（２）は地導体、（３）
はストリップ導体、（６）はFETのドレイン電極、
（７）はFETのゲート電極、（８）FETのソース電極、
（９）は高インピーダン線路、（10）は低インピーダン
線路、（11）はバイアス回路、（12）はバイアス端子、
（13）は主線路、（16）は第１のSPSTスイッチ、（17）
は第２のSPSTスイッチ、（18）は第３のSPSTスイッチ、
（19）は分岐線路、（20）は1/4波長の長さのストリッ
プ導体、（21）はスパイタラルインダクタ、（22）はキ
ャパシタ、（23）はPINダイオード、（24）は誘電体基
板である。 なお、図中、同一符号は同一、または相当部分を示す。
図、第２図は第１図に示す半導体移相器の動作説明図、
第３図はこの発明の他の実施例を示す半導体移相器の構
成図、第４図はの発明のまた他の実施例を示す半導体移
相器の構成図、第５図はこの発明のさらに他の実施例を
示す半導体移相器の構成図、第６図は従来の半導体移相
器の構成図、第７図は第６図に示す半導体移相器の動作
説明図である。 図中符号（１）は半導体基板、（２）は地導体、（３）
はストリップ導体、（６）はFETのドレイン電極、
（７）はFETのゲート電極、（８）FETのソース電極、
（９）は高インピーダン線路、（10）は低インピーダン
線路、（11）はバイアス回路、（12）はバイアス端子、
（13）は主線路、（16）は第１のSPSTスイッチ、（17）
は第２のSPSTスイッチ、（18）は第３のSPSTスイッチ、
（19）は分岐線路、（20）は1/4波長の長さのストリッ
プ導体、（21）はスパイタラルインダクタ、（22）はキ
ャパシタ、（23）はPINダイオード、（24）は誘電体基
板である。 なお、図中、同一符号は同一、または相当部分を示す。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−196603（ＪＰ，Ａ) 電子情報通信学会創立70周年記念総合全 国大会講演論文集 Ｐ．３−199，「ＦＥ Ｔ直並列接続形Ｘ帯ＭＭＩＣスイッチ」, 昭和62年３月
Claims (1)
- 【請求項１】バイアス印加電圧により遮断または導通す
る半導体で構成され、それぞれ第１、第２の端子を有す
る第１、第２、第３の３個の単極単投スイッチと、所要
周波数で概略90度の電気長を有する第１の伝送路と同じ
く所要周波数で概略180度の電気長を有する第２の伝送
路とを備え、上記第１の単極単投スイッチは第１の端子
が入力線路と第２の伝送路の一端に、第２の端子は上記
第１の伝送路に接続され、上記第２の単極単投スイッチ
の第１の端子は上記第１の単極単投スイッチの第２の端
子に接続され、第２の端子は接地され、上記第３の単極
単投スイッチの第１の端子は上記第２の伝送路の中間点
に接続され、第２の端子は接地され、かつ上記第２の伝
送路と上記第１の伝送路の他端は出力線路に接続されて
なり、上記第１、第２、第３の３個の単極単投スイッチ
にバイアス電圧を印加する手段を備えてなることを特徴
とする半導体移相器
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63135958A JPH0748603B2 (ja) | 1988-06-02 | 1988-06-02 | 半導体移相器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63135958A JPH0748603B2 (ja) | 1988-06-02 | 1988-06-02 | 半導体移相器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01305601A JPH01305601A (ja) | 1989-12-08 |
| JPH0748603B2 true JPH0748603B2 (ja) | 1995-05-24 |
Family
ID=15163819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63135958A Expired - Lifetime JPH0748603B2 (ja) | 1988-06-02 | 1988-06-02 | 半導体移相器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0748603B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5877659A (en) * | 1996-10-31 | 1999-03-02 | Northrop Grumman Corporation | 90° phase shifter apparatus and method using a directly coupled path and a switched path |
| RU2715910C1 (ru) * | 2019-05-07 | 2020-03-04 | Российская Федерация, от имени которой выступает Государственная корпорация по атомной энергии "Росатом" | Фазовращатель |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59196603A (ja) * | 1983-04-22 | 1984-11-08 | Mitsubishi Electric Corp | 半導体移相器 |
-
1988
- 1988-06-02 JP JP63135958A patent/JPH0748603B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| 電子情報通信学会創立７０周年記念総合全国大会講演論文集Ｐ．３−１９９，「ＦＥＴ直並列接続形Ｘ帯ＭＭＩＣスイッチ」，昭和６２年３月 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01305601A (ja) | 1989-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6876280B2 (en) | High-frequency switch, and electronic device using the same | |
| US5208564A (en) | Electronic phase shifting circuit for use in a phased radar antenna array | |
| US4612520A (en) | Wideband 180-degree phase shifter bit | |
| KR100299900B1 (ko) | 병렬 접속된 고역 통과신호 경로와 저역 통과신호 경로를 갖는반도체 이상기 | |
| US6320476B1 (en) | Millimeter-band semiconductor switching circuit | |
| JP3216419B2 (ja) | 移相器 | |
| CA2540334C (en) | 1:n mem switch module | |
| JP2962771B2 (ja) | 移相器 | |
| JPH0119761B2 (ja) | ||
| US5334959A (en) | 180 degree phase shifter bit | |
| JPH0748603B2 (ja) | 半導体移相器 | |
| US5309006A (en) | FET crossbar switch device particularly useful for microwave applications | |
| JP3417386B2 (ja) | 高周波スイッチ回路 | |
| US7167064B2 (en) | Phase shift circuit and phase shifter | |
| JP4122600B2 (ja) | 電解効果トランジスタおよび半導体回路 | |
| US4853658A (en) | Microwave phase shifters | |
| JPS6341242B2 (ja) | ||
| US6998934B2 (en) | High frequency switch and electronic device including the same | |
| JP2000349502A (ja) | 高周波スイッチ装置 | |
| JPH0453441B2 (ja) | ||
| JP2677030B2 (ja) | 半導体移相器 | |
| JP3899689B2 (ja) | 伝送線路スイッチ | |
| JP3357715B2 (ja) | マイクロ波移相器 | |
| JPH03143101A (ja) | マイクロ波半導体移相器 | |
| JP2002050901A (ja) | 可変遅延回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080524 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090524 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090524 Year of fee payment: 14 |