JPH0748820B2

JPH0748820B2 - 撮像装置のフリッカー除去回路

Info

Publication number: JPH0748820B2
Application number: JP1081866A
Authority: JP
Inventors: 正美濃部
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1989-03-31
Filing date: 1989-03-31
Publication date: 1995-05-24
Anticipated expiration: 2010-05-24
Also published as: JPH02260977A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、ビデオカメラに使用するフリッカー除去装
置に関するものである。この発明は、ビデオカメラにお
いて蛍光灯や水銀灯など放電灯で照明された環境下に於
いてフリッカーのない良好な画像を得るのに効果があ
る。

〔従来の技術〕

第７図は、例えばNHK技術研報、昭和59年12月号に発表
された公知のフリッカー除去回路の動作原理を示すブロ
ック図であり、図に於て（１）は入力電圧（Vi）に対す
る出力電圧（Vo）の利得を制御電圧（Vc）のレベルによ
って変化させる利得可変増幅器、（２）は前記利得可変
増幅器（１）の利得を制御する制御電圧（Vc）を求める
演算回路、（３）は映像信号入力（Vi）を１フィールド
期間にわたって積分する１フィールド積分回路、（41）
（42）（43）は前記積分回路（３）の出力を各々１フィ
ールド時間だけ遅延させる遅延回路、（５）は３フィー
ルド時間の相関がないときにフリッカーの補正動作を停
止するように制御する相関検出回路である。

次に動作について説明する。NTSC方式テレビジョンにお
いては一画面について60分の１秒毎に映像信号をサンプ
ルして電気信号化していることはよく知られている。最
近テレビジョンカメラにおいて多く用いられている固体
撮像素子は、撮像管とは異なり一般に残像時間が短く、
ほぼ１フィールド即ち60分の１秒間の入射光量に比例し
た出力電圧が得られる。一方、一般家庭などで多く用い
られている蛍光灯などの放電灯照明はその電源周波数に
応じて電源周波数の２倍の周波数で発光している。即
ち、第６図（Ｌ（ｔ））で示す様な時間変化をする光量
で発光している。例えば、我国では、商用電源として電
源周波数50Hzと60Hzの２種類が用いられているが、50Hz
の電源周波数で点灯された蛍光灯は100Hzの周波数で時
間的に明滅を繰り返しながら点灯していることになる。
テレビジョンカメラの固体撮像素子は60分の１秒毎にこ
の時間変化する光量を蓄積し平均化するので固体撮像素
子の出力する映像信号レベルは20Hzで周期的に変動し、
フリッカーが発生する。

第７図の従来例はこのような50Hz電源で点灯された放電
灯光源による20Hzフリッカーを補正するように構成され
ている。映像信号入力（Vi）は、50Hzで点灯された蛍光
灯などの放電灯で照明されている条件では、時間的に変
化する入射光を60分の１秒毎に平均した値に比例する出
力となる。第６図にこの時間変化の一例を示す。第６図
に於て60分の１秒毎にくぎられた（L₁₀）、（L₂₀）、
（L₃₀）……の面積は、60分の１秒間の入射光量に比例
しており、映像信号入力（Vi）も１フィールド毎に（L
₁₀）、（L₂₀）、（L₃₀）……の面積に比例して変動す
る。第７図に於て、１フィールド積分回路（３）は１フ
ィールド毎に映像信号入力（Vi）を積分し、（L₁₀）、
（L₂₀）、（L₃₀）……の面積に比例した出力を得る。遅
延回路（41）（42）（43）（44）は各々１フィールド時
間（1V期間）だけ１フィールド積分回路（３）の出力を
遅延させるので、（ａ），（ｂ），（ｃ），（ｄ）に
は、１フィールド積分回路（３）の出力を各々1V、2V、
3V、4V期間遅延したものが得られる。一方、利得可変増
幅器（１）に映像信号入力（Vi）が入力されているとき
１フィールド積分回路（３）はその１フィールド前の積
分結果を得ていることになり、遅延回路（41）、（42）
は各々、利得可変増幅器（１）に入力されている映像信
号入力（Vi）の２または３フィールド前の積分結果を保
持していることになる。さらに、第６図に（L₁₁＝L₁₀）
で示すように入射光量の平均値は３フィールドおきに同
じ値を繰り返すことを考え合わせると、遅延回路（42）
の出力（ｂ）は利得可変増幅器（１）に、いままさに入
力されている映像信号入力（Vi）の大きさに比例する。

ここで、フリッカー分を平均化した映像信号入力（Vi）
の値は、（（ａ＋ｂ＋ｃ）/3）として求まることから、
利得可変増幅器（１）に入力されている映像信号入力
（Vi）のフリッカー成分（f_l）は、 f_l＝ｂ−（ａ＋ｂ＋ｃ）/3 となり、映像信号入力（Vi）は、そのフリッカー成分を
平均した値に対して（１＋f_l）倍の電圧値となってい
る。そこで、演算回路（２）はこのフリッカー成分
（f_l）を求めて、利得可変増幅器（１）にたいして利得
（Ga）を Ga＝1/（１＋f_l）とするような制御電圧（Vc）を出力する。

第７図の従来例では、この様にして、いままさに入力さ
れている映像信号入力（Vi）に対してその３フィールド
前のフリッカー成分（f_l）を求めてこれを補正するよう
に働くので50Hz電源で点灯された放電灯光源による20Hz
フリッカーを補正する効果を持っている。

また、この従来例では、相関検出回路（５）によってシ
ーンの変わったことに依るフリッカー成分による誤動作
を防ぐように構成されている。相関検出回路（５）は遅
延回路（41）の出力（ａ）と遅延回路（44）の出力
（ｄ）との差を求めこれが一定値を越えるような場合に
は利得可変増幅器（１）の利得（Ga）を１倍とし、補正
をおこなわないように制御電圧（Vc）を固定する。この
様に構成しておけば50Hz電源で点灯された放電灯光源に
よる20Hzフリッカーに対しては、（ａ＝ｄ）となり、利
得可変増幅器（１）の利得（Ga）が制御されて、フリッ
カーは補正され、それ以外の、シーン変化などによる映
像信号入力（Vi）の変化では、（ａ≠ｄ）となるので誤
った補正信号を出力することがない。

また、第８図は、公開特許公報昭57−99875に示された
別の従来例の動作原理を示すブロック図であり、図に於
て（47）は映像信号を１フィールド遅延させる遅延回路
である。この実施例では、映像信号入力（Vi）そのもの
を映像信号１フィールド遅延回路（47）をもちいて１フ
ィールド遅延するように構成しているので、利得可変増
幅器（１）の入力信号の大きさは、１フィールド積分回
路（３）の出力の電圧値に対して時間差なく比例するこ
とになる。従って、１フィールド積分回路（３）の出力
（Vc）を制御電圧として利得可変増幅器（１）の利得
（Ga）を Ga＝1/（Vc）となるように選んでおけば、利得可変増幅器（１）の出
力電圧（Vo）は一定に保たれる。しかし、第８図の構成
は、実際には映像信号１フィールド遅延回路（47）を構
成するために大容量のメモリ回路が必要となる問題があ
る。

〔発明が解決しようとする課題〕

従来の際像装置のフリッカー除去回路は以上のように構
成されているので、例えば第７図の従来例では、電源周
波数が50Hzであって100Hzで明滅する放電灯に対しては
効果があるはずである。ところが実際の撮影において
は、電源周波数が、50Hzである場合には蛍光灯などの照
明では明るさが50Hzの周期でも変動する現象が観測され
る。この50Hzの明滅は、蛍光灯などの劣化に依って、カ
ソード両極の効率が均一でなくなることが原因となって
起こるものや、撮影する被写体が、蛍光灯等のカソード
両極から同じ光量を受けず、不均一に、言い換えれば、
片方のカソードに偏って照明されている場合に、各々の
カソードは50Hzで明滅していることが原因となって起こ
るものである。この、50Hzの明滅は、NTSCのフィールド
周波数である60Hzとの間に10Hzのフリッカーを発生す
る。この10Hzフリッカー成分は、前述した20Hzのフリッ
カー成分に比べると、程度は小さいが、周波数が低いた
め、視認性が高く、目につくため、画像の品位を著しく
劣化せしめるという問題点がある。この10Hzフリッカー
を除去するには従来の撮像装置のフリッカー除去回路を
改良して遅延回路をさらに３フィールド分設ければよい
ことは、従来のフリッカー除去回路の実施例から容易に
推測されるが、この様な方法で10Hzフリッカーを除去し
ようとすれば回路規模が大きくなるために装置が高価に
なり、また、常に、映像信号入力（Vi）をその６フィー
ルド前の値を一定にするような制御電圧で利得の補正を
行なうので20Hz成分のみのフリッカーの場合にもまた周
期的なフリッカーの無い場合にも10分の１秒前の映像信
号入力（Vi）の大きさを一定にするため被写体自体が変
わった場合に誤った補正電圧を出力することがあるた
め、かえって画質の低下をまねくといった問題が発生す
る。

また、第８図の従来例では、10Hzフリッカーも20Hzフリ
ッカーとまったく同一に補正される点においては効果的
ではあるが、映像信号１フィールド遅延回路を必要とす
るため、充分な画像の品位を得るためには、大容量メモ
リを必要とし、装置を安価に構成することが困難であっ
た。

この発明は、上記のような問題点を解消するためになさ
れたもので、10Hzフリッカーを効果的に補正して、なお
かつ装置を安価に構成できる撮像装置のフリッカー除去
回路を得ることを目的とする。

〔課題を解決するための手段〕

この発明に係る撮像装置のフリッカー除去回路は、撮像
素子から出力される映像信号の１フィールドごとの平均
値（APL）を求めてこれらの平均値を量子化し、このデ
ータから20Hzのフリッカー成分と、10Hzのフリッカー成
分の有無を検出し、これらのフリッカー成分が検出され
たときは、それぞれのフリッカー成分を打ち消すように
当該映像信号を増幅する利得可変増幅器の利得を制御
し、フリッカー成分が検出されないときは利得を一定値
に保つように制御する手段を備えたものである。

〔作用〕

この発明における撮像装置のフリッカー除去回路は、映
像信号の１フィールドごとの平均値を求めて量子化した
データが、３フィールドごとの時間相関をもつときは20
Hzのフリッカー成分をもつと判断して現在よりも３フィ
ールド前のフィールドの平均値のフリッカー成分を補正
する制御電圧を利得可変増幅器に与えて20Hzのフリッカ
ー成分を打ち消し、６フィールドごとの時間相関をもつ
ときは10Hzのフリッカー成分をもつと判断して現在より
も６フィールド前のフィールドの平均値のフリッカー成
分を補正する制御電圧を利得可変増幅器に与えて10Hzの
フリッカー成分を打ち消し、３フィールドおよび６フィ
ールドごとの時間相関をもたないときは利得可変増幅器
の利得を一定値に保つように制御する。

〔発明の実施例〕

以下この発明の一実施例を図について説明する。第１図
に於て（１）は映像信号入力（Vi）に対し出力電圧（V
o）の利得を制御電圧（Vc）によって変化させる利得可
変増幅器、（３）はテレビジョン信号のフィールド周期
の始点でリセットされ映像信号入力（Vi）を１フィール
ド期間にわたって積分した結果（V_A）を出力する１フィ
ールド積分回路、（６）は前記１フィールド積分回路
（３）の出力（V_A）を量子化するA/D変換器、（８）は
前記A/D変換器（６）の出力（V_A）をもとに制御電圧（V
c）を演算するマイクロコンピューター、（７）は前記
マイクロコンピューターの制御電圧出力を利得可変増幅
器（１）の制御電圧に変換するD/A変換器である。

また、第２図はこの発明の一実施例に於けるマイクロコ
ンピューター（８）のプログラムの動作を示すフローチ
ャート、第３図は第２図のフローチャート中に（処理
１）として示した部分の詳細な動作を示すフローチャー
ト、第４図は第２図中に（処理２）として示した部分の
詳細な動作を示すフローチャート、第５図は第２図中に
（処理３）として示した部分の詳細な動作を示すフロー
チャートである。

次にこの発明に依る実施例の動作について説明する。第
１図に於て、第７図の従来例と同様に１フィールド積分
回路（３）は、テレビジョン信号のフィールド周期の始
点でリセットされ、映像信号入力（Vi）は１フィールド
期間にわたって積分され、その結果（V_A）はA/D変換器
（６）によってA/D変換されて、マイクロコンピュータ
ー（８）にとりこまれる。

マイクロコンピューター（８）はA/D変換器（６）の出
力（V_A）の時間的な変動をもとに演算を行ない制御電圧
（Vc）を求めて出力する。制御電圧（Vc）はD/A変換器
（７）によってアナログ電圧化され、利得可変増幅器
（１）を制御する。

マイクロコンピューター（８）がどの様な演算でA/D変
換器（６）からの入力（V_A）から制御電圧（Vc）を求め
るかを第２図に示したフローチャートについてさらに詳
しく述べる。図において、（ａ）、（ｂ）、（ｃ）、
（ｄ）、（ｅ）、（f₀）、（f₁）は各々データーを格納
したレジスターの名称または、該レジスターに格納され
たデーターの値を示す。全体のループはＶブランキング
同期処理（86）により、タイマーまたは外部同期あるい
はA/D変換器（６）からの信号により、テレビジョン信
号のフィールド周期に同期して60分の１秒毎に１回実行
される。シフト処理（82）においては（f₁←e,e←d,d←
c,c←b,b←a,a←f₀）なる代入がこの順序で行なわれ、
入力処理（83）においては、１フィールド積分回路
（３）の出力（V_A）が量子化されたものが、（f₀）に代
入される。処理（82）が１フィールド毎に１回実行さ
れ、そもそも１フィールド積分回路（３）の出力（V_A）
を電子化した（f₀）がいままさに利得可変増幅器（１）
で処理されている映像信号入力（Vi）に対して１フィー
ルド期間分遅延していることから、各々の出力（ａ）
（ｂ）（ｃ）（ｄ）（ｅ）（f₁）は各々、映像信号入力
（Vi）にたいして、2,3,4,5,6,7フィールド期間分遅延
しており、結局、1,2,3,4,5,6,7フィールド期間分遅延
した映像信号入力（Vi）のフィールド毎の大きさの平均
値（f₀）（ａ）（ｂ）（ｃ）（ｄ）（ｅ）（f₁）を得る
ことになる。比較分岐処理（84）では、（（f₁）−
（f₀））と定数（K₁）とを比較する。（f₁）と（f₀）
は、各々、映像信号入力（Vi）の平均値が７フィールド
と１フィールド遅れたものであるから、この２つのデー
ター信号の間には、（７−１）/60＝1/10〔秒〕の時間差がある。映像信号入力（Vi）の時間変動成分が
映像信号入力（Vi）に重畳する20Hzまたは10Hz周期で繰
り返すフリッカー成分のみの場合には、（f₁）と（f₀）
は一致するので、また20Hzまたは10Hz周期で繰り返すフ
リッカー成分以外の時間変動成分が存在しても比較的小
さいばあいには、（f₁）−（f₀）＜K₁ が成立して、比較分岐処理（85）へ処理が移される。こ
れらの場合以外、即ち20Hzまたは10Hz周期で繰り返すフ
リッカー成分以外の時間変動が映像信号入力（Vi）にあ
る程度以上含まれていれば、（f₁）−（f₀）≧K₁ が成立して、（処理１）が実行される。

比較分岐処理（85）では、（（ｃ）−（f₀））と定数
（K₂）とを比較する。（ｃ）と（f₀）は、各々、映像信
号入力（Vi）の平均値が４フィールドと１フィールド遅
れたものであるから、この２データー信号の間には、（４−１）/60＝1/20〔秒〕の時間差がある。映像信号入力（Vi）の時間変動成分が
映像信号入力（Vi）に重畳する20Hz周期で繰り返すフリ
ッカー成分のみを場合には、（ｃ）と（f₀）は一致する
ので、また20Hz周期で繰り返すフリッカー成分以外の時
間変動成分が存在しても比較的小さいばあいには、（ｃ）−（f₀）＜K₂ が成立して、（処理２）が実行される。これらの場合以
外、即ち（f₁）−（f₀）＜K₁ かつ、（ｃ）−（f₀）≧K₂ が成り立つ場合は、映像信号入力（Vi）の時間変動成分
に10Hz周期で繰り返すフリッカー成分がある程度以上含
まれており、このときは（処理３）が実行される。

つぎに（処理１）、（処理２）、（処理３）の各々につ
いて、その詳細な内容を、第３図、第４図、第５図に示
したフローチャートについて説明する。第３図は第２図
に（処理１）で示したブロックの処理内容を示すフロー
チャートである。（処理１）では、20Hzまたは10Hz周期
で繰り返すフリッカー成分以外の時間変動が映像信号入
力（Vi）にある程度以上含まれている場合の処理を行な
う。この条件が成立する場合は、撮影している映像自体
が何らかの要因で変化しているためにおこる映像信号入
力（Vi）の時間変動があると考えられるので、この場
合、映像信号入力（Vi）の時間変動を補正して映像信号
入力（Vi）の値を一定に保つよう処理するのは合理的で
はない。そこで（処理１）では、出力処理（811）で、
単に利得可変増幅器（１）の利得（Ga）を（Ga＝１）と
する制御電圧（Vc＝１）を代入・出力して終了する。こ
の様に処理すれば、放電灯による20Hzまたは10Hzのフリ
ッカー以外でこのフリッカー除去回路が動作するために
かえって映像信号の不要なゆらぎをもたらすといった弊
害が発生することを防げる。

第４図は第２図に（処理２）で示したブロックの処理内
容を示すフローチャートである。（処理２）では、20Hz
周期で繰り返すフリッカー成分による時間変動のみが映
像信号入力（Vi）に含まれている場合の処理を行なう。
この条件が成立する場合は、映像信号入力（Vi）の大き
さは20分の１秒毎すなわち３フィールド毎に同じ大きさ
となるので、映像信号入力（Vi）の時間変動を補正して
映像信号入力（Vi）の値を一定に保つよう処理するに
は、いままさに利得可変増幅器（１）に入力されている
映像信号入力（Vi）と同じ大きさである３フィールド前
の映像信号のフリッカー成分（f_l3）をもとにフリッカ
ーが補正されるように利得を調整すればよい。代入処理
（812）では、３フィールド前の映像信号のフリッカー
成分（f_l3）を、第３図の従来例と同様に f_l3＝ｂ−（ａ＋ｂ＋f₀）/3 として求め、出力処理（813）で、利得可変増幅器
（１）の利得（Ga）を、 Ga＝1/（１＋f_l3）とするような、制御電圧（Vc） Vc＝1/（１＋f_l3）を出力する。この処理に依って、３フィールド毎に同じ
大きさの映像信号（Vi）を繰り返す20Hzフリッカーは、
完全に除去することが出来る。

第５図は第２図に（処理３）で示したブロックの処理内
容を示すフローチャートである。（処理３）では、10Hz
周期で繰り返すフリッカー成分による時間変動が映像信
号入力（Vi）に含まれている場合の処理を行なう。この
条件が成立する場合は、映像信号入力（Vi）の大きさは
10分の１秒毎すなわち６フィールド毎に同じ大きさとな
るので、映像信号入力（Vi）の時間変動を補正して映像
信号入力（Vi）の値を一定に保つよう処理するには、い
ままさに利得可変増幅器（１）に入力されている映像信
号入力（Vi）と同じ大きさである６フィールド前の映像
信号のフリッカー成分（f_l6）をもとにフリッカーが補
正されるように利得を調整すればよい。代入処理（81
4）では、６フィールド前の映像信号のフリッカー成分
（f_l6）を、 f_l6＝ｅ−（ａ＋ｂ＋ｃ＋ｄ＋ｅ＋f₀）/6 として求め、出力処理（815）で、利得可変増幅器
（１）の利得（Ga）を、 Ga＝1/（１＋f_l6）とするような、制御電圧（Vc） Vc＝1/（１＋f_l6）を出力する。この処理に依って、６フィールド毎に同じ
大きさの映像信号（Vi）を繰り返す10Hzフリッカーは、
完全に除去することが出来る。

これらの制御電圧（Vc）を演算して出力する一連の処理
は、１フィールド毎に繰り返されるので、この実施例に
おけるマイクロコピューター（８）は、映像信号入力
（Vi）に10Hzで変動する成分のフリッカーが含まれる場
合には、映像信号入力（Vi）に６フィールド毎の相関が
あることを検知してその６フィールド前のフリッカー成
分と同じ大きさのフリッカーを除去するための制御電圧
（Vc）を出力するように動作し、映像信号入力（Vi）に
10Hzで変動する成分のフリッカーを含まず20Hzで変動す
る成分のフリッカーのみが含まれる場合には、映像信号
入力（Vi）に３フィールド毎の相関があることを検知し
てその３フィールド前のフリッカー成分と同じ大きさの
フリッカーを除去するための制御電圧（Vc）を出力する
ように動作し、映像信号入力（Vi）の時間変動に10Hzお
よび20Hzで変動する成分のフリッカーが含まれない場合
には、映像信号入力（Vi）に６および３フィールド毎の
時間相関が無いことからこれを検知して、補正のための
利得変動を行なわない制御電圧（Vc）を出力するように
動作する。

さらに、第１図においてマイクロコンピューター（８）
の出力する制御電圧（Vc）はD/A変換器（７）によってD
/A変換され、利得可変増幅器（１）の利得（Ga）を所定
の値に制御することでフリッカー成分を除去する。その
結果、この実施例では、映像信号入力（Vi）中に含まれ
るフリッカーが、10Hz成分を含むときと、20Hz成分のみ
の時と、周期的なフリッカー成分を含まないときとで、
補正電圧を動的に切り換えることで、10Hzフリッカーも
20Hzフリッカーも同様に除去され、かつ、画像の品位に
悪影響を与えないシステムを実現している。

なお上記実施例では、１フィールド積分回路（３）を電
気回路によって実現する方法を示したが映像信号入力
（Vi）を直接A/D変換して、その結果をディジタル信号
として加算する構成でもよく、また、ソフトウエアによ
って加算する構成でもよく同様の効果を奏する。さら
に、上記実施例では、利得（Ga）を可変する手段として
利得可変増幅器をD/A変換器の出力で制御するように構
成したが、D/A変換器の基準電圧として映像信号入力を
入力する方法で、利得可変増幅器を構成でもよく同様の
効果を奏する。

〔発明の効果〕

以上のようにこの発明に依れば、映像信号中の10Hzフリ
ッカーも20Hzフリッカーも同様に除去され、かつ、放電
灯光源による周期的なフリッカー以外の例えば被写体自
体の変化時などに映像信号が乱れるといった誤動作も防
ぎ、なおかつ、画像フレームメモリー等を用いることが
無いので、画像の品位に悪影響を与えず、しかも、装置
を安価に構成できる撮像装置のフリッカー除去回路が実
現できる。

【図面の簡単な説明】

第１図はこの発明の一実施例による撮像装置のフリッカ
ー除去回路を示すブロック図、第２図はこの発明の一実
施例に於けるマイクロコンピューターのプログラムの動
作を示すフローチャート、第３図は第２図のフローチャ
ート中に（処理１）として示した部分の詳細な動作を示
すフローチャート、第４図は第２図中に（処理２）とし
て示した部分の詳細な動作を示すフローチャート、第５
図は第２図中に（処理３）として示した部分の詳細な動
作を示すフローチャート、第６図は、一般家庭などで多
く用いられている蛍光灯などの放電灯照明の発光光量の
時間変化を示す模式図であって、電源周波数50Hzで点灯
されている場合の、撮像装置のフィールド周期と、発光
光量の関係を示している。第７図は従来の撮像装置のフ
リッカー除去回路の構成例を示すブロック図であり、第
８図は別の従来の撮像装置のフリッカー除去回路の構成
を示すブロック図である。図において、（１）は利得可変増幅器、（３）は１フィ
ールド期間積分器、（６）はA/D変換器、（７）はD/A変
換器、（８）はマイクロコンピューターである。なお、図中、同一符号は同一、または相当する機能の部
分を示している。

Claims

【特許請求の範囲】

【請求項１】撮像素子から出力される映像信号を増幅す
る利得可変増幅器、前記映像信号の１フィールド期間ご
との平均値を求める手段、これらの平均値を量子化する
A/D変換器、およびこのA/D変換器の出力から前記映像信
号に含まれている20Hzのフリッカー成分および10Hzのフ
リッカー成分の有無を検出し、これらのフリッカー成分
を検出したときこれらのフリッカー成分を打ち消すよう
に前記利得可変増幅器の利得を制御し、これらのフリッ
カー成分を検出しないときは前記利得可変増幅器の利得
を一定値に保つように制御する手段を備えた撮像装置の
フリッカー除去回路。