JPH0748861B2 - 同期信号再生回路 - Google Patents
同期信号再生回路Info
- Publication number
- JPH0748861B2 JPH0748861B2 JP1136568A JP13656889A JPH0748861B2 JP H0748861 B2 JPH0748861 B2 JP H0748861B2 JP 1136568 A JP1136568 A JP 1136568A JP 13656889 A JP13656889 A JP 13656889A JP H0748861 B2 JPH0748861 B2 JP H0748861B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- burst
- horizontal
- vertical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Processing Of Color Television Signals (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は同期信号再生回路に係り、特に、TV（テレビジ
ョン）映像信号を扱うTV受像機等の各種ビデオ機器や、
それらのビデオ機器に適用されるゴースト除去，又は波
形歪除去装置に応用できる同期信号再生回路に関する。
ョン）映像信号を扱うTV受像機等の各種ビデオ機器や、
それらのビデオ機器に適用されるゴースト除去，又は波
形歪除去装置に応用できる同期信号再生回路に関する。
従来の同期信号再生回路について、第２図を参照しなが
ら説明する。第２図は従来の同期信号再生回路１のブロ
ック構成図であり、11は中心周波数3.58MHzのBPF（帯域
波器）、12は複合同期信号分離回路（Sync.Sepa.）、
13は水平同期信号分離回路（H Sync.Sepa.）、14は垂直
同期信号分離回路（V Sync.Sepa.）、15はバーストゲー
トパルス発生器（Burst Gate Pulse Gen.）、16はPLL
（Phase Locked Loop）発振回路、17は水平・垂直同期
信号再生器（H,V Sync.Regenerator）である。バースト
ゲートパルス発生器15は単安定マルチバイブレータ（モ
ノマルチ）等で構成され、PLL発振回路16は位相検出
器，低域波器（LPF），電圧制御発振器（VCO:Voltage
Controlled Oscillator）等により構成され、また、水
平・垂直同期信号再生器17はカウンタ,ROM,ラッチ，ゲ
ート素子等で構成される。
ら説明する。第２図は従来の同期信号再生回路１のブロ
ック構成図であり、11は中心周波数3.58MHzのBPF（帯域
波器）、12は複合同期信号分離回路（Sync.Sepa.）、
13は水平同期信号分離回路（H Sync.Sepa.）、14は垂直
同期信号分離回路（V Sync.Sepa.）、15はバーストゲー
トパルス発生器（Burst Gate Pulse Gen.）、16はPLL
（Phase Locked Loop）発振回路、17は水平・垂直同期
信号再生器（H,V Sync.Regenerator）である。バースト
ゲートパルス発生器15は単安定マルチバイブレータ（モ
ノマルチ）等で構成され、PLL発振回路16は位相検出
器，低域波器（LPF），電圧制御発振器（VCO:Voltage
Controlled Oscillator）等により構成され、また、水
平・垂直同期信号再生器17はカウンタ,ROM,ラッチ，ゲ
ート素子等で構成される。
入力ラインl1より入来した入力映像信号は、BPF11,複合
同期信号分離回路12,水平同期信号分離回路13,及び垂直
同期信号分離回路14に供給され、各回路より、夫々3.58
MHzの色副搬送波（Color Sub−carrier），複合同期信
号，水平同期信号，及び垂直同期信号が分離出力され
る。バーストゲートパルス発生器15は複合同期信号分離
回路12からの複合同期信号を入力し、これを基に各水平
走査線期間毎のバースト部分を抜出するための第１のバ
ーストゲートパルスを発生して、スイッチSw1に出力す
る。スイッチSw1はこのゲートパルスの発生時に接点ａ
側に切換えられ、BPF11の出力のうちの各ラインのバー
スト信号だけがPLL発振回路16に供給される。このバー
スト信号を基準として、PLL発振回路16において、同期
信号再生回路１を含むシステム全体を制御する基準とな
る信号（例えばディジタルシステムの場合にはサンプリ
ングクロック等に用いられるシステムクロック）を生成
する。PLL発振回路16の出力信号は、システムクロック
等の基準信号として出力ラインl2を介して出力されると
共に、水平・垂直同期信号再生器17にも供給される。こ
の水平・垂直同期信号再生器17には、上記水平同期信号
分離回路13からの水平同期信号と、垂直同期信号分離回
路14からの垂直同期信号も同様に供給されており、これ
らの各信号からシステムに適合する水平同期信号と垂直
同期信号を再生して、夫々出力ラインl3及びl4を介して
出力する。
同期信号分離回路12,水平同期信号分離回路13,及び垂直
同期信号分離回路14に供給され、各回路より、夫々3.58
MHzの色副搬送波（Color Sub−carrier），複合同期信
号，水平同期信号，及び垂直同期信号が分離出力され
る。バーストゲートパルス発生器15は複合同期信号分離
回路12からの複合同期信号を入力し、これを基に各水平
走査線期間毎のバースト部分を抜出するための第１のバ
ーストゲートパルスを発生して、スイッチSw1に出力す
る。スイッチSw1はこのゲートパルスの発生時に接点ａ
側に切換えられ、BPF11の出力のうちの各ラインのバー
スト信号だけがPLL発振回路16に供給される。このバー
スト信号を基準として、PLL発振回路16において、同期
信号再生回路１を含むシステム全体を制御する基準とな
る信号（例えばディジタルシステムの場合にはサンプリ
ングクロック等に用いられるシステムクロック）を生成
する。PLL発振回路16の出力信号は、システムクロック
等の基準信号として出力ラインl2を介して出力されると
共に、水平・垂直同期信号再生器17にも供給される。こ
の水平・垂直同期信号再生器17には、上記水平同期信号
分離回路13からの水平同期信号と、垂直同期信号分離回
路14からの垂直同期信号も同様に供給されており、これ
らの各信号からシステムに適合する水平同期信号と垂直
同期信号を再生して、夫々出力ラインl3及びl4を介して
出力する。
以上のように、システム全体の基準となるシステムクロ
ック発生のための基準信号として、各ライン（水平走査
線）毎のバースト信号が用いられている。
ック発生のための基準信号として、各ライン（水平走査
線）毎のバースト信号が用いられている。
叙上の如き従来の同期信号再生回路１において、映像信
号がゴーストによる影響を受けたとき、映像期間のバー
ストには前ラインの映像信号（変動信号）のゴースト分
が被ってくるため、映像の動きと共にバースト期間の信
号が変化してしまう。従って、このようにしてゲートさ
れたバーストより再生された同期信号も、映像の変化と
共に不安定な動きをしてしまうという欠点があった。
号がゴーストによる影響を受けたとき、映像期間のバー
ストには前ラインの映像信号（変動信号）のゴースト分
が被ってくるため、映像の動きと共にバースト期間の信
号が変化してしまう。従って、このようにしてゲートさ
れたバーストより再生された同期信号も、映像の変化と
共に不安定な動きをしてしまうという欠点があった。
ゴーストの影響を低減するために、特定のライン（水平
走査線期間）のバースト信号のみを利用する方法も考え
られるが、この方法では、異常入力時（無信号入力時、
電源投入時等で垂直同期信号が検出不可能な状態であ
り、ゴーストの影響の有無とは無関係な状態）から正常
入力への過渡期等に、PLL動作のロックに時間がかか
り、回路としての正常動作状態になるまでに時間を要し
てしまう。
走査線期間）のバースト信号のみを利用する方法も考え
られるが、この方法では、異常入力時（無信号入力時、
電源投入時等で垂直同期信号が検出不可能な状態であ
り、ゴーストの影響の有無とは無関係な状態）から正常
入力への過渡期等に、PLL動作のロックに時間がかか
り、回路としての正常動作状態になるまでに時間を要し
てしまう。
そこで、上記課題を解決するために本発明は、 入力信号であるカラー複合映像信号より、夫々色副搬送
波、複合同期信号、水平同期信号、及び垂直同期信号を
分離出力する帯域濾波器、複合同期信号分離回路、水平
同期信号分離回路、及び垂直同期信号分離回路と、 第１及び第２のバーストゲートパルスに基いて、上記帯
域濾波器の出力からバースト信号部分を抜出すバースト
信号抽出回路と、 上記複合同期信号分離回路からの複合同期信号を基に、
上記入力映像信号の全ての期間の各水平走査線期間毎の
バースト信号部分を抜出すための上記第１のバーストゲ
ートパルスを発生するバーストゲートパルス発生器と、 上記バースト信号抽出回路で抜出されたバースト信号を
基準としてシステム全体を制御する基準信号を生成する
PLL発振回路と、 該PLL発振回路からの基準信号及び上記水平同期信号分
離回路、垂直同期信号分離回路からの水平同期信号、垂
直同期信号を夫々入力して、これらの信号を基に再生水
平同期信号、再生垂直同期信号を生成すると共に、垂直
ブランキング期間内の垂直同期信号期間後の、時間的に
変動する変動信号の水平走査線期間の次の水平走査線期
間以外のバースト信号部分のみをゲートする第２のバー
ストゲートパルスを生成する水平・垂直同期信号バース
トゲートパルス再生器と、 該水平・垂直同期信号バーストゲートパルス再生器から
の再生垂直同期信号と上記垂直同期信号分離回路からの
垂直同期信号とを入力して両信号を基に上記入力映像信
号が正常か否かを判定する検出回路と、 該検出回路による判定結果に基いて、上記第１及び第２
のバーストゲートパルスを切り換えて上記バースト信号
抽出回路に供給するバースト信号抽出制御回路とを備
え、 該バースト信号抽出制御回路は、上記検出回路が正常な
映像信号が入力されていると判定した時には、上記第２
のバーストゲートパルスを上記バースト信号抽出回路に
供給し、上記検出回路が正常な映像信号が入力されてい
ないと判定した時には、上記第１のバーストゲートパル
スを上記バースト信号抽出回路に供給することを特徴と
する同期信号再生回路を提供するものである。
波、複合同期信号、水平同期信号、及び垂直同期信号を
分離出力する帯域濾波器、複合同期信号分離回路、水平
同期信号分離回路、及び垂直同期信号分離回路と、 第１及び第２のバーストゲートパルスに基いて、上記帯
域濾波器の出力からバースト信号部分を抜出すバースト
信号抽出回路と、 上記複合同期信号分離回路からの複合同期信号を基に、
上記入力映像信号の全ての期間の各水平走査線期間毎の
バースト信号部分を抜出すための上記第１のバーストゲ
ートパルスを発生するバーストゲートパルス発生器と、 上記バースト信号抽出回路で抜出されたバースト信号を
基準としてシステム全体を制御する基準信号を生成する
PLL発振回路と、 該PLL発振回路からの基準信号及び上記水平同期信号分
離回路、垂直同期信号分離回路からの水平同期信号、垂
直同期信号を夫々入力して、これらの信号を基に再生水
平同期信号、再生垂直同期信号を生成すると共に、垂直
ブランキング期間内の垂直同期信号期間後の、時間的に
変動する変動信号の水平走査線期間の次の水平走査線期
間以外のバースト信号部分のみをゲートする第２のバー
ストゲートパルスを生成する水平・垂直同期信号バース
トゲートパルス再生器と、 該水平・垂直同期信号バーストゲートパルス再生器から
の再生垂直同期信号と上記垂直同期信号分離回路からの
垂直同期信号とを入力して両信号を基に上記入力映像信
号が正常か否かを判定する検出回路と、 該検出回路による判定結果に基いて、上記第１及び第２
のバーストゲートパルスを切り換えて上記バースト信号
抽出回路に供給するバースト信号抽出制御回路とを備
え、 該バースト信号抽出制御回路は、上記検出回路が正常な
映像信号が入力されていると判定した時には、上記第２
のバーストゲートパルスを上記バースト信号抽出回路に
供給し、上記検出回路が正常な映像信号が入力されてい
ないと判定した時には、上記第１のバーストゲートパル
スを上記バースト信号抽出回路に供給することを特徴と
する同期信号再生回路を提供するものである。
本発明は、正常入力時には、ゴーストの影響を受けない
ライン（水平走査線期間）のバースト信号のみを利用す
ることにより、常に安定した動作を可能とするものであ
る。また、本発明は、異常入力時（前述したように、無
信号入力時、電源投入時等で垂直同期信号が検出不可能
な状態であり、ゴーストの影響の有無とは無関係な状
態）には、入力映像信号の全期間のバースト信号を利用
するようにして、異常入力時から正常入力時への移行期
間等に素早く、確実に正常な回路動作状態を得られるよ
うにしたものである。
ライン（水平走査線期間）のバースト信号のみを利用す
ることにより、常に安定した動作を可能とするものであ
る。また、本発明は、異常入力時（前述したように、無
信号入力時、電源投入時等で垂直同期信号が検出不可能
な状態であり、ゴーストの影響の有無とは無関係な状
態）には、入力映像信号の全期間のバースト信号を利用
するようにして、異常入力時から正常入力時への移行期
間等に素早く、確実に正常な回路動作状態を得られるよ
うにしたものである。
第１図以下を参照しながら、本発明の同期信号再生回路
の一実施例について説明する。第１図は本発明の同期信
号再生回路10のブロック構成図である。この図におい
て、第２図に示した従来例と同一構成要素には同一符号
を付して、その詳細な説明を省略する。図中、20は入力
信号が正常か否かを検出する手段であるラッチ回路（検
出回路）、19は水平・垂直同期信号バーストゲートパル
ス再生器（以下単に「同期信号・パルス再生器」とも記
載する）である。
の一実施例について説明する。第１図は本発明の同期信
号再生回路10のブロック構成図である。この図におい
て、第２図に示した従来例と同一構成要素には同一符号
を付して、その詳細な説明を省略する。図中、20は入力
信号が正常か否かを検出する手段であるラッチ回路（検
出回路）、19は水平・垂直同期信号バーストゲートパル
ス再生器（以下単に「同期信号・パルス再生器」とも記
載する）である。
入力ラインl1よりの入力映像信号は、BPF11,複合同期信
号分離回路12,水平同期信号分離回路13,及び垂直同期信
号分離回路14に供給され、各回路より、夫々3.58MHzの
色副搬送波，複合同期信号，水平同期信号，及び垂直同
期信号が分離出力される。バーストゲートパルス発生器
15は上記複合同期信号を入力してこれを基に各水平走査
線期間毎のバースト部分を抜出すための第１のバースト
ゲートパルスを発生して、スイッチSW2（バースト信号
抽出制御回路）の接点ｃ側に出力する。スイッチSw2の
接点ｄ側には、同期信号・パルス再生器19で発生され
た、垂直ブランキング期間内の垂直同期信号期間後の、
時間的に変動する変動信号の水平走査線期間の次の水平
走査線期間以外のバースト信号部分のみをゲートする第
２のバーストゲートパルスが供給される。時間的に変動
する変動信号の水平走査線期間の次の水平走査線期間以
外のバースト信号部分としては、垂直同期信号期間直
後の無信号（ブラックバースト）ラインのバースト信号
部分、無信号ラインの次のラインのバースト信号部
分、VITS（Vertical Interval Test Signal）等の固
定信号ラインの次のラインのバースト信号部分がある。
このスイッチSw2は、ラッチ回路20からの信号，即ち映
像信号が正常か否かの判定結果によって、選択的に切換
えられる。
号分離回路12,水平同期信号分離回路13,及び垂直同期信
号分離回路14に供給され、各回路より、夫々3.58MHzの
色副搬送波，複合同期信号，水平同期信号，及び垂直同
期信号が分離出力される。バーストゲートパルス発生器
15は上記複合同期信号を入力してこれを基に各水平走査
線期間毎のバースト部分を抜出すための第１のバースト
ゲートパルスを発生して、スイッチSW2（バースト信号
抽出制御回路）の接点ｃ側に出力する。スイッチSw2の
接点ｄ側には、同期信号・パルス再生器19で発生され
た、垂直ブランキング期間内の垂直同期信号期間後の、
時間的に変動する変動信号の水平走査線期間の次の水平
走査線期間以外のバースト信号部分のみをゲートする第
２のバーストゲートパルスが供給される。時間的に変動
する変動信号の水平走査線期間の次の水平走査線期間以
外のバースト信号部分としては、垂直同期信号期間直
後の無信号（ブラックバースト）ラインのバースト信号
部分、無信号ラインの次のラインのバースト信号部
分、VITS（Vertical Interval Test Signal）等の固
定信号ラインの次のラインのバースト信号部分がある。
このスイッチSw2は、ラッチ回路20からの信号，即ち映
像信号が正常か否かの判定結果によって、選択的に切換
えられる。
映像信号が正常か異常かの判定は、上記垂直同期信号分
離回路14からの垂直同期信号を同期信号・パルス再生器
19で再生された垂直同期信号のエッジでラッチすること
により行なう。かかる動作原理について、第３図の信号
波形図を併せ参照して説明する。
離回路14からの垂直同期信号を同期信号・パルス再生器
19で再生された垂直同期信号のエッジでラッチすること
により行なう。かかる動作原理について、第３図の信号
波形図を併せ参照して説明する。
第３図は各垂直同期信号の模式図（タイミングチャー
ト）である。再生垂直同期信号は、後述する理由によ
り、用途に合わせて任意のタイミングに設定できるの
で、垂直同期信号分離回路14で生じる遅延時間を考慮し
て、第３図（Ｃ）の様に、その立上がり時点が垂直同期
信号分離回路14の出力信号である負極性の垂直同期パル
スの中程に来るように予め設定しておく。これにより、
正常入力時には、Ｌ（Low level）がラッチされ、異常
入力時には、Ｈ（High level）がラッチされて、ラッチ
回路20に供給される。この結果、スイッチSw2からは、
正常入力時には、同期信号・パルス再生器19より第２の
バーストゲートパルス（無信号ラインとVITS等の固定信
号ラインの次のラインのみのバーストゲート）が現れ、
異常入力時には、バーストゲートパルス発生器15からの
第１のバーストゲートパルス（毎ラインのバーストゲー
ト）が現れる。
ト）である。再生垂直同期信号は、後述する理由によ
り、用途に合わせて任意のタイミングに設定できるの
で、垂直同期信号分離回路14で生じる遅延時間を考慮し
て、第３図（Ｃ）の様に、その立上がり時点が垂直同期
信号分離回路14の出力信号である負極性の垂直同期パル
スの中程に来るように予め設定しておく。これにより、
正常入力時には、Ｌ（Low level）がラッチされ、異常
入力時には、Ｈ（High level）がラッチされて、ラッチ
回路20に供給される。この結果、スイッチSw2からは、
正常入力時には、同期信号・パルス再生器19より第２の
バーストゲートパルス（無信号ラインとVITS等の固定信
号ラインの次のラインのみのバーストゲート）が現れ、
異常入力時には、バーストゲートパルス発生器15からの
第１のバーストゲートパルス（毎ラインのバーストゲー
ト）が現れる。
スイッチSW2（バースト信号抽出制御回路）から出力さ
れる上記バーストゲートパルスによってスイッチSW1
（バースト信号抽出回路）が接点ａ側に切換えられる。
即ち、PLL発振回路16には、BPF11の出力のうち、正常入
力時には無信号ラインとVITS等の固定信号ラインの次の
ラインのみのバースト信号が供給され、異常入力時には
毎ラインのバースト信号がPLL発振回路16に供給され
る。かかる動作原理について、第４図の信号波形図（タ
イミングチャート）と共に説明する。
れる上記バーストゲートパルスによってスイッチSW1
（バースト信号抽出回路）が接点ａ側に切換えられる。
即ち、PLL発振回路16には、BPF11の出力のうち、正常入
力時には無信号ラインとVITS等の固定信号ラインの次の
ラインのみのバースト信号が供給され、異常入力時には
毎ラインのバースト信号がPLL発振回路16に供給され
る。かかる動作原理について、第４図の信号波形図（タ
イミングチャート）と共に説明する。
第４図（Ａ）は垂直ブランキング期間周辺の信号の模式
図である。同図（Ｂ）は従来回路及び本発明回路におい
て異常入力時に用いられるバーストゲートパルス信号
（バーストゲートパルス発生器15の出力に相当）であ
る。この場合、バーストは毎ライン取出されるが、入力
信号にゴーストがある場合は、あるラインの信号のゴー
スト成分が次のラインのバーストに重なってしまう。こ
こで、画像信号や文字多重信号など時間的に変動する信
号は、そのゴースト成分もそれに伴って当然変動するの
で、取出されるバーストも変動することになる。
図である。同図（Ｂ）は従来回路及び本発明回路におい
て異常入力時に用いられるバーストゲートパルス信号
（バーストゲートパルス発生器15の出力に相当）であ
る。この場合、バーストは毎ライン取出されるが、入力
信号にゴーストがある場合は、あるラインの信号のゴー
スト成分が次のラインのバーストに重なってしまう。こ
こで、画像信号や文字多重信号など時間的に変動する信
号は、そのゴースト成分もそれに伴って当然変動するの
で、取出されるバーストも変動することになる。
これに対し、垂直同期信号直後の無信号（ブラックバー
スト）ライン（10H,271H）やVITS等の固定信号ラインの
次のラインは、このゴースト成分も固定信号となるた
め、第４図（Ｃ）に表わされるような、本発明回路の正
常入力時に用いられるバーストゲートパルスを用いてバ
ーストを取出すと、取出されたバーストが変動するよう
なことは無くなる。
スト）ライン（10H,271H）やVITS等の固定信号ラインの
次のラインは、このゴースト成分も固定信号となるた
め、第４図（Ｃ）に表わされるような、本発明回路の正
常入力時に用いられるバーストゲートパルスを用いてバ
ーストを取出すと、取出されたバーストが変動するよう
なことは無くなる。
このようにして取出されたバースト信号を基準として、
PLL発振回路16において、本発明回路10を含むシステム
全体を制御する基準用信号（例えばディジタルシステム
の場合にはサンプリングクロック等に用いられるシステ
ムクロック）を生成する。PLL発振回路16の出力信号
は、システムクロック等の基準信号として出力ラインl2
を介して出力されると共に、同期信号・パルス再生器19
にも供給される。この同期信号・パルス再生器19には、
上記水平同期信号分離回路13からの水平同期信号と、垂
直同期信号分離回路14からの垂直同期信号も同様に供給
されており、これらの各信号からシステムに適合する水
平同期信号と垂直同期信号を再生して、夫々出力ライン
l3及びl4を介して出力している。
PLL発振回路16において、本発明回路10を含むシステム
全体を制御する基準用信号（例えばディジタルシステム
の場合にはサンプリングクロック等に用いられるシステ
ムクロック）を生成する。PLL発振回路16の出力信号
は、システムクロック等の基準信号として出力ラインl2
を介して出力されると共に、同期信号・パルス再生器19
にも供給される。この同期信号・パルス再生器19には、
上記水平同期信号分離回路13からの水平同期信号と、垂
直同期信号分離回路14からの垂直同期信号も同様に供給
されており、これらの各信号からシステムに適合する水
平同期信号と垂直同期信号を再生して、夫々出力ライン
l3及びl4を介して出力している。
第５図は同期信号・パルス再生器19のより具体的構成例
を示すブロック図である。この図に示すように、同期信
号・パルス再生器19は、ラッチ回路21〜24,カウンタ25
〜26,ゲート素子（NAND回路）27〜29,及びROM30,31等を
用い、これらを同図示の如く結線して構成される。
を示すブロック図である。この図に示すように、同期信
号・パルス再生器19は、ラッチ回路21〜24,カウンタ25
〜26,ゲート素子（NAND回路）27〜29,及びROM30,31等を
用い、これらを同図示の如く結線して構成される。
PLL発振回路16より入力ラインl5を介して供給されたシ
ステムクロック信号は、カウントクロック用としてカウ
ンタ25に供給されると共に、ラッチ回路（反転ラッチ）
21及び22にも供給される。これらのラッチ回路21,22及
びNAND回路27より成る回路は、水平同期信号分離回路13
より入力ラインl6を介して供給される水平同期信号を１
クロック幅のリセット信号に変換し、NAND回路27よりカ
ウンタ25のリセット入力端子に出力する。従って、カウ
ンタ25は１ライン毎にリセットされ、１クロック毎にイ
ンクリメントされることになり、カウンタ25からROM30
へは、１ライン中のクロックのカウント数が与えられる
ことになる。具体的に、クロックの周波数を４SC（≒
14.3MHz）とすると、１ラインは910クロックになる。RO
M30には１ラインの範囲の中でのクロック単位のタイミ
ング信号が予め記憶されており、それに応じて出力ライ
ンl3から再生水平同期信号が出力され、また、NAND回路
29に対してはバーストゲートパルス（第４図（Ｂ）参
照）が出力される。
ステムクロック信号は、カウントクロック用としてカウ
ンタ25に供給されると共に、ラッチ回路（反転ラッチ）
21及び22にも供給される。これらのラッチ回路21,22及
びNAND回路27より成る回路は、水平同期信号分離回路13
より入力ラインl6を介して供給される水平同期信号を１
クロック幅のリセット信号に変換し、NAND回路27よりカ
ウンタ25のリセット入力端子に出力する。従って、カウ
ンタ25は１ライン毎にリセットされ、１クロック毎にイ
ンクリメントされることになり、カウンタ25からROM30
へは、１ライン中のクロックのカウント数が与えられる
ことになる。具体的に、クロックの周波数を４SC（≒
14.3MHz）とすると、１ラインは910クロックになる。RO
M30には１ラインの範囲の中でのクロック単位のタイミ
ング信号が予め記憶されており、それに応じて出力ライ
ンl3から再生水平同期信号が出力され、また、NAND回路
29に対してはバーストゲートパルス（第４図（Ｂ）参
照）が出力される。
上記水平同期信号分離回路13より入力ラインl6を介して
供給される水平同期信号は、カウントクロック用として
カウンタ26にも供給されると共に、ラッチ回路（反転ラ
ッチ）23及びラッチ回路（非反転ラッチ）24にも供給さ
れる。これらラッチ回路23,24及びNAND回路28より成る
回路は、垂直同期信号分離回路13より入力ラインl7を介
して供給される垂直同期信号を１ライン幅のリセット信
号に変換し、NAND回路28よりカウンタ26のリセット入力
端子に出力する。従って、カウンタ26は１フィールド毎
にリセットされ、１ライン毎にインクリメントされるこ
とになり、カウンタ26からROM31へは、１フィールド中
のラインのカウント数が与えられることになる。
供給される水平同期信号は、カウントクロック用として
カウンタ26にも供給されると共に、ラッチ回路（反転ラ
ッチ）23及びラッチ回路（非反転ラッチ）24にも供給さ
れる。これらラッチ回路23,24及びNAND回路28より成る
回路は、垂直同期信号分離回路13より入力ラインl7を介
して供給される垂直同期信号を１ライン幅のリセット信
号に変換し、NAND回路28よりカウンタ26のリセット入力
端子に出力する。従って、カウンタ26は１フィールド毎
にリセットされ、１ライン毎にインクリメントされるこ
とになり、カウンタ26からROM31へは、１フィールド中
のラインのカウント数が与えられることになる。
ROM31には１フィールドの範囲の中でのライン単位のタ
イミング信号が予め記憶されており、それに応じて出力
ラインl4から再生垂直同期信号が出力され、また、NAND
回路29に対してはブラックバーストやVITS等の固定信号
の次のラインだけを抜取るような（この図の構成では負
極性）バーストゲートラインパルスが出力される。NAND
回路29では、ROM30からの各ライン毎のバーストゲート
信号と、ROM31からの，バーストを抜取るべきラインを
表わすバーストゲートラインパルスを組合せ、ブラック
バーストやVITS固定信号の次のラインのバーストの部分
だけをゲートするようなバーストゲートパルスを生成し
て、スイッチSw2（第１図参照）の接点ｄに出力する。
イミング信号が予め記憶されており、それに応じて出力
ラインl4から再生垂直同期信号が出力され、また、NAND
回路29に対してはブラックバーストやVITS等の固定信号
の次のラインだけを抜取るような（この図の構成では負
極性）バーストゲートラインパルスが出力される。NAND
回路29では、ROM30からの各ライン毎のバーストゲート
信号と、ROM31からの，バーストを抜取るべきラインを
表わすバーストゲートラインパルスを組合せ、ブラック
バーストやVITS固定信号の次のラインのバーストの部分
だけをゲートするようなバーストゲートパルスを生成し
て、スイッチSw2（第１図参照）の接点ｄに出力する。
このように、ROM30,31の内容を予め設定しておくことに
より、水平・垂直同期信号やバーストゲートパルスの他
にも、必要なタイミング信号を１フィールドの中の任意
のタイミングに発生させることができる。また、ROM31
より出力ラインl4を介して出力された再生垂直同期信号
は、第１図のラッチ回路20のクロック信号としても使用
される。
より、水平・垂直同期信号やバーストゲートパルスの他
にも、必要なタイミング信号を１フィールドの中の任意
のタイミングに発生させることができる。また、ROM31
より出力ラインl4を介して出力された再生垂直同期信号
は、第１図のラッチ回路20のクロック信号としても使用
される。
次に、本発明の同期信号再生回路10における、正常入力
時から異常入力時への過渡現象、又はその逆の現象時の
動作について、第３図及び第４図を併せ参照しながら説
明する。正常入力状態から入力映像信号が無くなった
り、大きく乱れたりする異常入力状態へ変った場合、ま
ず、第３図で説明したように、ラッチ回路20の判定結果
が異常入力状態を検出し、スイッチSw2を接点ｃ側に切
換え、各ライン毎のバースト信号によるシステムクロッ
ク発生にする。このとき、実際には入力映像信号が大き
く乱れるか又は存在しなくなるので、PLL発振回路16
は、本来のシステムクロック周波数に近い周波数で発振
するフリーラン（Freerun）状態となる。また、水平同
期信号分離回路13及び垂直同期信号分離回路14からの水
平同期信号及び垂直同期信号も無くなるので、同期信号
・パルス再生器19内のカウンタ25,26はリセットされな
くなり、再生水平同期信号及び再生垂直同期信号は本来
の周期とは異なる周期でパルスを出力するようになる。
この状態は、正常入力待ちの状態であると言える。
時から異常入力時への過渡現象、又はその逆の現象時の
動作について、第３図及び第４図を併せ参照しながら説
明する。正常入力状態から入力映像信号が無くなった
り、大きく乱れたりする異常入力状態へ変った場合、ま
ず、第３図で説明したように、ラッチ回路20の判定結果
が異常入力状態を検出し、スイッチSw2を接点ｃ側に切
換え、各ライン毎のバースト信号によるシステムクロッ
ク発生にする。このとき、実際には入力映像信号が大き
く乱れるか又は存在しなくなるので、PLL発振回路16
は、本来のシステムクロック周波数に近い周波数で発振
するフリーラン（Freerun）状態となる。また、水平同
期信号分離回路13及び垂直同期信号分離回路14からの水
平同期信号及び垂直同期信号も無くなるので、同期信号
・パルス再生器19内のカウンタ25,26はリセットされな
くなり、再生水平同期信号及び再生垂直同期信号は本来
の周期とは異なる周期でパルスを出力するようになる。
この状態は、正常入力待ちの状態であると言える。
次に、例えば装置本体の電源ON時のように、異常入力状
態から正常入力状態への移行時には、まず、複合同期信
号分離回路12が正常な動作を行なうようになり、各ライ
ン毎のバースト信号によるシステムクロック発生が、ゴ
ーストによる影響を受けながらも、バースト信号にロッ
クして行なわれるようになる。また、水平同期信号分離
回路13及び垂直同期信号分離回路14の出力も正常に戻る
ので、同期信号・パルス再生器19内のカウンタ25,26も
本来の周期でリセットされるようになる。それによって
再生垂直同期信号も本来の周期（タイミング）で生じる
ので、ラッチ回路20の判定結果が正常入力状態を検出し
て、スイッチSw2を接点ｄ側に切換え、同期信号・パル
ス再生器19で発生したバーストゲートパルスの期間のバ
ーストによるシステムクロック発生に戻して、正常入力
状態の動作となる。
態から正常入力状態への移行時には、まず、複合同期信
号分離回路12が正常な動作を行なうようになり、各ライ
ン毎のバースト信号によるシステムクロック発生が、ゴ
ーストによる影響を受けながらも、バースト信号にロッ
クして行なわれるようになる。また、水平同期信号分離
回路13及び垂直同期信号分離回路14の出力も正常に戻る
ので、同期信号・パルス再生器19内のカウンタ25,26も
本来の周期でリセットされるようになる。それによって
再生垂直同期信号も本来の周期（タイミング）で生じる
ので、ラッチ回路20の判定結果が正常入力状態を検出し
て、スイッチSw2を接点ｄ側に切換え、同期信号・パル
ス再生器19で発生したバーストゲートパルスの期間のバ
ーストによるシステムクロック発生に戻して、正常入力
状態の動作となる。
以上のように、正常入力か否かを判定した上で、正常入
力時にはシステム全体の基準となるシステムクロック発
生のための基準信号として、ゴーストの影響を受けない
ラインのバースト信号を用いるわけである。
力時にはシステム全体の基準となるシステムクロック発
生のための基準信号として、ゴーストの影響を受けない
ラインのバースト信号を用いるわけである。
本発明の同期信号再生回路は上述したように、システム
クロック発生のための基準信号としてゴーストの影響を
受けないラインのバースト信号を使用するよう構成した
ので、ゴーストを含んだ映像信号からでも画像の内容に
よってシステムクロックが変動することを防止できる。
また、再生した垂直同期信号で映像信号から分離した垂
直同期信号をラッチして入力の正常，異常を判定して、
異常入力時にも各ライン毎のバースト信号を用いたシス
テムクロック発生を行なっているので、本発明回路を採
用した装置本体の電源ON時のように、異常入力状態から
正常入力状態への移行時にも、まず毎ライン（各ライン
毎）のバースト信号にロックしたシステムクロックは発
生し、次にゴーストの影響を受けないラインのバースト
にロックするように動作するので素早く確実に正常な回
路動作が得られ、しかも回路構成上は従来回路に僅かな
付加や変更を施すだけで実現出来る等の、実用上優れた
特長を有する。
クロック発生のための基準信号としてゴーストの影響を
受けないラインのバースト信号を使用するよう構成した
ので、ゴーストを含んだ映像信号からでも画像の内容に
よってシステムクロックが変動することを防止できる。
また、再生した垂直同期信号で映像信号から分離した垂
直同期信号をラッチして入力の正常，異常を判定して、
異常入力時にも各ライン毎のバースト信号を用いたシス
テムクロック発生を行なっているので、本発明回路を採
用した装置本体の電源ON時のように、異常入力状態から
正常入力状態への移行時にも、まず毎ライン（各ライン
毎）のバースト信号にロックしたシステムクロックは発
生し、次にゴーストの影響を受けないラインのバースト
にロックするように動作するので素早く確実に正常な回
路動作が得られ、しかも回路構成上は従来回路に僅かな
付加や変更を施すだけで実現出来る等の、実用上優れた
特長を有する。
第１図は本発明の同期信号再生回路のブロック図、第２
図は従来回路のブロック図、第３図及び第４図は従来回
路及び本発明回路の動作説明用信号波形図（タイミング
チャート）、第５図は本発明回路の主要部の具体的ブロ
ック構成図である。 10……同期信号再生回路、11……帯域波器、12……複
合同期信号分離回路、13……水平同期信号分離回路、14
……垂直同期信号分離回路、15……バーストゲートパル
ス発生器、16……PLL発振回路、19……水平・垂直同期
信号バーストゲートパルス再生器、20〜24……ラッチ回
路、25,26……カウンタ、27〜29……ゲート素子、30,31
……ROM、Sw1,Sw2……スイッチ。
図は従来回路のブロック図、第３図及び第４図は従来回
路及び本発明回路の動作説明用信号波形図（タイミング
チャート）、第５図は本発明回路の主要部の具体的ブロ
ック構成図である。 10……同期信号再生回路、11……帯域波器、12……複
合同期信号分離回路、13……水平同期信号分離回路、14
……垂直同期信号分離回路、15……バーストゲートパル
ス発生器、16……PLL発振回路、19……水平・垂直同期
信号バーストゲートパルス再生器、20〜24……ラッチ回
路、25,26……カウンタ、27〜29……ゲート素子、30,31
……ROM、Sw1,Sw2……スイッチ。
Claims (1)
- 【請求項１】入力信号であるカラー複合映像信号より、
夫々色副搬送波、複合同期信号、水平同期信号、及び垂
直同期信号を分離出力する帯域濾波器、複合同期信号分
離回路、水平同期信号分離回路、及び垂直同期信号分離
回路と、 第１及び第２のバーストゲートパルスに基いて、上記帯
域濾波器の出力からバースト信号部分を抜出すバースト
信号抽出回路と、 上記複合同期信号分離回路からの複合同期信号を基に、
上記入力映像信号の全ての期間の各水平走査線期間毎の
バースト信号部分を抜出すための上記第１のバーストゲ
ートパルスを発生するバーストゲートパルス発生器と、 上記バースト信号抽出回路で抜出されたバースト信号を
基準としてシステム全体を制御する基準信号を生成する
PLL発振回路と、 該PLL発振回路からの基準信号及び上記水平同期信号分
離回路、垂直同期信号分離回路からの水平同期信号、垂
直同期信号を夫々入力して、これらの信号を基に再生水
平同期信号、再生垂直同期信号を生成すると共に、垂直
ブランキング期間内の垂直同期信号期間後の、時間的に
変動する変動信号の水平走査線期間の次の水平走査線期
間以外のバースト信号部分のみをゲートする第２のバー
ストゲートパルスを生成する水平・垂直同期信号バース
トゲートパルス再生器と、 該水平・垂直同期信号バーストゲートパルス再生器から
の再生垂直同期信号と上記垂直同期信号分離回路からの
垂直同期信号とを入力して両信号を基に上記入力映像信
号が正常か否かを判定する検出回路と、 該検出回路による判定結果に基いて、上記第１及び第２
のバーストゲートパルスを切り換えて上記バースト信号
抽出回路に供給するバースト信号抽出制御回路とを備
え、 該バースト信号抽出制御回路は、上記検出回路が正常な
映像信号が入力されていると判定した時には、上記第２
のバーストゲートパルスを上記バースト信号抽出回路に
供給し、上記検出回路が正常な映像信号が入力されてい
ないと判定した時には、上記第１のバーストゲートパル
スを上記バースト信号抽出回路に供給することを特徴と
する同期信号再生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1136568A JPH0748861B2 (ja) | 1989-05-30 | 1989-05-30 | 同期信号再生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1136568A JPH0748861B2 (ja) | 1989-05-30 | 1989-05-30 | 同期信号再生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH031789A JPH031789A (ja) | 1991-01-08 |
| JPH0748861B2 true JPH0748861B2 (ja) | 1995-05-24 |
Family
ID=15178298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1136568A Expired - Fee Related JPH0748861B2 (ja) | 1989-05-30 | 1989-05-30 | 同期信号再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0748861B2 (ja) |
-
1989
- 1989-05-30 JP JP1136568A patent/JPH0748861B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH031789A (ja) | 1991-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4821112A (en) | Detection circuit for detecting standard television signals and nonstandard television signals | |
| US5907367A (en) | Video overlay circuit for synchronizing and combining analog and digital signals | |
| JPH0748861B2 (ja) | 同期信号再生回路 | |
| JPH05227453A (ja) | 周波数自動調整装置 | |
| KR920003713B1 (ko) | 영상표시장치 | |
| JPS625515B2 (ja) | ||
| US5258841A (en) | Horizontal synchronizing signal separation circuit | |
| JPH0528947B2 (ja) | ||
| JPH09135461A (ja) | クロック発生回路 | |
| JP2975807B2 (ja) | Ｖｔｒの映像信号処理回路 | |
| JPH0218613Y2 (ja) | ||
| JPH0528849Y2 (ja) | ||
| JP3101689B2 (ja) | 映像信号処理装置の同期信号発生回路 | |
| JP2876610B2 (ja) | 色信号処理回路 | |
| JPH03245679A (ja) | 水平同期信号のゲート方法 | |
| JPH07142998A (ja) | 位相同期回路 | |
| JPH04199984A (ja) | 映像信号のデコーダ装置 | |
| JPH11196381A (ja) | タイムベースコレクタ | |
| JPH07226860A (ja) | Ｐｌｌ回路 | |
| JPH0810859B2 (ja) | 位相同期回路 | |
| JPH01162494A (ja) | 文字放送信号を含む映像信号の記録再生方法及びこれに関連する装置 | |
| JPH0478231B2 (ja) | ||
| JPH05227447A (ja) | 水平同期再生回路 | |
| JPS637078B2 (ja) | ||
| JPH10164618A (ja) | 映像信号処理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |