JPH074953B2 - プリンタコントロ−ラ - Google Patents
プリンタコントロ−ラInfo
- Publication number
- JPH074953B2 JPH074953B2 JP59190509A JP19050984A JPH074953B2 JP H074953 B2 JPH074953 B2 JP H074953B2 JP 59190509 A JP59190509 A JP 59190509A JP 19050984 A JP19050984 A JP 19050984A JP H074953 B2 JPH074953 B2 JP H074953B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- lock
- signal
- output
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/485—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by the process of building-up characters or image elements applicable to two or more kinds of printing or marking processes
Landscapes
- Dot-Matrix Printers And Others (AREA)
- Record Information Processing For Printing (AREA)
Description
【発明の詳細な説明】 技術分野 本発明はプリンタ装置本体に着脱可能なメモリ手段を有
するプリンタコントローラに係り、特にワードプロセッ
サ、その他各種のコンピュータシステムの出力装置とし
てのプリンタに使用するに好適なプリンタコントローラ
に関する。
するプリンタコントローラに係り、特にワードプロセッ
サ、その他各種のコンピュータシステムの出力装置とし
てのプリンタに使用するに好適なプリンタコントローラ
に関する。
従来技術 ドットパターンの文字情報が格納されているメモリを内
蔵したフォントメモリカートリッジを有する従来のプリ
ンタコントローラにおいては、上記メモリがアクセスさ
れている最中は勿論であるが、上記メモリがアクセスさ
れていない時でも上記フォントメモリカートリッジをプ
リンタ装置本体のコネクタより着脱する操作により上記
フォントメモリカートリッジ内のメモリと制御部との接
続する信号線にノイズが入り、上記制御部が誤動作する
という問題があった。
蔵したフォントメモリカートリッジを有する従来のプリ
ンタコントローラにおいては、上記メモリがアクセスさ
れている最中は勿論であるが、上記メモリがアクセスさ
れていない時でも上記フォントメモリカートリッジをプ
リンタ装置本体のコネクタより着脱する操作により上記
フォントメモリカートリッジ内のメモリと制御部との接
続する信号線にノイズが入り、上記制御部が誤動作する
という問題があった。
目 的 本発明はこのような従来技術の欠点を解消し、 文字情報を格納しているメモリを有するメモリ手段の装
置本体への着脱操作に起因する制御部の誤動作の防止を
図ったプリントコントローラを提供することを目的とす
る。
置本体への着脱操作に起因する制御部の誤動作の防止を
図ったプリントコントローラを提供することを目的とす
る。
構 成 本発明は上記目的を達成するために、文字情報を格納し
ているメモリを有するメモリ手段を所定位置にロックす
るロック機構と、文字情報を格納しているメモリを備え
たメモリ手段を、制御部を有する装置本体に着脱するこ
とにより上記メモリ手段を交換することの可能なプリン
タコントローラにおいて、上記メモリ手段を所定位置に
ロックするロック機構と、上記メモリ手段が装置本体に
完全に着脱されるまで押圧された状態にあり、押圧され
た状態のときに上記ロック機構によるロック状態を解除
するロック解除手段と、ロック解除手段が押圧されてい
る状態のときに、ロック状態の解除を示すロック解除信
号を出力し続けるロック解除信号発生手段と、上記制御
部と上記メモリ手段のメモリとの間に介在するバッファ
とを有し、上記ロック解除信号発生手段からのロック解
除信号が出力されている期間中、上記制御部と前記メモ
リ手段のメモリとの間の信号の伝送を阻止するための所
定の信号を前記バッファに与えて、上記制御部と上記メ
モリ手段のメモリとの間の信号の伝送を阻止することを
特徴としている。
ているメモリを有するメモリ手段を所定位置にロックす
るロック機構と、文字情報を格納しているメモリを備え
たメモリ手段を、制御部を有する装置本体に着脱するこ
とにより上記メモリ手段を交換することの可能なプリン
タコントローラにおいて、上記メモリ手段を所定位置に
ロックするロック機構と、上記メモリ手段が装置本体に
完全に着脱されるまで押圧された状態にあり、押圧され
た状態のときに上記ロック機構によるロック状態を解除
するロック解除手段と、ロック解除手段が押圧されてい
る状態のときに、ロック状態の解除を示すロック解除信
号を出力し続けるロック解除信号発生手段と、上記制御
部と上記メモリ手段のメモリとの間に介在するバッファ
とを有し、上記ロック解除信号発生手段からのロック解
除信号が出力されている期間中、上記制御部と前記メモ
リ手段のメモリとの間の信号の伝送を阻止するための所
定の信号を前記バッファに与えて、上記制御部と上記メ
モリ手段のメモリとの間の信号の伝送を阻止することを
特徴としている。
本発明の構成について以下、実施例に基づいて説明す
る。
る。
第１図には本発明に係るプリントコントローラの一実施
例の構成が示されており、同図において、文字情報が格
納されているメモリが収容されたフォントカートリッジ
10は所定位置に固設されたコネクタ12に装着され、ロッ
ク機構14によりロックされている。そしてこのロック機
構14の作動はロック解除ボタン16の押圧操作により解除
され、ロック解除ボタン16の操作により動作するスイッ
チ18よりロック機構14の解除状態を示すロック解除信号
S1が出力される。
例の構成が示されており、同図において、文字情報が格
納されているメモリが収容されたフォントカートリッジ
10は所定位置に固設されたコネクタ12に装着され、ロッ
ク機構14によりロックされている。そしてこのロック機
構14の作動はロック解除ボタン16の押圧操作により解除
され、ロック解除ボタン16の操作により動作するスイッ
チ18よりロック機構14の解除状態を示すロック解除信号
S1が出力される。
また各種の演算処理及び入出力制御を行う制御部30はバ
ッファ（具体的には３ステードバッファ）20を介してコ
ントロールバス40、アドレスバス42、データバス44によ
りコネクタ12が接続されている。ここでフォントカート
リッジ10のロック機構14の構成を第２図に示す。同図に
おいて、フォントカートリッジ10には凹部50が設けられ
ており、フォントカートリッジ10がコネクタ12に装着さ
れた状態においてロック部材52の一端が前記凹部50の出
入可能となるようにピン58による枢支されたレバー56の
一端とロック部材52の他端とがピン54により連結されて
いる。
ッファ（具体的には３ステードバッファ）20を介してコ
ントロールバス40、アドレスバス42、データバス44によ
りコネクタ12が接続されている。ここでフォントカート
リッジ10のロック機構14の構成を第２図に示す。同図に
おいて、フォントカートリッジ10には凹部50が設けられ
ており、フォントカートリッジ10がコネクタ12に装着さ
れた状態においてロック部材52の一端が前記凹部50の出
入可能となるようにピン58による枢支されたレバー56の
一端とロック部材52の他端とがピン54により連結されて
いる。
一方、一端にロック解除ボタン16を有し、他端がスイッ
チ18の接点機構を形成するロッド60がケース64を貫通し
て設けられており、前記レバー56の他端はロッド60にピ
ン62により枢支されている。そしてロッド60はばね66に
より常時、図上上方に付勢され、ロック部材52はフォン
トカートリッジ10に設けられた凹部50内に挿入する方向
（図上、左方）に押圧されている。スイッチ18の１つの
切片に接続されているリード線68はバッファ20（第１図
参照）に接続され、スイッチ18のもう１つの切片に接続
されているリード線70は不図示の電源側もしくは接地側
に接続されている。
チ18の接点機構を形成するロッド60がケース64を貫通し
て設けられており、前記レバー56の他端はロッド60にピ
ン62により枢支されている。そしてロッド60はばね66に
より常時、図上上方に付勢され、ロック部材52はフォン
トカートリッジ10に設けられた凹部50内に挿入する方向
（図上、左方）に押圧されている。スイッチ18の１つの
切片に接続されているリード線68はバッファ20（第１図
参照）に接続され、スイッチ18のもう１つの切片に接続
されているリード線70は不図示の電源側もしくは接地側
に接続されている。
上記構成において、フォントカートリッジ10をコネクタ
12に対し着脱するに際してロック解除ボタン16を押圧す
ると、レバー56がピン58を支点として時計方向に回動
し、ロック部材52は図上、右方向に移動させられ、凹部
50との係合状態が解除される。
12に対し着脱するに際してロック解除ボタン16を押圧す
ると、レバー56がピン58を支点として時計方向に回動
し、ロック部材52は図上、右方向に移動させられ、凹部
50との係合状態が解除される。
これと同時にスイッチ18がたとえばONし、不図示の電源
もしくは接地リード線68,70によりロック解除信号S1が
バッファ20に出力される。この結果、バッファ20はロッ
ク解除信号S1が出力されている期間中、ロック解除信号
S1により強制的にフローティング状態，すなわち、高イ
ンピーダンス状態（開放状態）にされ、制御部30とフォ
ントカートリッジ10内の文字情報が格納されているメモ
リとの間の信号の伝送が阻止される。
もしくは接地リード線68,70によりロック解除信号S1が
バッファ20に出力される。この結果、バッファ20はロッ
ク解除信号S1が出力されている期間中、ロック解除信号
S1により強制的にフローティング状態，すなわち、高イ
ンピーダンス状態（開放状態）にされ、制御部30とフォ
ントカートリッジ10内の文字情報が格納されているメモ
リとの間の信号の伝送が阻止される。
上記したように、フォントカートリッジ10はロック部材
52、レバー56、ロッド60及及ばね66より構成されるロッ
ク機構14によって常にロックされており、ロック解除ボ
タン16を押圧することによりロック状態が解除され、フ
ォントカートリッジ10の取り外しができるように構成さ
れている。
52、レバー56、ロッド60及及ばね66より構成されるロッ
ク機構14によって常にロックされており、ロック解除ボ
タン16を押圧することによりロック状態が解除され、フ
ォントカートリッジ10の取り外しができるように構成さ
れている。
またフォントカートリッジ10をコネクタ12に装着する場
合においてもロック解除ボタン16を押圧しないと、ロッ
ク部材52がフォントカートリッジ10の通路を妨害し、フ
ォントカートリッジ10をコネクタ12に装着できないよう
にしてある。したがって、ロック解除ボタン16はフォン
トカートリッジ10が完全に着脱されるまで押圧された状
態にあり、それ故フォントカートリッジ10の着脱操作中
は常にロック解除信号S1が不図示の電源もしくは接地か
らスイッチ18より出力され続ける。
合においてもロック解除ボタン16を押圧しないと、ロッ
ク部材52がフォントカートリッジ10の通路を妨害し、フ
ォントカートリッジ10をコネクタ12に装着できないよう
にしてある。したがって、ロック解除ボタン16はフォン
トカートリッジ10が完全に着脱されるまで押圧された状
態にあり、それ故フォントカートリッジ10の着脱操作中
は常にロック解除信号S1が不図示の電源もしくは接地か
らスイッチ18より出力され続ける。
以上に説明したように本実施例ではロック解除ボタン16
の押圧操作によりスイッチ18より出力されるロック解除
信号S1を制御信号として直接、バッファ20を制御するよ
うに構成したので、簡単な構成でフォントカートリッジ
の着脱操作に起因する制御部の誤動作を防止することが
できる。
の押圧操作によりスイッチ18より出力されるロック解除
信号S1を制御信号として直接、バッファ20を制御するよ
うに構成したので、簡単な構成でフォントカートリッジ
の着脱操作に起因する制御部の誤動作を防止することが
できる。
次に第３図に本発明に係るプリントコントローラの他の
実施例の構成を示す。本実施例が第１図に示した実施例
と構成上、異なる点はロック解除ボタン16の押圧操作に
より出力されるロック解除信号を制御部30を構成するCP
U80にリード線102を介して割込信号S2として、またI/O
ポート90に対してはリード線104を介してフォントカー
トリッジ10のステータス信号S3として、それぞれ出力す
ることにより、CPU80でフォントカートリッジ10の着脱
に伴う必要な処理を行い且つステータス信号S3が出力さ
れている期間中、I/Oポート90よりリード線106を介して
バッファ20に出力される制御信号S4によりバッファ20を
強制的にフローティング状態，すなわち、高インピーダ
ンス状態（開放状態）にするように構成したことであ
る。
実施例の構成を示す。本実施例が第１図に示した実施例
と構成上、異なる点はロック解除ボタン16の押圧操作に
より出力されるロック解除信号を制御部30を構成するCP
U80にリード線102を介して割込信号S2として、またI/O
ポート90に対してはリード線104を介してフォントカー
トリッジ10のステータス信号S3として、それぞれ出力す
ることにより、CPU80でフォントカートリッジ10の着脱
に伴う必要な処理を行い且つステータス信号S3が出力さ
れている期間中、I/Oポート90よりリード線106を介して
バッファ20に出力される制御信号S4によりバッファ20を
強制的にフローティング状態，すなわち、高インピーダ
ンス状態（開放状態）にするように構成したことであ
る。
第３図において、フォントカートリッジ10の着脱時にロ
ックボタン16が押圧されるとスイッチ18よりCPU80に割
込信号S2が、またI/Oポート90にステータス信号S3がそ
れぞれ出力される。CPU80は割込信号S2を受けると、フ
ォントカートリッジ10内のメモリをアクセス中である場
合にはアクセスを中断し、アクセス中でない場合にはス
テータス信号S3を受けているI/Oポート90よりバッファ2
0に対し制御信号S4を出力させ、ステータス信号S3が出
力されている期間中バッファ20を強制的にフローティン
グ状態，すなわち、高インピーダンス状態（開放状態）
にする。
ックボタン16が押圧されるとスイッチ18よりCPU80に割
込信号S2が、またI/Oポート90にステータス信号S3がそ
れぞれ出力される。CPU80は割込信号S2を受けると、フ
ォントカートリッジ10内のメモリをアクセス中である場
合にはアクセスを中断し、アクセス中でない場合にはス
テータス信号S3を受けているI/Oポート90よりバッファ2
0に対し制御信号S4を出力させ、ステータス信号S3が出
力されている期間中バッファ20を強制的にフローティン
グ状態，すなわち、高インピーダンス状態（開放状態）
にする。
またフォントカートリッジ10内のメモリをアクセス中に
CPU80が割込信号S2を受けた場合にアクセスを中断する
と、印字エラーが生じる場合（例えば印字出力中な
ど。）にはI/Oポート90を介して表示装置200にエラー表
示を行うための表示信号が出力される。
CPU80が割込信号S2を受けた場合にアクセスを中断する
と、印字エラーが生じる場合（例えば印字出力中な
ど。）にはI/Oポート90を介して表示装置200にエラー表
示を行うための表示信号が出力される。
以上に説明したように本実施例ではフォントカートリッ
ジの着脱操作時にメモリをアクセス中であるか否かによ
り、これに対応した処理をCPU80で行うように構成した
ので前記実施例に比してより確実にフォントカートリッ
ジの着脱操作に起因する制御部の誤動作を防止すること
ができる。
ジの着脱操作時にメモリをアクセス中であるか否かによ
り、これに対応した処理をCPU80で行うように構成した
ので前記実施例に比してより確実にフォントカートリッ
ジの着脱操作に起因する制御部の誤動作を防止すること
ができる。
効 果 本発明では信号線で接続される制御部とメモリ手段のメ
モリとの間にバッファを介在させ、上記メモリ手段着脱
時に操作されるロック解除信号発生手段の信号に基づい
て制御部と上記メモリ手段のメモリとの間の信号伝送を
阻止するように前記バッファを制御するように構成した
ので、上記メモリ手段着脱操作に起因する誤動作を防止
することができる。
モリとの間にバッファを介在させ、上記メモリ手段着脱
時に操作されるロック解除信号発生手段の信号に基づい
て制御部と上記メモリ手段のメモリとの間の信号伝送を
阻止するように前記バッファを制御するように構成した
ので、上記メモリ手段着脱操作に起因する誤動作を防止
することができる。
第１図は本発明に係るプリンタコントローラの一実施例
の構成を示すブロック図、 第２図は本発明に係るプリンタコントローラにおけるフ
ォントカートリッジのロック機構を示す説明図、 第３図は本発明に係るプリンタコントローラの他の実施
例の構成を示すブロック図である。 主要部分の符号の説明 10……フォントカートリッジ 14……ロック機構 16……ロック解除ボタン 18……スイッチ 20……バッファ 30……制御部 80……CPU 90……I/Oポート
の構成を示すブロック図、 第２図は本発明に係るプリンタコントローラにおけるフ
ォントカートリッジのロック機構を示す説明図、 第３図は本発明に係るプリンタコントローラの他の実施
例の構成を示すブロック図である。 主要部分の符号の説明 10……フォントカートリッジ 14……ロック機構 16……ロック解除ボタン 18……スイッチ 20……バッファ 30……制御部 80……CPU 90……I/Oポート
Claims (1)
- 【請求項１】文字情報を格納しているメモリを備えたメ
モリ手段を、制御部を有する装置本体に着脱することに
より前記メモリ手段を交換することの可能なプリンタコ
ントローラにおいて、 前記メモリ手段を所定位置にロックするロック機構と、 前記メモリ手段が装置本体に完全に着脱されるまで押圧
された状態にあり、押圧された状態のときに前記ロック
機構によるロック状態を解除するロック解除手段と、 ロック解除手段が押圧されている状態のときに、ロック
状態の解除を示すロック解除信号を出力し続けるロック
解除信号発生手段と、 前記制御部と前記メモリ手段のメモリとの間に介在する
バッファとを有し、 前記ロック解除信号発生手段からのロック解除信号が出
力されている期間中、前記制御部と前記メモリ手段のメ
モリとの間の信号の伝送を阻止するための所定の信号を
前記バッファに与えて、前記制御部と前記メモリ手段の
メモリとの間の信号の伝送を阻止することを特徴とする
プリンタコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59190509A JPH074953B2 (ja) | 1984-09-13 | 1984-09-13 | プリンタコントロ−ラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59190509A JPH074953B2 (ja) | 1984-09-13 | 1984-09-13 | プリンタコントロ−ラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6168254A JPS6168254A (ja) | 1986-04-08 |
| JPH074953B2 true JPH074953B2 (ja) | 1995-01-25 |
Family
ID=16259271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59190509A Expired - Lifetime JPH074953B2 (ja) | 1984-09-13 | 1984-09-13 | プリンタコントロ−ラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH074953B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0796321B2 (ja) * | 1986-04-17 | 1995-10-18 | キヤノン株式会社 | 出力装置 |
| JPS6325067A (ja) * | 1986-07-18 | 1988-02-02 | Nec Corp | フオントカ−トリツジ制御回路 |
| US5171092A (en) * | 1987-07-06 | 1992-12-15 | Canon Kabushiki Kaisha | Printing apparatus that stores externally supplied fonts |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60193189A (ja) * | 1984-03-15 | 1985-10-01 | Canon Inc | 電子機器 |
-
1984
- 1984-09-13 JP JP59190509A patent/JPH074953B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6168254A (ja) | 1986-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0419112A3 (en) | Serial data transmission | |
| KR910008719A (ko) | Hdd의 로크기구가 해제되었을 때 전원 공급을 정지하는 퍼스널컴퓨터 | |
| JPH074953B2 (ja) | プリンタコントロ−ラ | |
| US7606972B2 (en) | Storage unit, information processing apparatus, and eject control method for storage unit | |
| JP3097131B2 (ja) | 付加制御装置およびこれを用いた情報処理装置 | |
| KR0164838B1 (ko) | 컴퓨터 주변기기의 드라이버 프로그램 설치방법 | |
| JPH0334115B2 (ja) | ||
| EP0298686B1 (en) | Printing apparatus | |
| JPH0123803B2 (ja) | ||
| JPS6161455B2 (ja) | ||
| KR100626356B1 (ko) | 컴퓨터 주변장치의 전원 스위칭 방법 | |
| JPS57143646A (en) | Error recovery system for logical device | |
| JPH071474B2 (ja) | プリンタ | |
| JPH04311248A (ja) | 電子機器 | |
| JPH0615924A (ja) | 印刷装置 | |
| JPH07176194A (ja) | Ｒｏｍライタにおけるソケット・レバーのセット忘れ防止装置 | |
| JPS6270072A (ja) | ドツトマトリツクス式プリンタ | |
| JPH03111929A (ja) | データ出力装置 | |
| JP2008238570A (ja) | プリンタ制御用ｉｃ | |
| JPH01308658A (ja) | 印字装置 | |
| JPS5957768A (ja) | 印字装置 | |
| JPS61209187A (ja) | 記録装置 | |
| JPS63185670A (ja) | 印字装置 | |
| JPH01100625A (ja) | プリンタ | |
| JPS58154056A (ja) | 端末装置 |