JPH0749554Y2 - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH0749554Y2 JPH0749554Y2 JP1990090845U JP9084590U JPH0749554Y2 JP H0749554 Y2 JPH0749554 Y2 JP H0749554Y2 JP 1990090845 U JP1990090845 U JP 1990090845U JP 9084590 U JP9084590 U JP 9084590U JP H0749554 Y2 JPH0749554 Y2 JP H0749554Y2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- eprom
- terminal
- output
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000000903 blocking effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 208000035871 PIK3CA-related overgrowth syndrome Diseases 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Microcomputers (AREA)
- Power Sources (AREA)
Description
【考案の詳細な説明】 （イ）産業上の利用分野 本考案は、EPROMを内蔵したマイクロコンピュータに関
し、特に、EPROMに書き込み電圧を印加するための端子
を共用するのに好適なマイクロコンピュータに関するも
のである。
し、特に、EPROMに書き込み電圧を印加するための端子
を共用するのに好適なマイクロコンピュータに関するも
のである。
（ロ）従来の技術 EPROMを内蔵したマイクロコンピュータにおいて、該EPR
OMに所定ビットのプログラムデータを書き込む場合、該
EPROM内の所定のメモリセルのフローティングゲートに
書き込み電圧VPP（例えば12ボルトの高電圧）を印加す
る必要がある。即ち、マイクロコンピュータには、EPRO
Mの書き込み電圧VPPを印加するためのポートが必要とな
る。ところが、EPROMの書き込み電圧VPPを印加するため
のポートは、該EPROMへのプログラムデータの書き込み
時以外は使用されない為、チップの端子ピンの有効利用
を図れる様に、他の何らかの端子ピンと共用されている
ものもある。
OMに所定ビットのプログラムデータを書き込む場合、該
EPROM内の所定のメモリセルのフローティングゲートに
書き込み電圧VPP（例えば12ボルトの高電圧）を印加す
る必要がある。即ち、マイクロコンピュータには、EPRO
Mの書き込み電圧VPPを印加するためのポートが必要とな
る。ところが、EPROMの書き込み電圧VPPを印加するため
のポートは、該EPROMへのプログラムデータの書き込み
時以外は使用されない為、チップの端子ピンの有効利用
を図れる様に、他の何らかの端子ピンと共用されている
ものもある。
例えば、「′89−′90三洋半導体データブックマイクロ
コンピュータVo1,2 8/4ビットマイコン，ゲートアレイ
編」（CQ出版株式会社発行）の第53〜60頁記載のEPROM
内蔵型４ビット１チップマイクロコンピュータLC66E308
は、該マイクロコンピュータをテストするための端子ピ
ンとEPROMの書き込み電圧VPPを印加するための端子ピン
とを共用している。そして、共用端子ピンをアースする
ことによって、マイクロコンピュータをテスト動作さ
せ、また共用端子ピンに書き込み電圧VPPを印加するこ
とによって、内蔵EPROMをプログラムデータの書き込み
状態としていた。
コンピュータVo1,2 8/4ビットマイコン，ゲートアレイ
編」（CQ出版株式会社発行）の第53〜60頁記載のEPROM
内蔵型４ビット１チップマイクロコンピュータLC66E308
は、該マイクロコンピュータをテストするための端子ピ
ンとEPROMの書き込み電圧VPPを印加するための端子ピン
とを共用している。そして、共用端子ピンをアースする
ことによって、マイクロコンピュータをテスト動作さ
せ、また共用端子ピンに書き込み電圧VPPを印加するこ
とによって、内蔵EPROMをプログラムデータの書き込み
状態としていた。
（ハ）考案が解決しようとする課題 前記EPROM内蔵マイクロコンピュータにおいて、EPROMに
は、プログラムデータの書き込み時に書き込み電圧VPP
が印加され、プログラムデータを読み出す通常時にマイ
クロコンピュータを動作させるための電源電圧VDD（例
えば５ボルト）が印加される様になっている。つまり、
マイクロコンピュータの電源電圧VDDを印加するための
端子ピンとEPROMの書き込み電圧VPPを印加するための共
用端子ピンとは電気的に接続されており、マイクロコン
ピュータをテスト状態とすると、電源電圧VDDを印加す
るための端子ピン側から書き込み電圧VPPを印加するた
めの共用端子ピン側に向かって電流が流れ出てしまい、
EPROMが正常動作しなくなる恐れがある。そこで、前記E
PROM内蔵マイクロコンピュータにおいては、EPROMと共
用端子ピンとの間に逆流阻止ダイオードを介挿し、電流
の流出を防止していた。しかしながら、逆流阻止ダイオ
ードを介挿したことによって、EPROMに印加すべき書き
込み電圧VPPが逆流阻止ダイオードの順方向電圧分だけ
下降してしまう為、共用端子ピンと逆流阻止ダイオード
との間に昇圧回路を設けなければならず、これより、共
用する端子ピンの種類に応じて種々の回路工夫が必要と
なってしまい、対応が煩雑になる問題点があった。
は、プログラムデータの書き込み時に書き込み電圧VPP
が印加され、プログラムデータを読み出す通常時にマイ
クロコンピュータを動作させるための電源電圧VDD（例
えば５ボルト）が印加される様になっている。つまり、
マイクロコンピュータの電源電圧VDDを印加するための
端子ピンとEPROMの書き込み電圧VPPを印加するための共
用端子ピンとは電気的に接続されており、マイクロコン
ピュータをテスト状態とすると、電源電圧VDDを印加す
るための端子ピン側から書き込み電圧VPPを印加するた
めの共用端子ピン側に向かって電流が流れ出てしまい、
EPROMが正常動作しなくなる恐れがある。そこで、前記E
PROM内蔵マイクロコンピュータにおいては、EPROMと共
用端子ピンとの間に逆流阻止ダイオードを介挿し、電流
の流出を防止していた。しかしながら、逆流阻止ダイオ
ードを介挿したことによって、EPROMに印加すべき書き
込み電圧VPPが逆流阻止ダイオードの順方向電圧分だけ
下降してしまう為、共用端子ピンと逆流阻止ダイオード
との間に昇圧回路を設けなければならず、これより、共
用する端子ピンの種類に応じて種々の回路工夫が必要と
なってしまい、対応が煩雑になる問題点があった。
そこで、本考案は、マイクロコンピュータのチップに殆
ど設けられる出力回路の電源端子とEPROMの書き込み電
圧VPPを印加するための端子とを共用し、共用端子とす
るための回路工夫が単一且つ簡単で済むマイクロコンピ
ュータを提供することを目的とする。
ど設けられる出力回路の電源端子とEPROMの書き込み電
圧VPPを印加するための端子とを共用し、共用端子とす
るための回路工夫が単一且つ簡単で済むマイクロコンピ
ュータを提供することを目的とする。
（ニ）課題を解決するための手段 本考案は、前記問題点を解決する為に成されたものであ
り、所定ビットデータの書き込み／読み出しが行われる
EPROMと、所定ビットデータを出力する出力回路と、を
内蔵したマイクロコンピュータにおいて、前記EPROMの
書き込み電圧が印加される電源端子と、前記出力回路の
電源電圧が印加される電源端子と、を共用したことを特
徴とする。
り、所定ビットデータの書き込み／読み出しが行われる
EPROMと、所定ビットデータを出力する出力回路と、を
内蔵したマイクロコンピュータにおいて、前記EPROMの
書き込み電圧が印加される電源端子と、前記出力回路の
電源電圧が印加される電源端子と、を共用したことを特
徴とする。
（ホ）作用 本考案によれば、EPROMの書き込み電圧が印加される電
源端子と、出力回路の電源電圧が印加される電源端子
と、を共用しており、共用端子とするための回路工夫が
単一且つ簡単で済む。
源端子と、出力回路の電源電圧が印加される電源端子
と、を共用しており、共用端子とするための回路工夫が
単一且つ簡単で済む。
（ヘ）実施例 本考案の詳細な図面に従って具体的に説明する。
図面は、本考案のEPROM内蔵マイクロコンピュータの一
実施例を示す回路図である。
実施例を示す回路図である。
図面において、（１）はデータの入出力を行う入出力端
子であり、マイクロコンピュータが入力状態の時、入力
データIPがインバータ（２）（３）を介してマイクロコ
ンピュータ内部に取り込まれる。（４）はCMOS構成のイ
ンバータであり、RMOSトランジスタ（５）及びNMOSトラ
ンジスタ（６）を電源とアースとの間に直列接続して成
り、これ等PMOSトランジスタ（５）及びNMOSトランジス
タ（６）の接続点は、入出力端子（１）と接続されてい
る。（７）は、プログラムデータの書き込み／読み出し
が可能なEPROMである。該EPROM（７）は、▲▼（チ
ップイネーブル）信号が印加されることによって書き込
み状態となり、▲▼（アウトプットイネーブル）信
号が印加されることによって読み出し状態となり、所定
ビットのアドレスデータADによってアクセスされたアド
レスに対して所定ビットのプログラムデータDATAの書き
込み／読み出しが行われることになる。該EPROM（７）
のメモリセルのフローティングゲートには、プログラム
データの書き込み時に書き込み電圧Vpp（例えば12ボル
ト）が印加され、プログラムデータの読み出し時に電源
電圧VDD（例えば５ボルト）が印加されなければならな
い。そこで、電源端子（８）を、CMOSのインバータ
（４）に電源電圧VDDを印加するためと、EPROM（７）に
書き込み電圧VPP又は読み出しのための電源電圧VDDを印
加するためとに共用する様に構成したのである。ところ
が、単に共用しても、電源端子（８）に電源電圧VPPが
印加された時にCMOSのインバータ（４）が誤動作してし
まうことになるので、以下のレベルシフト回路（９）を
設けている。該レベルシフト回路（９）において、PMOS
トランジスタ（10）及びNMOSトランジスタ（11）のソー
ス・ドレイン路が電源端子（８）とアースとの間に接続
され、同様にPMOSトランジスタ（12）及びNMOSトランジ
スタ（13）のソース・ドレイン路が電源端子（８）とア
ースとの間に接続されており、PMOSトランジスタ（10）
のゲートとPMOSトランジスタ（12）及びNMOSトランジス
タ（13）の接続点とが接続され、同様にPROSトランジス
タ（12）のゲートとPMOSトランジスタ（10）及びNMOSト
ランジスタ（11）の接続点とが接続されている。更に、
NMOSトランジスタ（11）（13）のゲートはインバータ
（14）を介して接続され、該インバータ（14）にはマイ
クロコンピュータ内部で処理された出力データOPが印加
される様になっている。
子であり、マイクロコンピュータが入力状態の時、入力
データIPがインバータ（２）（３）を介してマイクロコ
ンピュータ内部に取り込まれる。（４）はCMOS構成のイ
ンバータであり、RMOSトランジスタ（５）及びNMOSトラ
ンジスタ（６）を電源とアースとの間に直列接続して成
り、これ等PMOSトランジスタ（５）及びNMOSトランジス
タ（６）の接続点は、入出力端子（１）と接続されてい
る。（７）は、プログラムデータの書き込み／読み出し
が可能なEPROMである。該EPROM（７）は、▲▼（チ
ップイネーブル）信号が印加されることによって書き込
み状態となり、▲▼（アウトプットイネーブル）信
号が印加されることによって読み出し状態となり、所定
ビットのアドレスデータADによってアクセスされたアド
レスに対して所定ビットのプログラムデータDATAの書き
込み／読み出しが行われることになる。該EPROM（７）
のメモリセルのフローティングゲートには、プログラム
データの書き込み時に書き込み電圧Vpp（例えば12ボル
ト）が印加され、プログラムデータの読み出し時に電源
電圧VDD（例えば５ボルト）が印加されなければならな
い。そこで、電源端子（８）を、CMOSのインバータ
（４）に電源電圧VDDを印加するためと、EPROM（７）に
書き込み電圧VPP又は読み出しのための電源電圧VDDを印
加するためとに共用する様に構成したのである。ところ
が、単に共用しても、電源端子（８）に電源電圧VPPが
印加された時にCMOSのインバータ（４）が誤動作してし
まうことになるので、以下のレベルシフト回路（９）を
設けている。該レベルシフト回路（９）において、PMOS
トランジスタ（10）及びNMOSトランジスタ（11）のソー
ス・ドレイン路が電源端子（８）とアースとの間に接続
され、同様にPMOSトランジスタ（12）及びNMOSトランジ
スタ（13）のソース・ドレイン路が電源端子（８）とア
ースとの間に接続されており、PMOSトランジスタ（10）
のゲートとPMOSトランジスタ（12）及びNMOSトランジス
タ（13）の接続点とが接続され、同様にPROSトランジス
タ（12）のゲートとPMOSトランジスタ（10）及びNMOSト
ランジスタ（11）の接続点とが接続されている。更に、
NMOSトランジスタ（11）（13）のゲートはインバータ
（14）を介して接続され、該インバータ（14）にはマイ
クロコンピュータ内部で処理された出力データOPが印加
される様になっている。
例えば、書き込み電圧VPPが電源端子（８）に印加され
た時、EPROM（７）はプログラムデータの書き込み状態
となる。一方、この状態において、PMOSトランジスタ
（５）のゲートには12ボルト又は零ボルトが印加される
為、インバータ（４）は誤動作することはない。また、
電源電圧VDDが電源端子（８）に印加された時、EPROM
（７）はプログラムデータの読み出し状態となる。一
方、この状態において、PMOSトランジスタ（５）のゲー
トには５ボルト又は零ボルトが印加される様になる為イ
ンバータ（４）は誤動作することなく正常に動作するこ
とになる。
た時、EPROM（７）はプログラムデータの書き込み状態
となる。一方、この状態において、PMOSトランジスタ
（５）のゲートには12ボルト又は零ボルトが印加される
為、インバータ（４）は誤動作することはない。また、
電源電圧VDDが電源端子（８）に印加された時、EPROM
（７）はプログラムデータの読み出し状態となる。一
方、この状態において、PMOSトランジスタ（５）のゲー
トには５ボルト又は零ボルトが印加される様になる為イ
ンバータ（４）は誤動作することなく正常に動作するこ
とになる。
以上より、EPROM（７）の書き込み電圧VPPが印加される
端子と、マイクロコンピュータのチップに必ず設けられ
る入出力回路の電源端子とを共用した為、共用端子とす
るための回路工夫がレベルシフト回路（９）を付加する
だけの単一且つ簡単な構成で済むことになる。
端子と、マイクロコンピュータのチップに必ず設けられ
る入出力回路の電源端子とを共用した為、共用端子とす
るための回路工夫がレベルシフト回路（９）を付加する
だけの単一且つ簡単な構成で済むことになる。
（ト）考案の効果 本考案によれば、EPROMの書き込み電圧が印加される電
源端子と、通常マイクロコンピュータに殆ど設けられる
出力回路の電源端子とを共用した為、共用端子とするた
めの回路工夫が単一且つ簡単で済む利点が得られる。
源端子と、通常マイクロコンピュータに殆ど設けられる
出力回路の電源端子とを共用した為、共用端子とするた
めの回路工夫が単一且つ簡単で済む利点が得られる。
図面は、本考案の一実施例を示す回路図である。 （４）……インバータ、（７）……EPROM、（８）……
電源端子、（９）……レベルシフト回路。
電源端子、（９）……レベルシフト回路。
Claims (2)
- 【請求項１】所定ビットデータの書き込み／読み出しが
行われるEPROMと、 前記EPROMの書き込み電圧又は該書き込み電圧より低い
電源電圧が共用して印加される電源端子と、 前記電源端子及び前記EPROMを接続する電源ラインと接
地との間に直列接続されCMOSインバータを構成するPMOS
トランジスタ及びNMOSトランジスタ、電源入力が前記電
源ラインと接続されると共に出力が前記PMOSトランジス
タのゲートと接続されたレベルシフト回路を含み、マイ
クロコンピュータ内部で処理された出力データが前記レ
ベルシフト回路の入力及び前記NMOSトランジスタのゲー
トに印加される出力回路と、 前記PMOSトランジスタ及び前記NMOSトランジスタの接続
点と接続された出力端子と、を備え、 前記出力データに応じて前記PMOSトランジスタをオフす
る場合、前記電源端子に前記EPROMの書き込み電圧が印
加されている時には前記PMOSトランジスタのゲートに前
記EPROMの書き込み電圧が印加される様に且つ前記電源
端子に前記電源電圧が印加されている時には前記PMOSト
ランジスタのゲートに前記電源電圧が印加される様に前
記出力回路を動作させ、前記電源端子に前記EPROMの書
き込み電圧又は前記電源電圧の何れが印加されていて
も、前記出力データに応じて前記出力端子からハイレベ
ル又はローレベルのCMOS出力が得られる様にしたことを
特徴とするマイクロコンピュータ。 - 【請求項２】前記出力データが発生しない時、前記出力
端子から外部入力データを取り込み可能としたことを特
徴とする請求項（１）記載のマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990090845U JPH0749554Y2 (ja) | 1990-08-29 | 1990-08-29 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990090845U JPH0749554Y2 (ja) | 1990-08-29 | 1990-08-29 | マイクロコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0447765U JPH0447765U (ja) | 1992-04-23 |
| JPH0749554Y2 true JPH0749554Y2 (ja) | 1995-11-13 |
Family
ID=31825936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1990090845U Expired - Lifetime JPH0749554Y2 (ja) | 1990-08-29 | 1990-08-29 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0749554Y2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0766675B2 (ja) * | 1987-07-14 | 1995-07-19 | 株式会社東芝 | プログラマブルｒｏｍ |
-
1990
- 1990-08-29 JP JP1990090845U patent/JPH0749554Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0447765U (ja) | 1992-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2585348B2 (ja) | 不揮発性半導体記憶装置 | |
| KR960016427B1 (ko) | 반도체 기억장치 | |
| EP0288860A2 (en) | Fast flush for a first-in first-out memory | |
| US5260908A (en) | Multiport memory device | |
| KR910014955A (ko) | 테스트 회로 내장 반도체 메모리 | |
| JPH0575293B2 (ja) | ||
| JPH04106784A (ja) | 半導体集積回路 | |
| JP3392497B2 (ja) | テスト電位転送回路およびこれを用いた半導体記憶装置 | |
| US5696716A (en) | Programmable memory element | |
| JP2666526B2 (ja) | 半導体記憶装置 | |
| JPH0749554Y2 (ja) | マイクロコンピュータ | |
| US6768669B2 (en) | Volatile memory cell reconfigured as a non-volatile memory cell | |
| JPH06274711A (ja) | Ｉｃカード | |
| JP3192751B2 (ja) | 半導体装置 | |
| JP3530402B2 (ja) | 半導体集積回路装置 | |
| JP2819964B2 (ja) | 不揮発性半導体記憶装置 | |
| JPS6215955B2 (ja) | ||
| JPS59140695A (ja) | 半導体集積回路装置 | |
| EP0419117A2 (en) | Wafer-scale semiconductor device having fail-safe circuit | |
| JPH0482093A (ja) | 不揮発性半導体記憶装置 | |
| JPS6383992A (ja) | Ｌｓｉメモリ | |
| US5889706A (en) | Apparatus for and method of terminal setting of integrated circuit | |
| KR960012725A (ko) | 반도체 메모리 장치의 출력 버퍼 회로용 제어 회로 | |
| JP2659227B2 (ja) | Ｍｏｓ型不揮発性半導体メモリ装置 | |
| JPH06232726A (ja) | 入力回路、及び半導体集積回路 |